DE69417393D1 - Integrierte Schaltung und Verfahren mit zentralisierter Steuerung der Dauer von Flankendetektionsimpulsen - Google Patents

Integrierte Schaltung und Verfahren mit zentralisierter Steuerung der Dauer von Flankendetektionsimpulsen

Info

Publication number
DE69417393D1
DE69417393D1 DE69417393T DE69417393T DE69417393D1 DE 69417393 D1 DE69417393 D1 DE 69417393D1 DE 69417393 T DE69417393 T DE 69417393T DE 69417393 T DE69417393 T DE 69417393T DE 69417393 D1 DE69417393 D1 DE 69417393D1
Authority
DE
Germany
Prior art keywords
duration
integrated circuit
edge detection
centralized control
detection pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69417393T
Other languages
English (en)
Other versions
DE69417393T2 (de
Inventor
David Charles Mcclure
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Application granted granted Critical
Publication of DE69417393D1 publication Critical patent/DE69417393D1/de
Publication of DE69417393T2 publication Critical patent/DE69417393T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Static Random-Access Memory (AREA)
  • Manipulation Of Pulses (AREA)
DE69417393T 1994-03-31 1994-12-09 Integrierte Schaltung und Verfahren mit zentralisierter Steuerung der Dauer von Flankendetektionsimpulsen Expired - Fee Related DE69417393T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/220,834 US5471157A (en) 1994-03-31 1994-03-31 Integrated circuit with centralized control of edge transition detection pulse generation

Publications (2)

Publication Number Publication Date
DE69417393D1 true DE69417393D1 (de) 1999-04-29
DE69417393T2 DE69417393T2 (de) 1999-11-04

Family

ID=22825169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69417393T Expired - Fee Related DE69417393T2 (de) 1994-03-31 1994-12-09 Integrierte Schaltung und Verfahren mit zentralisierter Steuerung der Dauer von Flankendetektionsimpulsen

Country Status (4)

Country Link
US (1) US5471157A (de)
EP (1) EP0675597B1 (de)
JP (1) JP3573372B2 (de)
DE (1) DE69417393T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5590089A (en) * 1995-07-25 1996-12-31 Micron Quantum Devices Inc. Address transition detection (ATD) circuit
US5724281A (en) * 1996-01-31 1998-03-03 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having improved wiring in input terminal
US6144224A (en) * 1997-06-16 2000-11-07 International Business Machines Corporation Clock distribution network with dual wire routing
US6404233B1 (en) * 1997-12-11 2002-06-11 Intrinsity, Inc. Method and apparatus for logic circuit transition detection
KR100268929B1 (ko) * 1997-12-22 2000-12-01 김영환 어드레스 천이 검출회로
US6218855B1 (en) * 1999-08-27 2001-04-17 Sun Microsystems, Inc. Datapath global routing using flexible pins for side exiting buses
US6690606B2 (en) * 2002-03-19 2004-02-10 Micron Technology, Inc. Asynchronous interface circuit and method for a pseudo-static memory device
US6920524B2 (en) * 2003-02-03 2005-07-19 Micron Technology, Inc. Detection circuit for mixed asynchronous and synchronous memory operation
US7560956B2 (en) * 2005-08-03 2009-07-14 Micron Technology, Inc. Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4592028A (en) * 1982-06-09 1986-05-27 Tokyo Shibaura Denki Kabushiki Kaisha Memory device
JPS59221891A (ja) * 1983-05-31 1984-12-13 Toshiba Corp スタテイツク型半導体記憶装置
US4633102A (en) * 1984-07-09 1986-12-30 Texas Instruments Incorporated High speed address transition detector circuit for dynamic read/write memory
JPS61196498A (ja) * 1985-02-26 1986-08-30 Mitsubishi Electric Corp 半導体記憶装置
US4636991A (en) * 1985-08-16 1987-01-13 Motorola, Inc. Summation of address transition signals
FR2619939B1 (fr) * 1987-09-01 1989-12-08 Thomson Semiconducteurs Circuit de detection de transitions d'adresses
US4922461A (en) * 1988-03-30 1990-05-01 Kabushiki Kaisha Toshiba Static random access memory with address transition detector
JPH0344890A (ja) * 1989-07-12 1991-02-26 Toshiba Corp 半導体記憶装置のデータ出力制御回路
US5305283A (en) * 1990-04-06 1994-04-19 Mosaid, Inc. Dram column address latching technique
US5003513A (en) * 1990-04-23 1991-03-26 Motorola, Inc. Latching input buffer for an ATD memory
JPH0474384A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体集積回路装置
US5124584A (en) * 1990-10-22 1992-06-23 Sgs-Thomson Microelectronics, Inc. Address buffer circuit with transition-based latching
JPH0541088A (ja) * 1991-08-06 1993-02-19 Nec Ic Microcomput Syst Ltd 半導体集積回路
JP2696026B2 (ja) * 1991-11-21 1998-01-14 株式会社東芝 半導体記憶装置
EP0558079B1 (de) * 1992-02-28 1998-04-15 Sony Corporation Halbleiterspeicheranordnung mit einer Adressübergangsabfühlschaltung
US5374894A (en) * 1992-08-19 1994-12-20 Hyundai Electronics America Transition detection circuit

Also Published As

Publication number Publication date
EP0675597A1 (de) 1995-10-04
JP3573372B2 (ja) 2004-10-06
DE69417393T2 (de) 1999-11-04
US5471157A (en) 1995-11-28
JPH07312539A (ja) 1995-11-28
EP0675597B1 (de) 1999-03-24

Similar Documents

Publication Publication Date Title
DE3578596D1 (de) Verfahren und geraet zur steuerung von pulsbreitenmodulierten wechselrichtern.
DE69103581T2 (de) Aufbau einer Airbageinheit und Verfahren zum Zusammenbau.
DE69115762T2 (de) Verfahren und Einrichtung zur Anzeigesteuerung von Mehrfenstern
DE69324637T2 (de) Sicherheitssystem für integrierte Schaltung und Verfahren mit implantierten Leitungen
DE3869625D1 (de) Vorhangbeschichtungsverfahren und -vorrichtung.
DE69028309D1 (de) Sicherheitsverschluss und Verfahren zur Verwendung desselben
ATE195568T1 (de) Gebäude mit wandpaneele und verfahren zur errichtung des gebäudes
DE69029637D1 (de) Steuerungsverfahren für eine Filterzeitkonstante und Filterkreis mit einer auf diesem Verfahren basierenden Steuerungsfunktion der Zeitkonstante
DE3868501D1 (de) Vorrichtung und verfahren zur herstellung von konstruktionsplatten mit gewellter mittellage und damit geformte platte.
DE59109125D1 (de) EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM
DE69417393D1 (de) Integrierte Schaltung und Verfahren mit zentralisierter Steuerung der Dauer von Flankendetektionsimpulsen
DE69221697D1 (de) Vorhangbeschichtungsmethode und Vorrichtung
DE69324553T2 (de) Vorhangsbeschichtungs- Verfahren und Vorrichtung
DE4291013T1 (de) Befestigerbeschichtung und Beschichtungsverfahren dafür
DE58905171D1 (de) Verfahren zur steuerung und/oder ueberwachung und schaltungsanordnung zur durchfuehrung des verfahrens.
DE59304698D1 (de) Verfahren und vorrichtung zur ansteuerung mit gepulsten signalen
DE69107246D1 (de) Einrichtung und Verfahren zur Verbesserung der Steuerung von Schaltnetzteilen.
DE69106256T2 (de) Platte mit einer Randeinfassung und Verfahren zu deren Herstellung.
DE69128003D1 (de) Datengenerator zur Steuerung von Pulsbreiten
DE68908989T2 (de) Beschichteter Polynorbornengegenstand und Verfahren dazu.
DE69332773D1 (de) Maske mit Teilmustern und Belichtungsverfahren unter Verwendung derselben
DE69612325T2 (de) Waschmaschine mit Vorrichtung und Verfahren zur Steuerung der Spülung
DE68913716D1 (de) Integrierte Schaltung mit Nullpunktabgleich und Verfahren zu seiner Ausführung.
DE69328607D1 (de) Detektierschaltung und Detektierverfahren
DE69231805T2 (de) Wagenkasten und Verfahren zum Zusammenbau desselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee