-
Die Erfindung betrifft die Vorrichtungen zur Verarbeitung und
insbesondere zur Orientierung von Zellen zur
Informationsübertragung, wie den ATM genannten Zellen, die
herkömmlicherweise ein Informationsfeld umfassen, dem ein Kopffeld
vorhergeht, das eine direkte oder indirekte Angabe des
Bestimmungsortes enthält, wobei diese Verarbeitungsvorrichtungen dafür
vorgesehen sind, in Geräten von zeitasynchronen Breitband-
Übertragungsnetzen eingeschlossen zu werden.
-
Die Informationsübertragungen in den
Breitband-Übertragungsnetzen, die eine zeitasynchrone Technik nutzen, werden über
Zellen genannte Informationsübertragungseinheiten mit
asynchronem Transfermodus, wie die ATM genannten Zellen,
sichergestellt, die eine zugewiesene Struktur aufweisen und
geeignet sind, von allen wesentlichen grundlegenden Geräten der
Netze, wie den Endgeräten, den Multiplexern, den
Querverbindungseinrichtungen, den Vermittlungseinrichtungen ...,
verarbeitet zu werden.
-
Jede Zelle weist ein Informationsfeld auf, dem ein Kopffeld
vorhergeht, deren jeweilige Formate festgelegt sind, diese
Felder umfassen im Fall von bekannten ATM-Zellen
achtundvierzig Oktette bzw. fünf Oktette.
-
Die Orientierung einer Zelle in Höhe eines Gerätes,
beispielsweise einer in ein Transferendgerät eintretenden
Zelle, schließt die Berücksichtigung wenigstens des Kopfes
dieser Zelle durch das Gerät ein, um den Bestimmungsort zu
bestimmen, zu dem sie vom Gerät selbst gelenkt werden soll.
Bei einer herkömmlichen Ausführungsform weisen die Geräte für
ein Breitbandnetz, die diesem Problem gegenüberstehen,
Verarbeitungsvorrichtungen zur Sicherstellung der Orientierung der
Zellen in Abhängigkeit von ihren jeweiligen Bestimmungsorten
auf. Diese Vorrichtungen umfassen einen
Zellausrichtungsspeicher vorn Typ First-in-First-out, gegenwärtig als FIFO
bezeichnet, an dessen Ausgang die Oktette des Kopffeldes jeder
Zelle sowie eventuell eine bestimmte Anzahl sich dann im
Informationsfeld befindender Oktette, beispielsweise die vier
ersten Oktette dieses Feldes, abgenommen werden. Die so
abgenommenen Oktette werden insbesondere zu Zwecken der Lenkung
der Zelle, von der sie stammen, genutzt.
-
In bekannter Weise stellt der Ausrichtungsspeicher eventuell
eine Datenratenanpassung und/oder eine
Plesiosynchronismusauflösung zugunsten des Geräts sicher, das ihn aufweist.
-
Ein Verzögerungsspeicher vom FIFO-Typ ist stromabwärts des
Ausrichtungsspeichers angeschlossen, um nacheinander alle die
Oktette zu empfangen, die jede Zelle bilden, er gestattet,
die Übertragung jeder Zelle um die Zeit zu verzögern, in der
die Orientierung, die ihr zu geben ist, bestimmt wird. Der
Ausgang des Verzögerungsspeichers ist mit einem Eingang einer
Zellenverteilerschaltung verbunden, die in Abhängigkeit von
Angaben gesteuert wird, die aus den Daten herausgezogen
werden, die die Oktette bilden, die am Ausgang des
Ausrichtungsspeichers im Kopffeld und eventuell am Anfang des
Informationsfeldes abgenommen werden, wie weiter oben angegeben.
-
Die einer Zelle vom Verzögerungsspeicher zugewiesene
Verzögerung ist so festgelegt, daß die Verarbeitung der am Ausgang
des Ausrichtungsspeichers abgenommenen Kopffeldoktette und
die entsprechende Steuerung der Verteilerschaltung vor dem
Erscheinen des ersten Oktetts der Zelle am Ausgang des
Verzögerungsspeichers gestattet wird.
-
Die wesentlichen Nachteile einer solche Vorrichtung sind, daß
sie den Einsatz eines Verzögerungsspeichers für Zellen
voraussetzt, der einen relativ bedeutenden und folglich teuren
Platz der integrierten Schaltung einnimmt, in welcher diese
Vorrichtung implantiert ist, daß die Verwendung des
Verzögerungsspeichers eventuell von Nachteil ist, wenn hohe
Datenraten, beispielsweise in der Größenordnung von 600 MB/s, ins
Auge gefaßt werden und daß die durch diesen
Verzögerungsspeicher auferlegte Verzögerung normalerweise festgelegt und
folglich für ein gegebenes Bauteil mit einem bestimmten Wert
der Datenrate verbunden ist.
-
Die Erfindung schlägt somit eine Vorrichtung zur Verarbeitung
von Zellen für ein Gerät eines zeitasynchronen
Übertragungsnetzes vor, das Zellen, insbesondere vom ATM-Typ, die jeweils
mit einem Kopffeld und einen Informationsfeld mit bestimmten
Formaten ausgestattet sind, überträgt.
-
Gemäß einem Merkmal der Erfindung weist die Vorrichtung zur
Verarbeitung von Zellen einen Speicher vom Typ First-in-
First-out, genannt FIFO, auf, der die Zellen empfängt, die
nacheinander an die Vorrichtung geschickt werden, um sie zu
einer Verteilerschaltung zu übertragen, nachdem diese
letztere eine Lenkungsangabe von einer an sich bekannten Anordnung
zur Kontextverarbeitung empfangen hat, die wiederum
insbesondere Routingangaben empfängt, die in Form von Daten am Anfang
jeder Zelle wenigstens im Kopffeld erscheinen. Der Speicher
der Vorrichtung verfügt über zwei getrennte
Ausgangsanschlüsse, die entsprechend verbunden sind, der eine mit dem Eingang
der Verteilerschaltung und der andere mit dem Eingang der
Anordnung zur Kontextverarbeitung, er weist auch zwei getrennte
Lesesteueranschlüsse auf, um zweimaliges in der Zeit
versetztes Lesen derselben Daten der Zelle und folglich eine
Versetzung zwischen den Zeitpunkten des Erscheinens desselben
Datums der Zelle an den beiden Ausgangsanschlüssen zu
gestatten.
-
Die Erfindung, ihre Merkmale und ihre Vorteile sind in der
nachfolgenden Beschreibung in Verbindung mit den unten
erwähnten Figuren genauer angegeben.
-
Fig. 1 stellt ein Prinzipschaltbild einer bekannten
Vorrichtung zur Verarbeitung von ATM-Zellen dar.
-
Fig. 2 stellt ein Schema einer erfindungsgemäßen Vorrichtung
zur Verarbeitung von ATM-Zellen dar.
-
Fig. 3 stellt ein Grundmodul für einen FIFO-Speicher der
Verarbeitungsvorrichtung dar, wie in Fig. 2
schematisch dargestellt.
-
Fig. 4A bis 4D und 5A bis 5E stellen Schreib- bzw.
Lesesteuerungsdiagramme des FIFO-Speichers der Fig. 2 dar.
-
Die bekannte Vorrichtung zur Verarbeitung von ATM-Zellen, die
in Fig. 1 dargestellt ist, ist dafür vorgesehen, in ein Gerät
für ein Breitband-Kommunikationsnetz eingeschlossen zu
werden, das die ATM genannte zeitasynchrone Technik nutzt, die
unter anderem in einem Artikel der Herren COUDREUSE, PAYS und
TROUVAT mit dem Titel "La technique temporelle asynchrone"
definiert ist, der in Nummer 3 von 1990 der Zeitschrift
"Commutation et Transmission", veröffentlicht in Paris,
Frankreich, von SOTELEC, erschienen ist.
-
Diese Verarbeitungsvorrichtung weist einen
Ausrichtungsspeicher 1 vom FIFO-Typ auf, der nacheinander die eingehenden
Zellen, die beispielsweise als eine Folge von Oktetten
empfangen werden, empfängt und die Funktionen der
Datenratenanpassung und/oder der Plesiosynchronismusauflösung für die
eingehenden Zellen erfüllt, wie vorher angegeben.
-
Der Ausgang des Ausrichtungsspeichers ist parallel mit einer
Anordnung 2 zur Kontextverarbeitung und einem
Verzögerungsspeicher 3 verbunden.
-
Die Anordnung 2 zur Kontextverarbeitung ist fähig, wenigstens
einige der Oktette zu berücksichtigen, die am Anfang der
Zelle, insbesondere in dem Feld stehen, das am Kopf jeder
Zelle erscheint, die vom Ausrichtungsspeicher 1 nacheinander
übertragen wird, sie leitet in herkömmlicher Weise daraus die
Orientierung her, die der Zelle zu geben ist, deren Kopffeld
gerade smpfangen wurde, wobei sie einen nicht dargestellten
Schreib-Lese-Speicher nutzt.
-
Der Verzögerungsspeicher 3 ist üblicherweise auch vom FIFO-
Typ, er hat die Funktion, die Übertragung einer Zelle vom
Ausrichtungsspeicher 1 zu einer Verteilerschaltung 4 bis zu
dem Zeitpunkt zu verzögern, zu dem diese Schaltung 4 die
Lenkungsangabe empfangen hat, die sie von der
Verarbeitungsanordnung 2 für die dann auf eine Lenkung wartende Zelle
erwartet.
-
Die Verteilerschaltung 4 stellt dann die Übertragung der
Zelle wie angegeben sicher, eventuell nachdem sie im Hinblick
auf diese Übertragung verarbeitet wurde.
-
Die in Fig. 2 dargestellte Verarbeitungsvorrichtung ist dafür
vorgesehen, Zellen zu übertragen, die in der gleichen Weise
strukturiert sind, wie diejenigen, die bei der in Fig. 1
dargestellten bekannten Vorrichtung ins Auge gefaßt wurden,
nämlich jeweils mit einem Kopffeld und einem Feld für die zu
übertragende Nutzinformation, die bestimmte Formate haben,
wobei diese Formate im Falle der hier berücksichtigten
standardisierten ATM-Zellen fünf bzw. achtundvierzig Oktette
haben. Der Anfang jeder Zelle enthält wenigstens beim Kopffeld
Routing- und/oder Bestimmungsortangaben, die die Zelle
betreffen, die ihn aufweist.
-
Erfindungsgemäß wird ein Speicher 10 vom FIFO-Typ, der über
eine besondere Struktur verfügt, genutzt, um gleichzeitig die
notwendige Ausrichtung und Verzögerung sicherzustellen, was
gestattet, den in den früheren Ausführungen vorgesehenen
Verzögerungsspeicher zu beseitigen.
-
Wie vorher empfängt der Speicher 10 die aufeinanderfolgenden
Zellen über einen Anschluß D mit "N" parallelen Eingängen,
bei dem hier in Auge gefaßten Ausführungsbeispiel für eine
Verarbeitungsvorrichtung, die dafür vorgesehen ist, mit ATM-
Zellen zu arbeiten, weist dieser Anschluß zweiunddreißig
Eingänge auf, soweit es vorgesehen ist, zweiundfünfzig der drei-
undfünfzig Oktette, die jede Zelle umfaßt, zu Wörtern mit
zweiunddreißig Bits zu gruppieren; das nicht berücksichtigte
Oktett jeder Zelle ist das Oktett mit Rang fünf des
Kopffeldes, es ist tatsächlich ein Steueroktett, das das Gerät
empfängt und verarbeitet, bevor es wieder eingeführt und
ausgesendet wird, ohne es über den Speicher 10 zu übertragen.
-
Bei einer Ausführungsform gestattet der Speicher 10,
gleichzeitig mehrere Zellen, beispielsweise vier, zu speichern,
nämlich eine Anzahl "P" von Bits gleich dem Produkt der
Anzahl "M" von Wörtern, die zu den Zellen im Speicher gehören,
mal der Anzahl "N" von Bits eines Wortes.
-
Erfindungsgemäß weist der Speicher 10 zwei parallele
Anschlüsse A und B mit mehrfachen Ausgängen auf, hier
zweiunddreißig Ausgänge pro Anschluß. Diese beiden Anschlüsse A und
B sind entsprechend angeschlossen, der eine an eine
Verteilerschaltung 14 und der andere an eine Anordnung 12 zur
Kontextverarbeitung, die funktional zur Verteilerschaltung 4 und
der Anordnung 2 zur Kontextverarbeitung analog sind, die in
Verbindung mit Fig. 1 erwähnt wurden.
-
Der Speicher 10 wird beim Schreiben von einem ersten
Zeigergenerator 15 gesteuert, der das aufeinanderfolgende Schreiben
der aus aufeinanderfolgenden Zellen erhaltenen Wörter
eintaktet, jeweils ausgehend von vier aufeinanderfolgenden Oktetten
der Zelle, wobei dieser erste Generator durch eine Zeitbasis
16 gesteuert wird, die durch das externe Taktsignal CKE
gesteuert wird, das mit den in den Speicher 10 eintretenden
ATM-Zellen verbunden ist.
-
Der Ausgang für die Wörter bei den beiden Anschlüssen A und B
wird hier von zwei Zeigergeneratoren 17 und 18 getriggert,
die jeweils mit einem der Lesesteueranschlüsse L1, L2 des
Speichers verbunden sind und entsprechend jeweils für einen
dieser Ausgangsanschlüsse bestimmt sind. Diese beiden
Generatoren 17 und 18 werden durch eine Zeitbasis 16' gesteuert,
die durch ein zweites Taktsignal CKI gesteuert wird, das
hier lokal erzeugt wird; sie sind über nicht dargestellte
Synchronisiationseinrichtung mit einem Speicherverwalter 19
verbunden, ebenso wie der Zeigergenerator 15.
-
Der Speicherverwalter 19 kann vom gewöhnlichen Typ sein, der
für verschiedene Zustände des Speichers 10, insbesondere wenn
dieser Speicher 10 praktisch leer oder praktisch voll ist, in
an sich bekannter Weise arbeitet.
-
Insofern als die abgenommenen Oktette des Kopffeldes und
eventuell des Informationsfeldes einer Zelle von der
Anordnung 12 zur Kontextverarbeitung vor der Übertragung der
Zelle, die sie umfaßt, berücksichtigt werden müssen, ist
vorgesehen, daß diese Anordnung über den Anschluß B diese
abgenommenen Oktette empfängt und dies bevor sie außerdem über
den Anschluß A zur Verteilerschaltung 14 übertragen werden.
-
Bei einer bevorzugten Ausführungsform besteht der Speicher 10
aus Grundmodulen 0 zur Speicherung, die jeweils gestatten,
zwei der "P" binären Elemente zu speichern, die dieser
Speicher fähig ist zu speichern.
-
Jedes Speichergrundmodul 0 weist beispielsweise zwei Riegel
(verrous) 20H und 20L, in Fig. 3 gezeigt, mit dem gleichen
Dateneingang D und Schreibsteuereingängen E auf, die
verschieden und für den Riegel 20H mit WH und für den Riegel 20L
mit WL bezeichnet sind.
-
Dies gestattet beispielsweise, abwechselnd die Riegel 20H für
die Speicherung der Bits von zwei aufeinanderfolgenden Zellen,
nämlich hier der Zellen, denen die Ränge 1 und 2
zugewiesen werden, dann die Riegel 20L für die Bits der beiden
folgende n Zellen zu nutzen, deren Ränge somit bei der ins
Auge gefaßten Ausführung 3 und 4 sind, wobei jede Zelle Wort
für Wort gespeichert wird, so wie es die Steuerungsdiagramme
4A, 4B, 4C, 4D zeigen, die die Folge eingehender Zellen, die
Schreibtaktzeiten W beim Schreiben bzw. das
aufeinanderfolgende Schreiben der dreißig Wörter der Zellen unter
Einwirkung der Signale WH und WL symbolisch darstellen, die vom
Zeigergenerator 17 beim Schreiben erzeugt werden, der die
Zeitbasis 16 regelt.
-
Außerdem treibt ein Ausgang Q jedes Riegels 20H oder 20L ein
Paar Anschlüsse 21 und 22 vom Drei-Zustands-Typ, die durch
getrennte Auswahlsignale RA und RB gesteuert werden, wie das
Paar von Anschlüssen 21H und 22H, das mit dem Ausgang des
Riegels 20H verbunden ist, oder dasjenige, das aus den
Anschlüssen 21L und 22L besteht.
-
Zwei logische Schaltungen 23A und 23B, hier identisch, sind
mit der von den Riegeln 20H, 20L und den Anschlüssen 21H,
21L, 22H und 22L gebildeten Einheit im selben Grundmodul 0
verbunden, um die Übertragung der in dem einen oder dem
anderen der Riegel 20H, 20L gespeicherten Bits in Abhängigkeit
von Auswahlsignalen 5A und 5B zu dem einen oder dem anderen
der Ausgänge A und B dieses Moduls zu gestatten.
-
Bei der ins Auge gefaßten Ausführung werden die Signale 5A
und RA einerseits und die Signale 5B und RB andererseits die
einen vom Zeigergenerator 17 bzw. die anderen vom
Zeigergenerator 18 erzeugt, die die Zeitbasis 16' regelt.
-
Bei einem Ausführungsbeispiel ist die logische Schaltung 23A,
die den Ausgang A des Moduls umfaßt, geeignet, von den beiden
Anschlüssen 21H und 21L getrennt getrieben zu werden, während
die logische Schaltung 23B, die den Ausgang B des Moduls umfaßt,
geeignet ist, von den beiden Anschlüssen 22H und 22L
getrennt getrieben zu werden.
-
Die Bits, die zeitweise in dem einen oder dem anderen der
Riegel 201-1 oder 20L gespeichert sind, nachdem sie vorher
unter Einswirkung des einen oder anderen der beiden Signale WH
oder WL wie weiter oben angegeben in den einen oder den
anderen von ihnen geschrieben wurden, sind geeignet, in
Abhängigkeit von den folgenden Kombinationen der Signale RA, 5A, RB,
5B an einen der Eingänge A oder B des Moduls geliefert zu
werden, solange sie nicht durch ein Bit mit demselben Rang
einer Zelle mit demselben Rang ersetzt werden:
-
- wenn RA = 1 und 5A = 1, ist das im Riegel 20H gespeicherte Bit
am Ausgang A verfügbar,
-
- wenn RA = 1 und 5A = 0, ist das im Riegel 20L gespeicherte Bit
am Ausgang A verfügbar,
-
- wenn RB = 1 und 5B = 1, ist das im Riegel 20H gespeicherte Bit
am Ausgang B verfügbar,
-
- wenn RB = 1 und 5B = 0, ist das im Riegel 20L gespeicherte Bit
am Ausgang B verfügbar.
-
Soweit die Oktette des Kopffeldes einer Zelle und eventuell
des Anfangs des Informationsfeldes, dem es vorhergeht, im
Speicher 10 gespeichert werden, ist es somit möglich, die
Übertragung dieser Oktette zur Anordnung 12 zur
Kontextverarbeitung auszulösen, die über die Signale RB und 5B mit dem
Speicher 10 verbunden ist.
-
Dies kann vor der Übertragung derselben Oktette im Kopfe der
Zelle, die sie umfaßt, unter Einwirkung der Signale RA und 5A
erfolgen, wenn diese letzteren gegenüber den Signalen 5B, RB
zeitweise versetzt sind, wie es in den mit 5A bis 5E
bezeichneten Steuerungsdiagrammen zu sehen ist.
-
Bei dem ins Auge gefaßten Beispiel, das ATM-Zellen mit drei-
undfünfzig Oktetten betrifft, verfügt man somit über eine
Möglichkeit zu einer Verschiebung zwischen null und dreiundfünfzig
Oktettzeiten bzw. -takten. Diese Verschiebung kann
nach Bedarf, beispielsweise in Abhängigkeit von der
Übertragungszeit für eine Zelle, so programmiert werden, daß sie
sich in Abhängigkeit von der Betriebsgeschwindigkeit
verändert. Der Einsatz einer programmierbaren Zeitbasis 16'
gestattet beispielsweise eine solche Änderung der Verschiebung.
-
Bei einer Ausführungsform, die einer Nenndatenrate von 600
MB/s entspricht, wird eine vorgehende Verschiebung der
Signale RB, 5B gegenüber den Signalen RA, 5A mit achtundzwanzig
Oktettzeiten bzw. -takten "t" gewählt, wobei diese
Verschiebung im Steuerungsdiagramm 5A durch die Abschnitte mit dem
Binärwert Eins des Synchronisationssignals SYC dargestellt
ist, dessen Periode "T" gleich dreiundfünfzig "t" beträgt.
-
Die ansteigenden Flanken des Signals SYC dienen dazu, ein
Synchronisationsimpulssignal SRA - Steuerungsdiagramm 5B -
mit der Periode "T" zu erzeugen, das das aufeinanderfolgende
Erscheinen der Zellen am Ausgang A des Speichers 10
eintaktet. Dieses Synchronisationssignal SRA löst die
aufeinanderfolgende Adressierung beim Lesen der Speichermodule 0 aus,
die durch die Auswahlsignale RA, 5A adressiert werden, so daß
am Ausgang A bei jeder Periode die dreißig Wörter einer Zelle
nacheinander erscheinen, wobei die zu irgendeinem gegebenen
Zeitpunkt im Speicher 10 gleichzeitig vorhandenen vier Zellen
während vier aufeinanderfolgenden Perioden "T" am Ausgang A
nacheinander in der Reihenfolge erscheinen, in der sie
empfangen wurden.
-
Das Steuerungsdiagramm 5C stellt so symbolisch das
aufeinanderfolgende Erscheinen von vier Zellen 11, 21, 31, 41 am
Ausgang A des Speichers 10 dar, wobei jede dreißig Wörter mit
zweiunddreißig Bits umfaßt, wobei hier nur die Wörter mit
Rang 0, 1, 11 und 12 jeder Zelle dargestellt sind.
-
Die abfallenden Flanken des Signals SYC - Steuerungsdiagramm
5D - dient dazu, ein Synchronisationsimpulssignal SRB mit der
Periode "T" zu erzeugen, das das aufeinanderfolgende
Erscheinen der Zellen am Ausgang B des Speichers 10 eintaktet, wobei
bei jeder Periode nur die Wörter erscheinen, die dafür
vorgesehen sind, von der Anordnung 12 zur Kontextverarbeitung für
eine der dann gespeicherten Zellen berücksichtigt zu werden,
bei der betrachteten Ausführung nämlich beispielsweise die
Wörter mit Rang 0 und 1 der Zellen.
-
Das Erscheinen der zu verarbeitendenden Wörter für eine
gegebene Zelle, nämlich beispielsweise die Wörter 0 und 1 der
Zelle 21, am Ausgang B geht demjenigen derselben Wörter
derselben Zelle am Ausgang A vorher, wobei das erste von ihnen
so lange vorhanden ist, wie es für seine Berücksichtigung
durch die Anordnung 12 nötig ist, wobei das zweite geeignet
ist, bis zum Auftreten eines neuen Synchronisationsimpulses
SRB vorhanden zu sein, so wie es im Steuerungsdiagramm 5E
sehen ist.
-
Wie vorher angegeben ist es möglich, die erfindungsgemäße
Verarbeitungsvorrichtung durch Modifikation der
Phasenverschiebung zwischen den Signalen SRA und SRB, d. h. durch
Modifikation des Zyklusverhältnisses bzw. -abstandes (rapport
cyclique) des Signals SYC, bei der Zeitbasis und
beispielsweise durch einfache Programmierung bei einer anderen
Frequenz arbeiten zu lassen.
-
Zusätzlich ist es durch Programmierung möglich, die
Synchronisation des Lesens im Speicher 10 im bezug auf das Schreiben
in Abhängigkeit vom zwischen den für diese beiden Operationen
festgelegten jeweiligen Frequenzen vorhandene Verhältnis
anzupassen. Insbesondere wenn das Schreiben schneller geht als
das Lesen, kann der Beginn des Lesens nach dem Beginn des
Schreibens des zweiten Worts einer Zelle programmiert werden,
weil das Lesen das Schreiben niemals einholt. Wenn dagegen
das Lesen schneller geht als das Schreiben, darf der Beginn
des Lesens einer Zelle beispielsweise nicht nur nach dem Ende
des Schreiben dieser Zelle programmiert werden.