Elektrische Schalteinrichtung mit digitalem Auslöser und automatischer Frequenzselektion
-
Diese Erfindung bezieht sich auf eine elektrische Einrichtung zum Verbinden einer Last mit einer 50 Hz-wie mit einer 60 Hz-Stromquelle, und genauer auf eine elektrische Schalteinrichtung wie
Leistungsschalter und Schütze mit einer digitalen Auslöseeinheit, und noch genauer auf eine derartige Einrichtung, die
sowohl in 50 Hz- wie in 60 Hz-Stromversorgungssystemen zu verwenden ist.
-
Leistungsschalter sind in industriellen und kommerziellen Anwendungen sowie in Wohngebäuden zum
Schutz der elektrischen Stromleitungen und der Einrichtung vor einer Beschädigung aufgrund eines
übermäßigen Stromflusses weit verbreitet. Ursprünglich als direkter Ersatz für Schmelzsicherungen
verwendet, werden Leistungsschalter zunehmend zu weitergehenderen Arten des Schutzes als bloß für eine
Unterbrechung des Stromkreises verwendet, wenn der Stromfluß einen bestimmten Pegel überschreitet.
Hochentwickelte Zeit-Strom-Auslösungscharakteristiken sind entwickelt worden, so daß ein
Leistungsschalter bei sehr hohen Überlastungsbedingungen schnell öffnen kann, aber die Unterbrechung bei der
Entdeckung von geringeren Überlastströmen verzögert, wobei die Zeitverzögerung in etwa umgekehrt
proportional zu dem Grad der Überlast ausfällt. Ebenfalls sind Leistungsschalter verfügbar, die bei der
Entdeckung von Masseschlußströmen unterbrechen. Mit der steigenden Komplexität der elektrischen
Verteilungsstromkreise sind Steueranteile des Leistungsschalters untereinander verbunden worden, um
eine selektive Abstimmung bereitzustellen.
-
In den späten 60ern wurden monolithische elektronische Steuerkreise zur Verwendung in
Hochleistungs/Starkstrom-Niedrigspannungs-Leistungsschaltern entwickelt. Diese elektronischen Steuerkreise führten
Funktionen wie eine verzögerungsfreie und verzögerte Auslösung aus, die bis dahin üblicherweise durch
eine magnetisch-thermische Anordnung bewerkstelligt wurden. Die verbesserte Genauigkeit und
Flexibilität der monolithischen elektronischen Steuerungen führten zu ihrer weitverbreiteten Akzeptanz.
-
Die frühesten elektronischen Steuerkreiskonzeptionen verwendeten einzelne Komponenten wie
Transistoren, Widerstände und Kondensatoren. Neuere Entwürfe wie die Patentschrift US-A-4 428 022 haben
Mikroprozessoren vorgesehen, welche eine verbesserte Leistungsfähigkeit und Flexibilität bereitstellen.
Aufgrund der für Niedrigspannungs-Leistungsschalter bestehenden ernsthaften räumlichen Begrenzungen
hat der Anmelder dieser Erfindung eine spezielle integrierte Schaltung entwickelt, die als SuRE-Chip
bekannt ist und einen Mikrocontroller-Kernprozessor, flüchtigen und nichtflüchtigen Speicher und einen 8-
Bit-Analog-Digital-Wandler mit einem Multiplexer mit 6 Eingängen aufweist, wodurch sämtliche
wesentlichen analogen und digitalen Funktionen in einer einzigen monolithischen Vorrichtung bereitgestellt
werden.
-
Diese digitalen Systeme fragen die Stromwellenformen periodisch ab, um eine digitale Darstellung der
Stromwellenform zu erzeugen. Gemäß dem wohlbekannten Nyquist-Kriterium muß eine sinusförmige
Wellenform mit einer Abfragerate abgefragt werden, die größer als das Doppelte der zu detektierenden
Frequenz ist. Höhere Abfrageraten ermöglichen dabei die Fähigkeit einer früheren Entdeckung der
transienten Vorgänge; beispielsweise von Kurzschlüssen. Die Patentschrift US-A-5 060 166 schlägt ein
Abfra
gen der Analogströme alle elektrische 90 Grad vor bzw. 4 mal pro Zyklus, um Amplitudenwechsel
innerhalb eines Zeitraums von weniger als einem Halbzyklus zu ermitteln. Dieses Verfahren setzt dabei
saubere sinusförmige Stromwellenformen voraus.
-
Die Fortschritte jüngeren Datums bezüglich der Verwendung leistungsregelnder Einrichtungen und
anderer nicht-linearer Lasten führte zu einer Zunahme in dem harmonischen Gehalt der dem Leistungsschalter
zugeführten Stromwellenformen. Ein Arbeitspapier mit dem Titel "RMS Digital Trips offer increased
accuracy and reliability advances in low voltage circuit breaker trip technology" von Purkajastha et al.,
35th Petroleum and Chemical Industry Conference, Dallas, Texas, 12.-14. September, Seiten 157-163,
nimmt sich dieses Problems an und stellt fest, daß die die Spitzen ermittelnden digitalen Auslöseeinheiten
gemäß dem Stand der Technik, welche unter der Annahme des Vorliegens eines sinusförmigen Stroms in
stabilem Zustand im quadratischen Mittel kalibriert sind, aufgrund der Harmonischen störende
Auslösungen erzeugen können. Dieses Arbeitspapier empfiehlt eine Ermittlung der Harmonischen bis zu der
Dreizehnten und schlägt vor, daß die Analogströme bei einer Rate von 27 Abfragen pro Zyklus digitalisiert
werden. Diese Abfragerate erfüllt das Nyquist-Kriterium einer Abfragerate, die größer als das Doppelte
der zu detektierenden Frequenz ist. Allerdings belastet diese hohe Abfragerate den Mikroprozessor, der
aufgrund der räumlichen Begrenzungen des Leistungsschaltergehäuses ein nur begrenztes
Verarbeitungsvermögen aufweist. GB-A-2 160 667 offenbart eine Vorrichtung entsprechend des Oberbegriffs von
Anspruch 1, bei der die Abfragefrequenz eine ungerade Harmonische und insbesondere die fünfte
Harmonische der zugrundeliegenden Zeitfrequenz des Stroms ist.
-
Durch die fortschreitende Globalisierung der Märkte müssen Leistungsschalter kompatibel zu den
örtlichen Netzsystemen in den unterschiedlichen Teilen der Welt ausfallen. Somit müssen sie an einem
Betrieb mit einer Grundfrequenz von 50 Hz und 60 Hz anzupassen sein.
-
Obgleich eine Abfragerate, die für 60 Hz-Strom das Nyquist-Kriterium erfüllt, auch für einen 50 Hz-
Strom adäquat ausfällt, ist eine einzige mit einer Frequenz synchronisierten Abfragerate nicht mit der
anderen Frequenz synchronisiert. Wie ersichtlich werden wird, muß die Abfragerate des beschriebenen
Leistungsschalters oder Schützes mit dem Wechselstrom synchronisiert werden, wie auch immer die
Frequenz der Quelle ausfällt.
-
Eine Aufgabe der Erfindung besteht in der Bereitstellung einer elektrischen Vorrichtung wie
beispielsweise eines Leistungsschalters oder Schützes zum Verbinden sowohl einer 50 Hz-Stromversorgung wie
einer 60 Hz-Stromversorgung, wobei die Vorrichtung gemäß der Erfindung trennbare Kontakte, die in
geschlossenem Zustand den Verbraucher mit der Stromversorgung verbinden und in offenem Zustand den
Verbraucher von der Stromversorgung trennen, eine Sensoreinrichtung, die den im geschlossenen
Zustand durch die trennbaren Kontakte zu dem Verbraucher fließenden Strom erfaßt, eine digitale
Steuereinrichtung, die eine Digitalisierungseinrichtung umfaßt, die den von der Sensoreinrichtung erfaßten Strom
in einem Zeitintervall abtastet, um digitale Stromsignale zu erzeugen, eine Einrichtung, die auf
vorbestimmte Werte der digitalen Stromsignale anspricht, um ein Auslösesignal zu erzeugen, sowie eine
Anordnung aufweist, die auf das Auslösesignal anspricht, um die Kontakte zu öffnen, dadurch
gekennzeichnet, daß das Zeitintervall in Abhängigkeit davon, ob die Stromversorgung eine 50 Hz-Stromversorgung
oder eine 60 Hz-Stromversorgung ist, wählbar ist, und daß die Vorrichtung eine Einrichtung aufweist, die
auf das digitale Stromsignal anspricht und das wählbare Zeitintervall festsetzt, so daß die
Digitalisierungseinrichtung die Ströme sowohl für eine 50 Hz-Stromquelle als auch eine 60 Hz-Stromquelle digital
mit einer gleichen Anzahl von Abtastungen pro Zyklus abtastet.
-
Praktischerweise wird eine digitale Anordnung bereitgestellt, die die analogen Lastströme bei einer mit
dem Wechselstrom synchronisierten Abfragerate einer ausgewählten ungeraden ganzzahligen Anzahl von
Abtastungen pro Zyklus des Wechselstroms digitalisiert, und die die digitalisierten Stromabtastungen zur
Erzeugung eines quadratischen Strommittelwerts zum Ausführen verschiedener Schutzfunktionen
verwendet.
-
Genauer ist die ausgewählte ungerade und ganzzahlige Anzahl von Abtastungen pro Zyklus gleich zu der
höchsten ungeraden Harmonischen, die zur Erfassung in den Strömen ausgewählt worden ist, plus 2.
Daher erfolgen 15 Abtastungen pro Zyklus synchron mit dem Wechselstrom, um die dreizehnte
Harmonische einzuschließen. Dies reduziert die Abfragerate um nahezu die Hälfte dessen, was bislang bei den
entsprechenden Anwendungen durch das Nyquist-Kriterium erforderlich war.
-
Da die ungerade Anzahl von Abtastungen pro Zyklus synchron mit dem Wechselstrom erfolgen muß,
stellt die Erfindung eine Anordnung zum automatischen Einstellen des Abfrageintervalls bei der
ungeraden ganzzahligen Anzahl von Abtastungen pro Zyklus für sowohl 50 Hz- wie 60 Hz-Stromsysteme bereit,
damit der Leistungsschalter ohne die Erfordernis einer manuellen Anpassung mit jedem
Stromfrequenzsystem verwendet werden kann.
-
Somit stellt die Erfindung eine automatische Einstellung des Abfrageintervalls bereit, um sich sowohl an
50 Hz- wie an 60 Hz-Stromsysteme anpassen zu können. Dies beseitigt die Erfordernis, zwei Versionen
der Vorrichtung vorrätig haben zu müssen bzw. die Vorrichtung manuell an die jeweilige Stromquelle
anpassen zu müssen.
-
Im folgenden wird die Erfindung beispielhaft mit Bezug auf die beiliegenden Zeichnungen beschrieben
werden, wobei:
-
Fig. 1 eine isometrische Ansicht eines Leistungsschalters ist, wobei der Betriebsdatenstecker
von dem Gehäuse entfernt gezeigt ist.
-
Fig. 2A-C zusammengenommen ein schematisches Schaltdiagramm des Leistungsschalters der
Fig. 1 darstellen.
-
Fig. 3 ein Wellenformdiagramm ist, daß die Betriebsprinzipien eines Aspekts der Erfindung
wiedergibt.
-
Fig. 4A bis 4C ein Ablaufdiagramm eines Hauptprogramms für den einen Teil des Leistungsschalters
der Fig. 1 ausmachenden Prozessor darstellt.
-
Fig. 5A und B ein Ablaufdiagramm einer Unterbrechungsroutine zur Digitalisierung der von dem
Leistungsschalter überwachten Strömen zeigt.
-
Fig. 6 ein Ablaufdiagramm einer Routine zur Zählung der Nulldurchgänge darstellt.
-
Fig. 7 ein Ablaufdiagramm einer Routine zur Auswahl des Abfrageintervalls zeigt.
-
Die Erfindung wird im folgenden für einen mit niedriger Spannung arbeitenden, vierpoligen
gußgekapselten Leistungsschalter beschrieben werden. Allerdings kann die Erfindung für andere Arten von
Leistungsschaltern und selbst für andere Typen von elektrischen Schaltungseinrichtungen wie elektrische
Schütze einschließlich Motorstartern verwendet werden.
-
Bezugnehmend auf die Fig. 1 und 2 weist ein gußgekapselter Leistungsschalter 1 ein isoliertes Gehäuse
3 aus einer gegossenen Basis 5 und einer gegossenen Abdeckung 7 auf die an einer Trennlinie 9
zusammengesetzt sind. Der Leistungsschalter 1 ist durch Netzanschlüsse 11A, B, C, und N mit einem
elektrischen Netzsystem 13, und durch Lastanschlüsse 15A, B, C und N mit einer Last 17 verbunden. Trennbare
Kontakte 19A, B, C und N in internen Stromleitungen 21A, B, C, und N vervollständigen, wenn
geschlossen, einen Stromkreis zwischen Netzanschlüssen 11 und Lastanschlüssen 15, und unterbrechen den
Stromfluß zu der Last 17, wenn sie offen sind. Die Kontakte 19 sind von einem
Leistungsschaltermechanismus 23 gesteuert. Der Betriebsmechanismus 23 wird automatisch durch eine Shunt-Auslöseeinheit 27
betätigt.
-
Die Shunt-Auslöseeinheit 27 wird von Signalen gesteuert, die an mit einer elektronischen Auslöseeinheit
31 verbundenen Anschlüssen anliegen. Das Herz der elektronischen Auslöseeinheit 31 ist eine anwender-
spezifische integrierte Schaltung 33, die als SuRE-Chip bekannt ist. Der SuRE-Chip weist einen
Mikrocontroller-Kernprozessor 35 wie einen Motorola MC68HC05 mit 2 Kilobytes an Programmspeicher und
128 Bytes an Anwender-Direktzugriffs-(RAM)-Speicher 36 auf. Ein zusätzlicher Speicher von 256 Bytes
an nichtflüchtigem RAM (NVRAM) in Form eines elektronisch löschbaren Nurlesespeichers (EEPROM-
Speicher) 37 ist ebenfalls bereitgestellt. Ein 8 Bit-Analog-Digital-Wandlersubsystem 39 mit einem
Multiplexer mit 6 Eingängen und ein 4 Bit-Vorteiler stellt einen dynamischen Bereich von 12 Bits mit einer
Umwandlungszeit von 48 us bereit. Der SuRE-Chip 33 stellt sämtliche grundlegenden analogen und
digitalen Funktionen in einer einzigen monolithischen Vorrichtung bereit.
-
Die elektronische Auslöseeinheit 31 stellt eine Auswahl von Schutzfunktionen bereit. Diese beinhalten
eine Hardwareübersteuerauslösung, einen verzögerungsfreien Schutz, einen kurzen Verzögerungsschutz,
Neutralleiter- oder Masseschluß-Schutz (nicht dargestellt), einen langen Verzögerungsschutz und einen
Übertemperaturschutz. Sämtliche Schutzfunktionen mit Ausnahme der Übersteuerauslösung und des
Übertemperaturschutzes beruhen auf den wahren quadratischen Strommittelwerten.
-
Die elektronische Auslöseeinheit 31 weist Stromwandler 39A, B, C, N auf, die Sekundärströme erzeugen,
welche Phasenströme iA, iB, ic und den Neutralstrom iN darstellen, die in den internen Stromleitungen
21A, B, C, N fließen. Die von den Stromwandlern 39 erzeugten Sekundärströme sind durch bordinterne
Gleichrichter 41A, B, C, N vollwellengleichgerichtet. Jeder dieser Gleichrichter 41 erzeugt eine negativ
werdende Spannung über einem Stromsensorwiderstand 43A, B, C, N. Zusätzlich fließt jeder Strom durch
einen Kondensator 45, um eine 70 Volt-Gleichspannungsstromquelle bereitzustellen. Überschüssiger
Sekundärstrom wird von einem FET-Transistor 47 unter der Steuerung des SuRE-Chips 33 umgeleitet,
der die 70 Volt-Zufuhr über eine Erfassungsverschaltung, bestehend aus einer Zenerdiode 49 und
Widerständen 51 und 53 durch einen BSEN-Eingang überwacht. Der SuRE-Chip schaltet den FET-Transistor
47 durch einen BDR-Ausgang an. Eine einen Transistor 57 und einen Kondensator 59 aufweisende
Schaltung 55 erzeugt eine 5 Volt-Zufuhr, die ebenfalls der Steuerung des SuRE-Chips 33 unterliegt. Die
Einzelheiten dieser Zufuhr- und Bezugsschaltungen finden sich in der Patentanmeldung bezüglich des
SuRE-Chip-ICs.
-
Jeder der negativ werdenden Spannungen über den Widerständen 43A, B, C, N wird durch einen
Widerstand 61A, B, C bzw. N in ein Stromanalogon umgewandelt, das über den SuRE-Chip-Eingang MUXO,
MUX1,
MUX2, oder MUX3 gesourct und digitalisiert ist.
-
Zusätzlich unterliegen die vier negativ werdenden und den Phasenstrom darstellenden Spannungen einer
Maximalwertauswahl durch Dioden 63A, B, C, N. Ein sehr großer Strom in jeder Phase erzeugt an einer
gemeinsamen Verbindung 65 eine sehr große negativ werdende Spannung. Dies wiederum zieht den
CPO-Eingang zu dem SuRE-Chip 33 auf einen Wert unterhalb seines Schwellwerts und bewirkt eine
Hardwareübersteuerauslösung. Ein von Widerständen 67 und 69 und einer Zenerdiode 71 gebildeter
Spannungsteiler bestimmt den Sekundärstrompegel, an dem dies auftritt. Dieser Merkmalstyp einer
Hardwareübersteuerauslösung stellt einen Schutz gegenüber sehr großen Strömen bereit, die sofort
unterbrochen werden müssen und die Verarbeitungszeit des SuRE-Chips 33 nicht abwarten können.
-
In der Implementierung der langen Verzögerungsschutzfunktion folgt der Leistungsschalter 1 der
Erwärmung der mit dem Leistungsschalter einschließlich der Verschaltung verbundenen Last. Dies beinhaltet
die Abkühlung dieser Last nachdem der Strom unterbrochen ist. Dieses Merkmal verhindert eine erneute
Erregung der Last bis das digital modellierte Statussignal anzeigt, daß sich die Last auf einen sicheren
Pegel abgekühlt hat. Dieses digital modellierte Wärmestatussignal ist eine Darstellung der I²t-Erwärmung
der Last. Ein Speicherkondensator 73 wird dazu angehalten, die von der langen
Verzögerungsauslösefunktion erzeugte interne digitale Darstellung der I²t-Erwärmung zu verfolgen. Dieser Kondensator 73
speichert ein analoges Äquivalent des digitalen Wärmestatussignals'. Löst der Unterbrecher aus und ist
der SuRE-Chip aberregt, entlädt sich der Speicherkondensator 73 durch den Widerstand 75. Der Wert des
Widerstands 75 ist derart ausgewählt, daß sich der Kondensator 73 bei einer Rate entlädt, die die
Abkühlungsrate der Last modelliert. Während des Anschaltens wird die interne digitale Darstellung der
I²t-Erwärmung proportional zu jeder an dem Kondensator 73 anliegenden restlichen Spannung voreingestellt.
Auf diese Weise modelliert die elektronische Auslöseeinheit 31 die Abkühlung der Last nach einem
Auftreten einer Auslösung. Es kann mehrere Minuten dauern, bevor die Last ausreichend abgekühlt ist, um
erneut erregt zu werden. Obgleich dies eine wertvolle Schutzfunktion darstellt, kann es jedoch störend
sein, wenn der Leistungsschalter überprüft oder kalibriert wird.
-
Wahlweise kann der Speicherkondensator 73 auf einen voreingestellten Wert während der Auslösung des
Leistungsschalters aufgeladen werden. Der Widerstand 75 leitet eine Aufladung an dem Kondensator 73
ab, so daß die abnehmende Kondensatorspannung eine Darstellung der seit der Auslösung verstrichenen
Zeit bereitstellt. Beim Anschalten wird die Spannung an dem Kondensator von dem Mikroprozessor 35
abgelesen und zur Verkürzung der nächsten Auslösung, basierend auf der Zeit seit der letzten Auslösung,
verwendet. Wiederum führt dieser Speicherkondensator eine wichtige Schutzfunktion aus, die jedoch
während der Überprüfung oder der Kalibrierung des Leistungsschalters eine Störung darstellen kann.
-
Ein zweiter Widerstand 77 ist parallel mit dem Widerstand 75 über dem Kondensator 73 verbunden. Der
Widerstand 77 ist mit einem Prüfpunktanschluß 79 verbunden. Durch das Verbinden des
Prüfpunktanschlusses 79 mit einem geerdeten Anschluß 81 kann der Kondensator 73 durch den Widerstand 77 schnell
entladen werden, dessen Wert so ausgewählt ist, daß sich eine Rücksetzung des Speicherkondensators 73
bei einer wesentlich schnelleren Rate als von einer durch den Widerstand 75 bewirkten Rate vollzieht.
-
Weitere Prüfpunktanschlüsse 83, 85 und 87 können zugänglich sein, um das lange Verzögerungsmerkmal
außer Kraft zu setzten und den langen Verzögerungsauslöse-Schwellwert bzw. den kurzen
Verzögerungsauslöse-Schwellwert durch Widerstände 89, 91 bzw. 93 zu verifizieren.
-
Wie weiter unten ausführlich erläutert, sind sämtliche Prüfpunktanschlüsse 79-87 hinter einem
Betriebsdatenstecker 95 angeordnet. Der Betriebsdatenstecker 95 weist einen Widerstand 97 auf, der durch
Stiftverbindungen 99 zwischen Masse und einem Eingang MXO des Analog-Digital Wandlers 39 verbunden
ist. Befindet sich der Stecker an Ort und Stelle, ist der Widerstand 97 seriell mit einem Widerstand 101
geschaltet. Der Stecker 95 ist herausnehmbar in einer Ausnehmung 105 in der Vorderplatte des
Leistungsschalters 1 aufgenommen, wie aus Fig. 1 ersichtlich. Der Leistungsrahmen des Leistungsschalters,
der den maximalen Nenndauerstrom darstellt, den der Leistungsschalter führen soll, wird durch den
Widerstand 101 festgelegt. Für eine spezifische Installation kann es wünschenswert sein, einen maximalen
Nenndauerstrom festzulegen, der geringer als der von dem Leistungsrahmen bestimmte Strom ausfällt.
Der herausnehmbare Betriebsdatenstecker 95 gestattet eine Änderung dieses maximalen
Nenndauerstroms, indem der Betriebsdatenstecker 95 mit dem Widerstand 97 mit dem geeigneten Wert eingesetzt
wird.
-
Ein Paar Drehknopfschalter 107 und 109 ermöglichen es dem Anwender, eine der acht Einstellungen für
eine kurze Verzögerung oder verzögerungsfreie Aufnahme (Strompegel) bzw. eine kurze
Verzögerungszeit auszuwählen. Die Schalter 107 und 109 teilen sich Zugwiderstände 111, wobei der aktive Schalter
durch die PC4- und PC5-Ausgänge des SuRE-Chips 33 ausgewählt werden.
-
Synchrone serielle Eingangs/Ausgangsanschluß (SSIOP)-Verbindungen sind an einem SDO-Stift 113,
einem SDI-Stift 115, einem SCK-Stift 117 und einem Massestift 119 verfügbar. Dieses Verbindungsglied
kann die gesamten Inhalte des flüchtigen und nichtflüchtigen Direktzugriffsspeichers übertragen und kann
gleichfalls Daten zur Abspeicherung im löschbaren Nurlesespeicher aufnehmen. Diese serielle
Übertragungsmöglichkeit wird für die Fabrikkalibrierung des Leistungsschalters verwendet. Während des
normalen Betriebs überträgt die SSIOP-Verbindung periodisch zwei Bits, die die Optionsauswahl und die
Codeversion identifizieren.
-
Der SuRE-Chip 33 überwacht die Phasenströme und die verschiedenen Parametereinstellungen und
erzeugt eine entsprechend geeignete verzögerungsfreie, kurze Verzögerung und lange
Verzögerungsauslösesignale. Gleichfalls erzeugt er ein Auslösesignal in Ansprechen auf die oben erläuterte
Hardwareübersteuerauslösung. Der SuRE-Chip 33 betätigt die Shunt-Auslösung 27, indem er einen SCR 121
einschaltet. Die Widerstände 123 und 125 in einem Kondensator 127 stellen die Rauschunterdrückung für den
SCR 121 bereit.
-
Erneut auf Fig. 1 bezugnehmend, in der der Betriebsdatenstecker 95 entfernt dargestellt ist, ist ersichtlich,
daß eine gedruckte Schaltplatte, auf der sich die elektronischen Bauteile der Fig. 2 befinden, unter der
Abdeckung 7 des Leistungsschaltergehäuses 3 angeordnet ist. Der Betriebsdatenstecker 95 weist einen
Stiel 131 mit einer Schließnase 133 an dem Ende auf, das sich durch eine Öffnung 135 in der gedruckten
Schaltplatte erstreckt. Der herausnehmbare Betriebsdatenstecker 95 wird mit dem Leistungsschalter durch
das Einsetzen eines Schraubendrehers in einen Schlitz 137 in dem Stiel 131 und einem Verdrehen des
Stiels zum Ineingriffbringen der Schließnase 133 mit dem Leistungsschalter versperrt. Befindet sich der
Stecker 95 an Ort und Stelle, treten die Stiftverbindungen 99 mit (nicht dargestellten) Sockeln in der
gedruckten Schaltplatte in Eingriff, um den Betriebsdatenwiderstand 97 in die Schaltung einzusetzen, wie in
Verbindung mit den Fig. 2A-C beschrieben. Ebenfalls kann der Fig. 1 entnommen werden, daß die
Prüfpunktanschlüsse 79-87, ausgerichtet an der Ausnehmung 105 in der Vorderabdeckung des
Leistungsschalters, auf der gedruckten Schaltplatte befestigt sind. Somit sind diese Prüfpunkte nur dann
zugäng
lich,
wenn der Betriebsdatenstecker 95 herausgenommen worden ist. Für die Fabrikkalibrierung oder die
Vor-Ort-Überprüfung des Speichermerkmals wird daher der Betriebsdatenstecker 95 herausgenommen
und eine Drahtbrücke zwischen den Prüfpunktanschlüssen 79 und 81 eingesetzt, um den
Speicherkondensator 73 schnell zu entladen.
-
Wie oben erläutert, werden die die Last und die neutralen Phasenströme darstellenden sekundären
Analogströme von dem Analog-Digital-Wandler 39 als Eingang für den SuRE-Chip 33 digitalisiert. Wie
gleichfalls erläutert, besteht die derzeitige Praxis darin, die analogen Signale abzufragen und mit der
Nyquist-Rate zu digitalisieren, welche mehr als das Doppelte der Frequenz der zu detektierenden
Harmonischen der höchsten Ordnung beträgt. Daher schlägt das oben erwähnte Arbeitspapier vor, daß eine
Abfragerate von 27 Abfragen pro Zyklus zur Detektion der dreizehnten Harmonischen verwendet werden
sollte.
-
Wir haben ermittelt, daß die von nicht-linearen Lasten erzeugten Harmonischen höherer Ordnung bei den
in elektrischen Netzsystemen vorliegenden Bedingungen mit viel niedrigeren Abfrageraten detektiert
werden können. Diese nicht-linearen Lasten führen den Netzsystemwellenformen nur ungeradzahlige
Harmonische zu. Das Vorhandensein von nur ungeradzahligen Harmonischen erzeugt eine
ungeradzahlige Symmetrie in den Wellenformen. Somit ist, wie in Fig. 3 gezeigt, die Wellenform 139, die sich aus
dem Vorhandensein der Grundfrequenz 141 und der dritten Harmonischen 143 ergibt, in den positiven
und negativen Halbzyklen symmetrisch. Durch ein synchrones Abfragen der Analogströme, einer
ungeraden Zahl n+2 pro Zyklus, ist die Detektion der Harmonischen n-ter Ordnung möglich. Somit kann die
dreizehnte Harmonische durch ein Abfragen mit einer Rate von 15 Abfragen pro Zyklus detektiert
werden. Dies reduziert die Verarbeitungsbelastung des Mikroprozessors des Leistungsschalters um beinahe
die Hälfte gegenüber dem Nyquist-Kriterium. Unter synchronem Abfragen wird verstanden, daß das
Abfrageintervall in die Grundfrequenzperiode in einer genau ganzzahligen Anzahl pro Zeit aufteilbar ist, und
da eine ungerade Anzahl pro Zykluszeit abgefragt wird, muß diese Ganzzahl ungerade sein. Allerdings
kann die Phase der Abfragefrequenz bezüglich der Grundfrequenz des zu digitalisierenden
Wechselstromsignals beliebig sein.
-
Tatsächlich haben wir ermittelt, daß durch ein synchrones Abfragen der Lastströme mit ungeradzahliger
Anzahl und eine Berechnung der quadratischen Mittelwertsströme sämtliche ungeradzahlige und
geradzahlige Harmonischen in den Strömen bis zu der Abfragerate minus 2 detektiert werden können.
Beispielsweise werden bei einer 15-maligen Abfragerate pro Zyklus die zweiten bis dreizehnten
Harmonischen detektiert.
-
Die digitalisierten Stromabfragen werden von dem SuRE-Chip 33 zur Erzeugung von digitalen
quadratischen Mittelwertsströmen verwendet. Für verzögerungsfreie und kurze Verzögerungsauslösungen werden
15 Abfragen (in einem Zyklus entnommene Abfragen) für die quadratische Mittelwertsberechnung
verwendet. Für die Berechnung der langen Verzögerungsauslösung werden 240 Abfragen (über 16 Zyklen
hinweg entnommene Abfragen) verwendet, da für die Analyse der Ströme mehr Zeit vorhanden ist. Die
240 quadratischen Mittelwertsabfragen werden über die SSIOP-Übertragungsverbindung zu der für die
Kalibrierungsprozedur verwendete Kalibrierungseinrichtung übertragen. Die Abfragen-, Quadrierungs-
und Aufsummierungs-Aufgabenmerkmale der wahren Berechnung der quadratischen Mittelwertsströme
werden von einer Unterbrechungsroutine ausgeführt. Bei 60 Hz wird ein Satz an
Analog-Digital-Wandlungen an iA, iB, iC und iN alle 16,67/15 = 1,111 ms ausgeführt. Die Quadrierung und Aufsummierung
jeder Abfrage wird während der 48 us dauernden Analog-Digital-Wandlungszeit der nächsten Abfrage
bewerkstelligt. Die Zeitnehmung verläßt sich auf die Zählung an Unterbrechungen. Sämtliche anderen
Aufgaben werden in einer Hauptroutine ausgeführt und unterliegen einer Unterbrechung. Um zu
verhindern, daß die von der Hauptroutine bearbeiteten Daten durch die Unterbrechungsroutine modifiziert
werden (Datenabriß), bearbeitet die Hauptroutine nur diejenigen Daten, die während des vorangegangenen
Zyklus angesammelt und von der Unterbrechungsroutine gepuffert worden sind.
-
Fig. 4 illustriert ein Ablaufdiagramm für die von dem Mikroprozessor 35 ausgeführte Hauptroutine. Wird
zunächst bei 145 dem Leistungsschalter Strom zugeführt, werden bei 147 die Initialisierungsaufgaben
ausgeführt und bei 149 die Hauptschleife begonnen. Die Routine wartet bei 151, bis 15 Stromabfragen
akkumuliert worden sind. Ist der Unterbrecher nicht ausgelöst worden, was bei 153 bestimmt wird,
werden die getrennten Ströme skaliert und bei 155 wird der Strom mit dem größten Wert ausgewählt.
Aufeinanderfolgend werden eine verzögerungsfreie Schutzroutine 157, eine kurze
Verzögerungs-Schutzroutine 159, und, falls vorhanden, eine Masseschluß-Schutzroutine 161 aufgerufen, um Merker zu setzen,
falls die Kriterien für die verzögerungsfreie, kurze Verzögerung oder die Masseschluß-Auslösungen
überschritten worden sind. Wenn jeder dieser Merker gesetzt worden ist, wird bei 163 ein Auslösesignal
erzeugt, das den SCR 121 anschaltet, um den Shunt-Auslösemechanismus 27 zu betätigen, welcher die
Leistungsschalterkontakte 19 öffnet. Nachdem bei 163 ein Auslösesignal erzeugt worden ist, oder
befindet sich der Unterbrecher bereits in einer Auslösebedingung, werden bei 165 und 167 die Überprüfungen
des Nurlesespeichers bzw. der Totmanneinrichtung durchgeführt.
-
Das Hauptprogramm durchläuft die eben beschriebene Schleife, bis sich 240 Abfragen angesammelt
haben, was bei 169 bestimmt wird. Ist der Unterbrecher nicht ausgelöst, was bei 171 bestimmt wird, wird
der auf geeignete Weise skalierte quadratische Mittelwertsstrom, der aus 240 Abfragen für den größten
Phasenstrom berechnet worden ist, bei 173 ausgewählt und von der langen Verzögerungs-Schutzroutine
bei 175 verwendet, um zu bestimmen, ob der Unterbrecher ausgelöst werden sollte. Die lange
Verzögerungs-Schutzroutine 175 setzt einen Auslösemerker, der zur Erzeugung eines Auslösesignals bei 163
implementiert ist, nachdem sich 15 neue Abfragen angesammelt haben. Da dies nur einen Zyklus darstellt,
ist dies für die lange Verzögerungsauslösezeit nicht von Bedeutung. Diese größere Schleife wird solange
wiederholt, bis 960 Abfragen akkumuliert worden sind, wie bei 177 angezeigt. Tritt dies auf, wird der
Status einer LED-Statusanzeige 178 an der Vorderseite des Unterbrechers (vgl. Fig. 1) bei 179 verändert.
Bei abwechselnden Durchläufen dieser Routine wird die LED-Statusanzeige 178 an- und ausgeschaltet.
Da diese Routine etwa jede Sekunde läuft, blinkt das Statusanzeigelicht bei dieser Rate, um eine Anzeige
für die Funktion des Leistungsschalters bereitzustellen.
-
Als nächstes werden die Parameter in den Registern in dem Direktzugriffsspeicher 36 von dem
nichtflüchtigen Nurlesespeicher 37 aufgefrischt, was bei 181 angezeigt ist. Bei 183 wird dann eine Autonull-
Routine ausgeführt, um in dem Analog-Digital-Wandler 39 eine Autonull-Funktion zu reinitialisieren.
Darauf folgend werden zwei Bytes in dem nichtflüchtigen Speicher, das OPTIONS- und FRAME-Byte
erneut in den Direktzugriffsspeicher eingelesen. Die Bits des OPTIONS-Bytes zeigen die Auswahl der
verschiedenen optionalen Merkmale des Leistungsschalters wie die lange Verzögerung, die kurze
Verzögerung, die verzögerungsfreie Auslösung und den Masseschluß-Schutz an. Das FRAME-Byte zeigt den
Leistungsrahmen des Unterbrechers an.
-
Der SuRE-Chip 33 weist eine (nicht dargestellte) Diode auf, die zur Überwachung der Temperatur des
Chips verwendet wird. Eine Übertemperatur-Schutzroutine wird bei 187 betrieben, um die Temperatur
des SuRE-Chips zu überprüfen und den Leistungsschalter auszulösen, falls eine Temperaturgrenze
überschritten worden ist. Die letzte von der Hauptroutine implementierte Funktion ist eine bei 189 ablaufende
Abfragezeitroutine. Diese Routine, die automatisch bestimmt, ob das Netzsystem, mit dem der
Unterbrecher verbunden ist, 50 Hz oder 60 Hz beträgt, wird in Verbindung mit den Fig. 6 und 7 beschrieben.
-
Fig. 5 stellt die Unterbrechungsroutine für das Hauptprogramm dar. Diese Routine wird bei 191 15 mal
pro Zeilenzyklus begonnen. Beim Beginn der Unterbrechungsroutine wird ein Zeitgeber bei 193 zur
Erzeugung der nächsten Unterbrechung geladen. Für 60 Hz beträgt dieses Intervall 1,111 ms und für 50 Hz
1,333 ms. Die Analog-Digital-Wandlung des Phase A-Stroms wird dann bei 195 initiiert. Während dies
ausgeführt wird, werden bei 197 serielle Übertragungen durchgeführt. Zu dieser Zeit wird die Analog-
Digital Wandlung der Phase A vervollständigt und bei 199 wird dann die Digitalisierung des Phase B-
Stroms initiiert. Während dies geschieht, wird der digitalisierte Phase A-Strom bei 201 quadriert und zu
einer Summe des quadrierten Phase A-Stroms addiert. Als nächstes wird die Analog-Digital-Wandlung
der Phase C bei 203 initiiert und der Phase B-Strom wird bei 205 quadriert und das Ergebnis summiert.
Ist dieser Vorgang abgeschlossen, wird der neutrale Phasenstrom oder Masseschlußstrom bei 207
digitalisiert, wenn diese Option ausgewählt worden ist. Die Phase C- und neutralen oder Masseschlußströme
werden dann summiert und die Ergebnisse werden bei 209 und 211 quadriert. Darauf folgend wird das in
dem Kondensator 73 gespeicherte I²t-Wärmestatussignal bei 213 aktualisiert. Die Zählungen zur
Bestimmung, wann sich 15 Abfragen und 240 Abfragen akkumuliert haben, werden dann bei 215 inkrementiert.
Bis die Summe der Quadrate von 15 Abfragen akkumuliert worden sind, was bei 217 bestimmt wird,
fährt die Routine mit dem Programm fort, das bei 231 unterbrochen wurde.
-
Ist die Summe der Quadrate von 15 Abfragen akkumuliert worden, was bei 217 bestimmt wird, wird die
Summe der Quadrate jeder Abfrage für jede der Phasen A bis C und N zu den akkumulierten Summen der
Quadrate addiert, die für 240 Abfragen bei 219 erhalten worden sind. Die Summe der Quadrate für 15
Abfragen für jede der Phasen wird dann bei 221 in Puffer kopiert, um von der Hauptroutine verwendet zu
werden, und die Arbeitszählung wird auf Null gesetzt. Wenn die Summe der Quadrate für 240 Abfragen
bei 223 noch nicht akkumuliert worden ist, fährt die Routine mit dem bei 231 unterbrochenen Programm
fort.
-
Wenn die Summe der Quadrate für 240 Abfragen akkumuliert worden ist, was bei 223 bestimmt wird,
wird die Summe der Quadrate für 240 Abfragen für jede der Phasen bei 225 in Puffer kopiert und die
Arbeitszählungen werden für die nächsten Abfragen auf Null gesetzt. Bei 227 wird dann eine Zählung
inkrementiert. Alle 960 Zeitmessungsintervalle, was festgelegt wird, wenn die Zählung bei 227 vier erreicht
(4 · 240 = 960), werden bei 229 organisatorische Aufgaben ausgeführt, bevor die Routine das bei 231
unterbrochene Programm wieder aufnimmt.
-
Fig. 6 stellt eine kurze Routine dar, die von einem Nulldurchgang von einem der überwachten
Phasenströme initiiert wird, welcher in dem beispielhaften Leistungsschalter die Phase C ist. Die positiven
Nulldurchgänge des Phase C-Stroms erzeugen bei 233 eine Unterbrechung, die bei 235 eine Z-Zählung
inkrementiert. Das Programm nimmt anschließend wieder die bei 237 ablaufende Routine auf.
-
Fig. 7 illustriert die Abfragezeitroutine 189 in dem Hauptprogramm. Diese Routine wird alle 960
Abfragen (1,066 Sekunden) aufgerufen. Sie wählt automatisch das richtige Abfrageintervall für die Frequenz
des Netzsystems aus, in dem der Leistungsschalter verwendet wird. Es sei daran erinnert, daß die
überwachten Analogströme synchron bei einer ungeraden Anzahl an Abfragen pro Zyklus abgefragt werden
müssen. Obwohl für 50 Hz- und 60 Hz Netzsysteme verschiedene Abfrageraten verwendet werden
könnten, müssen diese Abfrageraten dennoch synchron beschaffen sein und eine ungerade Anzahl an Abfragen
pro Zyklus erzeugen. Hinsichtlich der Software ist es günstig, über die gleiche ungerade Anzahl an
Abfragen pro Zyklus zu verfügen, die für die Netzsysteme beider Frequenzen erzeugt werden. In dem
beispielhaften Leistungsschalter, in dem pro Zyklus 15 Abfragen erzeugt werden, beträgt das
Abfrageintervall 1,111 ms für 60 Hz und 1,333 ms für 50 Hz.
-
Um die Frequenz des Netzsystems zu bestimmen, mit dem der Leistungsschalter verbunden ist, wird die
Anzahl an Nulldurchgängen in einer bekannten Zeitdauer gezählt. Diese bekannte Zeitdauer ist so
ausgewählt, daß sie lange genug ausfällt, um einfach zwischen 50 Hz- und 60 Hz-Netzfrequenzen zu
unterscheiden und die Möglichkeit von fehlerhaften Zählungen und anderen Anomalien berücksichtigt. Eine
Möglichkeit besteht in der Vorgabe eines Werts für das Zeitintervall auf den Wert von entweder 50 Hz
oder 60 Hz und in der Zählung der Anzahl der Nulldurchgänge, die während einer gegebenen Anzahl von
Abfrageintervallen auftreten. In der beispielhaften Ausführungsform der Erfindung wird das von dem
Leistungsschalter zuletzt verwendete Intervall, das den während der Kalibrierung für einen neuen
Leistungsschalter gesetzten Wert aufweisen kann, zur Bestimmung der Netzfrequenz verwendet. Die Anzahl
an Nulldurchgängen während einer festen Anzahl an Abfrageintervallen wird anschließend gezählt und
mit den Schwellwerten verglichen. In dem beispielhaften System wird die Anzahl an positiv werdenden
Nulldurchgängen in 960 Abfrageintervallen gezählt. Für das 1,111 ms-Abfrageintervall treten 960
Abfragen in 1066,8 ms auf. Die Anzahl an positiv werdenden 60 Hz Nulldurchgängen in dieser Zeitdauer ist
64, während die Anzahl an positiv werdenden 50 Hz Nulldurchgängen in dieser Zeitdauer 53 beträgt.
Eine in der Mitte zwischen diesen zwei Zählungen liegende Zählung wird dann zur Berücksichtigung der
möglicherweise ausgelassenen Zählungen und anderer Anomalien ausgewählt. In dem beispielhaften
System beträgt die ausgewählte Zählung 59. Überschreiten die positiv werdenden Durchgänge 59, ist das
überwachte Signal ein 60 Hz-Signal und es wird ein Abfrageintervall von 1,111 ms ausgewählt. Betragen
die Durchgänge weniger als oder gleich 59, ist das überwachte Signal ein 50 Hz-Signal und das
Abfrageintervall wird auf 1,333 ms gesetzt.
-
Verwendet die ablaufende Frequenzprüfung das 1,333 ms-Abfrageintervall, treten 960 Abfragen in
1280 ms auf. Während dieses Zeitintervalls treten 64 positiv werdende 50 Hz-Nulldurchgänge und 76
positiv werdende 60 Hz-Nulldurchgänge auf. Wiederum wird eine in der Mitte zwischen diesen zwei
Zählungen liegende Zählung von 70 als Referenz ausgewählt. Überschreiten die positiv werdenden
Durchgänge 70, ist das überwachte Signal ein 60 Hz-Signal und es wird das 1,111 ms-Intervall
ausgewählt. Betragen die Durchgänge weniger als oder gleich 70, wird das 1,333 ms-Intervall für das 50 Hz-
Signal ausgewählt.
-
Fig. 7 illustriert ein Ablaufdiagramm für die Abfragezeitroutine. Diese Routine wird bei 239 von dem
Hauptprogramm bei 189 jedes Mal aufgerufen, wenn 960 Abfragen angesammelt worden sind. Wird das
Programm bei 239 in Fig. 7 aufgerufen, wenn die Nulldurchgangszählung, bestimmt bei 241, weniger als
50 beträgt, sind die Daten unzuverlässig und das Programm wird bei 253 beendet. Scheinen die Daten
vernünftig zu sein und wurde das mit dem 60 Hz-Strom verbundene 1,111 ms-Abfrageintervall zur
Erzeugung der Abfragen verwendet, was bei 243 bestimmt wird, und beträgt die Zählung an
Nulldurchgän
gen mehr als 59, was bei 245 bestimmt wird, wird ein 60 Hz-Signal überwacht und das richtige
Zeitmessungsintervall verwendet. Das Programm wird dann bei 253 beendet. Beträgt die Zählung jedoch weniger
als oder gleich 59, ist der überwachte Strom ein 50 Hz-Signal, und bei 247 wird das 50 Hz-Intervall von
1,333 ms ausgewählt.
-
Wurde bei 243 bestimmt, daß das Intervall für die 50 Hz-Zeitmessung zur Sammlung der Abfragen
verwendet wurde, und beträgt die Zählung nicht mehr als 70, was bei 249 bestimmt wird, beträgt, der
Überwachungsstrom 50 Hz und es wird das richtige Zeitmessungsintervall verwendet. Beträgt andererseits die
Nulldurchgangszählung bei 249 mehr als 70, wird das 60 Hz-Zeitmessungsintervall von 1,111 ms bei 251
ausgewählt.