-
HINTERGRUND DER ERFINDUNG
-
GEBIET DER ERFINDUNG
-
Die
Erfindung bezieht sich auf eine Vorrichtung zum Überwachen elektrischer Leistungssysteme
und spezieller auf eine Vorrichtung zum digitalen Erfassen eines
Teils von einer Wellenform von einem elektrischen Leistungssystem
bzw. Leistungsversorgungssystem ansprechend auf eine Wellenformstörungsauslösebedingung.
-
HINTERGRUNDINFORMATION
-
Überwachungseinrichtungen
nach dem Stand der Technik für
Energiesysteme mit Wechselstrom (alternating current = AC) beinhalten
Mikrocomputer zum Berechnen verschiedener elektrischer Parameter
wie z. B. RMS Ströme
und Spannungen, Spitzenströme
und -spannungen, Leistung, Energie, Leistungsfaktor und ähnliches.
Eine derartige Überwachungseinrichtung
bzw. Monitor ist offenbart in dem
U.
S. Patent Nr. 5,587,917 . Zusätzlich zum Überwachen der verschiedenen
elektrischen Parameter von dem AC System erfasst diese Überwachungseinrichtung
digital auch Teile von der Wellenform für eine harmonische Analyse
bzw. Oberwellenanalyse. Dies stellt eine sehr hohe Last für den Mikrocomputer
in der Überwachungseinrichtung dar.
Entsprechend nutzt diese Überwachungseinrichtung
eine langsame Abtastrate zum Erfassen der Daten die erforderlich
sind zum Durchführen
der Überwachungsfunktionen
und wird mit einer zweiten höheren
Rate zur Wellenformerfassung betrieben ansprechend auf einen manuellen
Befehl oder automatisch ansprechend auf Werte von ausgewählten Parametern
von den elektrischen Parametern, welche vorbestimmte Schwellen überschreiten.
-
Eine Überwachungseinrichtung/Analysator
für ein
elektrisches AC System, offenbart in einer gemeinsam gehörenden U.
S. Patentanmeldung mit der Seriennummer 08/608,387 eingereicht am
28. Februar 1996, spricht an auf aus gewählte Ereignisse durch Erzeugen
von Auslösesignalen
bzw. Trigger-Signalen,
wenn ausgewählte überwachte
elektrische Parameter, einschließlich von neutralem Strom,
programmierte Schwellen überschreiten.
Die Trigger-Signale
initiieren eine gleichzeitige Wellenformerfassung von mehreren Wellenformen
in dem Wechselstromsystem. Mehrere Trigger-Signale führen zu
einer sequentiellen Wellenformerfassung, so dass falls eine Vielzahl
von Auslösungen
für das
gleiche Ereignis programmiert sind, für das Ereignis erweiterte Wellenformdaten
erfasst werden.
-
Die
gemeinsam gehörende
U. S. Patentanmeldung mit der Seriennummer 08/608,386 eingereicht
am 28. Februar 1996, offenbart eine Überwachungseinrichtung für ein elektrisches
AC System, welches Online eine Anzeige erzeugt, die die Werte präsentiert,
entweder in der Größe oder
als ein Prozentsatz von dem Grundwert von 50 Oberwellen von jedwelchen
der Ströme
und Spannungen in dem System.
-
Ein
Schaltkreisunterbrecher bzw. Trennschalter, der offenbart ist in
der gemeinsam gehörenden
U. S. Patentanmeldung mit der Seriennummer 08/342, 208 eingereicht
am 18. November 1994, sieht eine Wellenformerfassung zusätzlich zu
Schutzfunktionen vor. Der Mikrocomputer des Trennschalters wird
in einem Schutzmodus betrieben zum Vorsehen der Schutzfunktionen
und wird in einem Wellenformerfassungsmodus betrieben zum Aufzeichnen
der Wellenformdaten.
-
-
Bekannte Überwachungseinrichtungen
für elektrische
AC Systeme detektieren Störungen
in derartigen Systemen durch Einsetzen von Information, die von
mehreren AC Zyklen erlangt wird.
-
Es
gibt deshalb einen Bedarf für
eine verbesserte Überwachungseinrichtung
für elektrische
AC Systeme, welche eine verbesserte Eignung zum Überwachen von Subzyklusstörungen in
derartigen Systemen vorsieht.
-
Die
EP 0 713 279 A1 bezieht
sich auf eine Vorrichtung, die Schutz und Messung bzw. Mengenzählung in
einem elektrischen AC System unter Verwendung einer Multifunktionsabtasttechnik
vorsieht. Ein Trennschalter tastet Wellenformen in einer geschützten Schaltung
ab durch Aufnehmen von Tastungen bzw. Abtastwerten in Paaren, die
um 90 elektrische Grade beabstandet sind. Die Summe von den Quadraten
von Tastungen bzw. Abtastwerten in jedem Paar, welche repräsentativ
ist, für
den RMS Wert von der fundamentalen Frequenz von der Wellenform wird
genutzt zum unmittelbaren Schutz durch Vergleichen einer gleitenden
Summe von den Quadraten für
die zwei aktuellsten Paare von Abtastwerten mit einer Schwelle,
die repräsentativ
ist für
den unmittelbaren Auslösungsaufnahmewert.
Diese Summe von den Quadraten von aufeinander folgenden zwei Paaren
von Abtastwerten wird auch genutzt für einen Schutz für kurze
Verzögerung.
Eine Verzögerung
zwischen aufeinander folgenden Paaren von Abtastwerten wird variiert
zum Erzeugen einer ausgewählten äquivalenten
Abtastrate nach einer bestimmten Anzahl von Abtastwerten. Abtastwerte,
die bei dieser äquivalenten
Abtastrate akkumuliert werden, welche in dem bevorzugten Ausführungsbeispiel
64 Abtastwerte pro Zyklus ist, werden genutzt für einen Schutz mit langer Verzögerung und
für eine
Messung.
-
Im
weiteren bezieht sich auf Leistungshalbleitereinrichtungen, die
Veröffentlichung
von Khargekar et al: „A
Novel Scheme for Protection of Power Semiconductor Devices Against
Short Circuit Faults",
IEEE Transactions an Industrial Electronics, Band 41, Nr. 3, Juni
1994 (1994-06), Seiten 344–351,
XP000460090, New York, U. S. Der Schutz dieser Einrichtungen gegen Überlast/Kurzschlusszustände ist
von überragender
Wichtigkeit. Heutige Schutztopologien, die unterschiedliche Schaltkreise
einsetzen, besitzen unveränderbar
einen Hauptnachteil im Bezug darauf, dass der Fehlerstrom den eingestellten
Wert erreicht, bevor eine Aktion zum Auslösen des Systems initiiert wird.
Dies stellt eine ernste Belastung für die Einrichtung dar. Somit
muss ein adäquater
Sicherheitsabstand bzw. -rand notwendigerweise vorgesehen werden
zum Vermeiden exzessiver Einrichtungsstressungen und Sorgfalt muss
unternommen werden, um zu sehen, dass die Einrichtung gut innerhalb
ihrer sicheren Betriebsbereiche ist. Die vorliegende Veröffentlichung
schlägt
ein Verfahren vor, wobei die Steigung oder Zunahmerate bzw. -geschwindigkeit
von dem Fehlerstrom detektiert wird, und sobald die Steigung die
eingestellte Referenz überschreitet,
wird eine Aktion initiiert zum Auslösen des Systems deutlich bevor
der Fehlerstrom gefährliche
Pegel erreicht. Das Verfahren sieht ein schnelles Detektionsmittel
für Überlast
und Kurzschlussströme
vor und kann bequem angepasst werden für den Schutz von Einrichtungen
in leistungstransistor-/IGBT-basierten Invertern gegen Kurzschlusslastbedingungen
oder Durchschussfehler. Die mögliche
Reduktion von dem Stress in den Leistungseinrichtungen ist auch
hervorgehoben.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Gemäß der vorliegenden
Erfindung ist eine Vorrichtung zum Überwachen eines elektrischen
Leistungssystems gemäß Anspruch
1 vorgesehen. Weitere Ausführungsbeispiele
von der Erfindung sind in den abhängigen Ansprüchen offenbart.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Ein
vollständiges
Verständnis
von der Erfindung kann aus der folgenden Beschreibung von den bevorzugten
Ausführungsbeispielen
erlangt werden, wenn diese im Zusammenhang mit den begleitenden
Zeichnungen gelesen werden, in denen Folgendes dargestellt ist:
-
1 ist
ein schematisches Diagramm, primär
in Blockdarstellung von einem Monitor bzw. einer Überwachungseinrichtung
in Übereinstimmung
mit der Erfindung;
-
2 ist
eine erhobene Ansicht von einer Anzeige auf einem Frontpanel, welche
Teil von der Überwachungseinrichtung
von 1 ist.
-
3A–3E sind
Flussdiagramme von Software-Routinen, die durch einen digitalen
Prozessor implementiert werden, welcher einen Teil von dem Monitor
von 1 bildet; und
-
4 ist
eine Kurvendarstellung bzw. ein Plot von einer Wellenform, welche
durch den Monitor von 1 überwacht und ausgegeben wird.
-
BESCHREIBUNG VON DEM BEVORZUGTEN
AUSFÜHRUNGSBEISPIEL
-
Bezugnehmend
auf 1 wird der Analysator/Monitor bzw. Überwacher 1 von
der Erfindung genutzt zum Überwachen
und Analysieren eines elektrischen Leistungssystems wie beispielsweise
das exemplarische Leistungsverteilungssystem 3. Das Leistungsverteilungssystem 3 besitzt
drei Phasenleiter 5A, 5B, 5C, einen neutralen
Leiter 5N, der verbunden ist mit einer gemeinsamen elektrischen
Leitung von dem Analysator/Monitor 1 und einen Erdleiter 5G.
Stromumformer 7A, 7B, 7C, 7N, 7G fühlen Strom
ab, der in diesen entsprechenden Leitern fließt, wobei drei Phase-zu-neutral-Spannungen
durch Abfühlwiderstände 9A, 9B, 9C abgefühlt werden.
Eine Bereichsauswahl-(ranging)-Schaltung 11 konvertiert
die abgefühlten
Ströme
und die abgefühlten Phasenspannungen
auf den entsprechenden Bereich zur Konversion durch einen ± 10 V
Analog-zu-Digital-(A/D)-Konverter 13 zur Eingabe in einen
digitalen Prozessor 15, wie beispielsweise einen Mikrocomputer oder
Mikroprozessor. Der A/D Konverter 13 tastet die analogen
Signale ab, welche den abgefühlten
Strömen und
den abgefühlten
Spannungen entsprechen und zwar bei Intervallen, die bestimmt werden
durch Unterbrechungen bzw. Interrupts, die durch den digitalen Prozessor 15 erzeugt
werden. Die Stromumformer 7A, 7B, 7C, 7N, 7G und
die Abfühlwiderstände 9A, 9B, 9C fühlen Wellenformen
ab (z. B. Wechselstrom-(alternating current = AC)-Wellenformen,
die Vielfache AC Zyklen besitzen) in dem Leistungsverteilungssystem 3,
welche eine von verschiedenen Leitung-zu-Leitung AC Leistungsspannungen
besitzen kann (z. B. 120 VLL, 208 VLL, 480 VLL, 600
VLL) z. B. werden die Leitung-zu-Neutral-Spannungen zu den
Wellenformen auf den Phasenleitern 5A, 5B, 5C durch
entsprechende Abfühlwiderstände 9A, 9B, 9C abgefühlt.
-
In
dem exemplarischen Ausführungsbeispiel
werden die Unterbrechungen von dem digitalen Prozessor selektiv
mit einer ersten, Abtastrate mit langsamer Geschwindigkeit, oder
mit einer zweiten, Abtastrate mit hoher Geschwindigkeit, erzeugt.
Unabhängig
von der Abtastrate, tastet der A/D Konverter 13 alle fünf Ströme und alle
drei abgefühlten
Phasenspannungen bei jeder Unterbrechung ab und digitalisiert diese.
Die resultierenden digitalen Tastungen bzw. Abtastwerte von den
Wellenformen, erzeugt durch den exemplarischen A/D Konverter 13,
werden an den digitalen Prozessor 15 eingegeben, obwohl
die Erfindung anwendbar ist auf einen oder mehrere A/D Konverter,
welche Teil von einem digitalen Prozessor bilden, wie beispielsweise
einem Mikrocomputer. Die Erde zu neutral Spannung zwischen den Leitern 5G und 5N wird
verstärkt
durch eine Eingangsschaltung 12, welche ein Erde zu neutral
Spannungssignal VGN an einen A/D Konverter 16 in
dem digitalen Prozessor 15 ausgibt. Der A/D Konverter 16 konvertiert
dieses analoge Signal zu entsprechenden digitalen Tastungen bzw.
Abtastwerten.
-
Der
digitale Prozessor
15 verwendet die digitalen Tastungen
von den A/D Konvertern
13,
16 zum Erzeugen von
Werten von zwei Sätzen
von elektrischen Parametern. Der erste Satz von Parametern ist bezogen auf
die Überwachungsfunktion
und beinhaltet gemessene Parameter wie beispielsweise: RMS Ströme und Spannungen,
Spitzenströme
und Spannungen, minimale Ströme
und Spannungen, Leistungsfaktor, Watt, Vars, Volt-Ampere, gesamter
Oberwellenverzerrungs-K-Faktor, CBEMA Drossel- bzw. Unterlastfaktor, Änderung
bei Spannungen mit Bezug auf Zeit (z. B. dV/dt Werte) und ähnliches.
Der durch den digitalen Prozessor
15 berechnete zweite
Satz von Parametern weist individuelle Oberwellenkoeffizienten auf.
Datensammlung und -verarbeitung, mit Ausnahme der Berechnung der
exemplarischen dV/dt Werte werden auf die Art und Weise organisiert,
wie sie beschrieben ist in dem
U.
S. Patent Nr. 5,587,917 welches hierin durch Bezugnahme aufgenommen
ist, so dass eine maximale Anzahl von Parametern kontinuierlich überwacht
werden kann, während
auch die Eignung für
gleichzeitige Berechnung von Oberwelleninhalt vorgesehen ist.
-
Der
digitale Prozessor 15 besitzt eine Eingangs-/Ausgangs-(Input/Output
= I/O)-Schaltung 17 durch die ein derartiger Prozessor
mit einem Frontpanel bzw. einer Frontplatte 19 verbunden
ist. Das Frontpanel 19 dient als eine Schnittstelle mit
einem Nutzer. Der Nutzer kann den Betrieb von dem Analysator/Monitor 1 durch das
Frontpanel 19 steuern und das elektrische AC Leistungssystem 3 überwachen.
Die I/O Schaltung 17 bildet auch eine Schnittstelle für den digitalen
Prozessor 15 mit Kontakteingängen durch digitale Eingänge und
mit einer externen Einrichtung (nicht gezeigt) durch Relaisausgänge und
analoge Ausgänge.
Der digitale Prozessor 15 kann auch mit einem fernen Prozessor
(nicht gezeigt) durch eine Kommunikationsverbindung 21 kommunizieren.
Durch diese Kommunikationsverbindung 21 kann der Analysator/Monitor 1 Information
vorsehen an und/oder gesteuert werden durch den fernen Prozessor.
-
Der
digitale Prozessor
15 erzeugt seine Unterbrechungen bzw.
Interrupts zum Vorsehen einer langsamen Rate bzw. Geschwindigkeit
zum Überwachen
und einer schnelleren Rate zur Datenerfassung, um die Last auf einen
derartigen Prozessor zu steuern, so dass alle der erforderlichen
Funktionen ausgeführt
werden können.
Das exemplarische Abtastungsschema das durch den digitalen Prozessor
15 genutzt
wird, mit Ausnahme der Berechnung von dV/dt Werten, ist das gleiche
wie jenes, das beschrieben wird, in dem
U. S. Patent Nr. 5,587,917 , auf das
oben Bezug genommen worden ist, obwohl die vorliegende Erfindung
anwendbar ist auf eine große
Vielzahl von Techniken zur Abtastung einer Wellenform und zum Erzeugen
eines Wertes, der eine Änderung
der Größe mit Bezug
auf die Zeit von der Wellenform repräsentiert und zwar von einem
Paar von den digitalen Tastungen bzw. Abtastwerten von einem von
den AC Zyklen von einer AC Wellenform (z. B. periodische Abtastung
von digitalen Tastungen, periodische oder a-periodische Abtastung
von digitalen Tastungen zusammen mit entsprechenden Zeitwerten).
-
Wie
bekannt ist, erfordert die Wellenformerfassung synchrones Abtasten
mit einer Rate, die wenigstens das Doppelte ist von jenem der höchsten Oberwel le,
die zu extrahieren ist. Die Überwachungsfunktionen, andererseits
erfordern synchrones Abtasten nicht. Somit wird die Technik, die
bekannt ist als äquivalente
Abtastung für
die Abtastung mit langsamer Geschwindigkeit genutzt, um die effektive
Abtastrate zu erhöhen.
In der äquivalenten
Abtastungstechnik werden die AC Wellenformen eine ausgewählte Anzahl
von Malen pro Zyklus abgetastet und zwar mit einer Verzögerung von
einem Bruchteil von einem Zyklus, bevor ein anderer Zyklus von Tastungen
bzw. Abtastwerten mit der gleichen Abtastrate genommen wird. Somit
werden die Abtastzeitpunkte bei jedem Zyklus „etwas gestoßen" („bumped") und zwar um den
ausgewählten
Bruchteil von einem Zyklus. Die Daten, die über eine Anzahl derartiger „etwas
gestoßener" Zyklen gesammelt
wurden, werden dann genutzt zum Berechnen verschiedener Parameter.
-
Äquivalente
Abtastung bei langsamer Geschwindigkeit mit selektierbarer Abtastung
mit hoher Geschwindigkeit zur Wellenformerfassung wird implementiert
durch Abtasten in Rahmen. Jeder Abtastungsrahmen weist eine Anzahl
von Wiederholungen von Abtastung auf für eine ausgewählte Anzahl
von Zyklen, gefolgt durch eine Verzögerung, die ein Bruchteil von
einem Zyklus ist. In dem exemplarischen System, ist die ausgewählte Anzahl
von Zyklen Zwei und der Rahmen bildet vier Wiederholungen von Abtastungen
von zwei Zyklen, jeweils gefolgt um eine Verzögerung δ. Somit ist der exemplarische
Rahmen gleich acht Zyklen plus 4 δ.
Die Abtastrate mit langsamer Geschwindigkeit ist 32 Abtastungen
pro Zyklus und δ wird
gleich 1/128 von einem Zyklus gemacht, so dass der Abtastrahmen
gleich zu 8 Zyklen plus 1/32 Zyklus von der fundamentalen Frequenz
bzw. Grundfrequenz von den Wellenformen ist. Dies sieht eine äquivalente
Abtastrate von 128 Tastungen pro Zyklus vor.
-
In
dem exemplarischen System kann eine Abtastung mit hoher Geschwindigkeit
implementiert werden in irgendeiner von den Wiederholungen, obwohl
die Erfindung anwendbar ist auf Abtastung mit hoher Geschwindigkeit,
die in irgendwelchen zwei aufeinander folgenden Zyklen von dem Abtastrahmen
implementiert ist. In dem exemplarischen System kann Abtastung mit
hoher Geschwindigkeit, wenn sie gefordert wird, beispielsweise in
der vierten Wieder holung innerhalb des Rahmens implementiert werden
(d. h. den siebten und achten Zyklen). Irgendeine von den Wiederholungen
kann für
Abtastung mit hoher Geschwindigkeit genutzt werden, aber es ist
immer die gleiche Wiederholung innerhalb des Rahmens. Da die Abtastung
mit hoher Geschwindigkeit nur für
eine Wiederholung durchgeführt
wird, kann die Abtastung synchron sein, eine Vorraussetzung für eine Fourier-Analyse
von dem Oberwelleninhalt von den Wellenformen. Mit synchron ist
gemeint, dass eine ganzzahlige Anzahl von Tastungen pro Zyklus genommen
wird. Da die Verzögerung δ an dem Ende von
der Wiederholung kommt, stört
sie nicht die synchrone Abtastung, die während einer Wiederholung durchgeführt wird.
Die Abtastung mit hoher Geschwindigkeit wird mit einer Rate ausgeführt, die
ein ganzzahliges Vielfaches von der Rate mit langsamer Geschwindigkeit
ist. In dem exemplarischen Ausführungsbeispiel
ist die Rate mit hoher Geschwindigkeit 128 Tastungen pro Zyklus,
was vier Mal die Rate mit langsamer Geschwindigkeit ist. Dies erlaubt
es, dass die Daten mit langsamer Geschwindigkeit von den Daten mit
hoher Geschwindigkeit extrahiert werden können, so dass kontinuierliche
Daten verfügbar
sind, für
die Berechnung, die während
der Abtastung mit langsamer Geschwindigkeit durchgeführt wird.
-
Obwohl
die ausgewählte
Anzahl von Zyklen in jeder Wiederholung in dem ausgewählten Beispiel
zwei ist, können
andere Anzahlen von Zyklen genutzt werden. Die Anzahl von Zyklen
die für
jede Wiederholung ausgewählt
wird, legt jedoch die maximale Anzahl von Zyklen von Daten mit hoher
Geschwindigkeit fest, die während
eines Rahmens gesammelt werden können.
-
Abtastung
mit der Rate mit hoher Geschwindigkeit für Wellenformerfassung kann
automatisch implementiert werden, ansprechend auf die Bedingungen
in dem elektrischen AC Leistungsverteilungssystem 3, wie z.
B. eine Überstrombedingung
bzw. -zustand, eine Auslösung,
ein Zustand mit niedriger Spannung oder ähnliches. Zusätzlich kann
Abtastung mit hoher Geschwindigkeit befohlen werden durch das Frontpanel 19 oder von
Ferne durch die Kommunikationsverbindung 21. Auch kann
die Abtastung mit hoher Geschwindigkeit durch einen Timer bzw. Zeitgeber
(nicht gezeigt) initiiert werden.
-
Abtastung
automatisch mit hoher Geschwindigkeit wird durch Trigger bzw. Auslöser implementiert, welche
programmierbar sind. In dem exemplarischen Analysator/Monitor 1,
gibt es sieben programmierbare Trigger. Wie in 2 gezeigt
ist, sind die Trigger programmierbar durch das Frontpanel 19,
welches eine exemplarische Anzeige 23 und vier Druckknöpfe bzw.
-tasten 25 beinhaltet, welche als Softschalter funktionieren und
zwar im Zusammenhang mit assoziierten Schaltfunktionen, die auf
der Anzeige 23 erscheinen. Wie gezeigt, ist der linke Taster 25 ein
Auswahltaster, wie durch das Symbol SEL (= select bzw. Wahl) in
der unteren linken Ecke von der Anzeige, angezeigt ist. In ähnlicher
Weise führen
die zweiten, dritten und vierten Taster 25 UP (bzw. aufwärts), DOWN
(bzw. abwärts)
und PGDN (page down bzw. Seite nach unten) Funktionen entsprechend
aus. Die Anzeige 23 präsentiert
eine Reihe von Menüs.
Die UP und DOWN Taster erlauben es dem Nutzer einen Eintrag auf
dem Menü hervorzuheben
und dann jenen Eintrag durch Drücken
des SEL Drucktasters zu wählen.
Der PGDN Drucktaster bringt zusätzliche
Seiten von dem Menü hervor
(z. B. Anzeigen einer Wellenform). Nach einem vollständigen Seitenwechsel
nach unten, wird diese Softtaste ein PGUP Drucktaster. In ähnlicher
Weise, wird am unteren Ende von einem Menü, diese Softtaste ein TOP Drucktaster.
-
Der
digitale Prozessor 15 lässt
Routinen laufen, die die Unterbrechungen für die digitale Abtastung erzeugen,
die durch den A/D Konverter 13 implementiert ist. Zwischen
der Abtastung lässt
der digitale Prozessor 15 andere Routinen ablaufen (z.
B. jene die die verschiedenen elektrischen Parameter berechnen,
Eingabe/Ausgabefunktionen durchführen).
Eine von diesen zusätzlichen
Routinen ist die Prüfauslöseroutine 29,
die in 3A gezeigt ist. Wenn sie aufgerufen
wird, prüft
die Prüfauslöseroutine 29 jeden
von den sieben Auslösern
der Reihe nach. Wie gezeigt ist, wird Trigger-1 bei 311 geprüft und zwar durch zuerst Setzen
des Datenzeigers auf die Trigger-1 Einstellungen bei 33.
Die Art vom Trigger wird dann bestimmt und der assoziierte Parameterwert
wird bei 35 erlangt. Falls der Trigger-1 Parameterwert
die Trigger- bzw.
Auslöseeinstellung übersteigt,
wie bei 37 bestimmt ist und dies die erste Implementierung
von der Routine ist, bei der dies Auftritt, wie bei 39 bestimmt
wird, dann wird ein Trigger-1 ACTIVE FLAG oder Aktiv-Marker und
ein Trigger-1 IN PROCESS FLAG bzw. In-Bearbeitung-Marker bei 41 bzw. 43 gesetzt.
Falls der Trigger-1 Parameter die Trigger- oder Auslöseeinstellung
nicht übersteigt
und tatsächlich
unterhalb der Rücksetzeinstellung
ist, wie bei 45 bestimmt wird, dann wird der active flag
bzw. Aktiv-Marker für
den Trigger-1 bei 47 gelöscht bzw. zurückgesetzt. Ähnliche Funktionen
werden für
Trigger-2 bis Trigger-7 bei 312 bis 317 entsprechend durchgeführt.
-
Der
digitale Prozessor 15 lässt
auch periodisch eine Ereignis/Relaisroutine 49 ablaufen,
wie in 3B gezeigt ist. Bei 51 prüft die Routine 49 um
festzustellen, ob irgendwelche Trigger IN PROCESS Marker (z. B. ein
Druckknopf, ein Software-Marker) gesetzt sind. Falls dem so ist,
wird die Abtastung mit hoher Geschwindigkeit bei 53 initiiert
um ein Ereignis zu erfassen. In dem exemplarischen System werden
drei Wiederholungen (sechs AC Zyklen) von digitalen Tastungen von
den Wellenformen akkumuliert, bevor das Auslösesignal und eine Wiederholung
(zwei AC Zyklen) von digitalen Tastungen nach dem Auslösesignal
akkumuliert werden. Das Erfassen eines Ereignisses weist Abtasten
mit der hohen Geschwindigkeit und Speichern der aufgezeichneten
Tastungen bzw. Abtastwerte auf. Wie erwähnt, wird dies in dem exemplarischen
System implementiert, in der vierten Wiederholung von der Zwei-Zyklus-Sequenz in einem
Abtastungsrahmen. Die Erfassung wird sequentiell in aufeinander
folgenden Rahmen durchgeführt,
falls mehr als ein Auslöser
IN PROCESS ist. Somit, falls alle von den Auslösern IN PROCESS sind, wird
der ausgewählte
Teil von jeder von den Wellenformen in sieben aufeinander folgenden
Abtastungsrahmen erfasst. Auch kann das gleiche Ereignis in mehrere
Auslöser
programmiert sein. Beispielsweise, falls ein bestimmtes Ereignis
von Interesse ist, kann dieses somit in alle sieben Auslöser programmiert
sein und Tastungen bzw. Abtastwerte mit hoher Geschwindigkeit werden
in sieben aufeinander folgenden Abtastungsrahmen aufgezeichnet werden.
Da jeder Auslöser
Abtastung mit hoher Geschwindigkeit initiiert, wird ein FAST_DATA
(schnelle Daten) Marker gesetzt und der assoziierte IN PROCESS Marker
wird bei 53 zurückgesetzt
bzw. gelöscht.
Falls ein Relais programmiert ist, um einen Auslöser bei 55 anzuzeigen
und jener Auslöser
bei 57 aktiv ist, wird das Relais bei 59 aktiviert.
Wenn der Auslöser bei 57 nicht
länger
aktiv ist, wird das Relais bei 61 deaktiviert.
-
3C ist
ein Flussdiagramm für
eine Zeitgeber- bzw. Timerunterbrechungsroutine 63, die
durch den digitalen Prozessor 15 implementiert ist. Ein
wesentlicher Zweck von der Routine 63 ist es den Anfang
bzw. die Entstehung einer Störung
wie beispielsweise eines Spannungsübergangs oder einer Spannungsspitze,
in der AC Wellenform von dem Leistungsverteilungssystem 3 zu
detektieren und dann digitale Tastungen von der Wellenform vor und
nach der Störung
zu erfassen. Die Zeit des Anfangs von der Störung ist vorher nicht bekannt
und daher ist es wichtig die Störung
schnell zu detektieren und darauf anzusprechen, um relevante Information
davon rechtzeitig zu erfassen. Digitale Tastungen vor der Störung werden
mit einer ersten oder langsamen Rate bzw. Geschwindigkeit abgetastet,
während
digitale Tastungen nach der Störung
mit einer zweiten Rate, die schneller als die erste Rate ist, abgetastet
werden. Die digitalen Tastungen werden in einem gleitenden Rahmen
gesammelt, um einen Satz von möglichen
Tastungen vor der Störung
vorzusehen. Nach dem der Anfang von der Störung durch Vergleichen der
Größe von benachbarten
digitalen Tastungen detektiert wird, spricht die Routine 63 schnell
an durch Sammeln nachfolgender digitaler Tastungen mit der zweiten
schnellen Rate.
-
Jedesmal
wenn die Routine 63 bei 65 aufgerufen wird, wird
die Analog zu Digital Konvertierung von den abgefühlten Strömen und
Spannungen bei 67 initiiert. Falls die Abtastung mit der
langsamen Rate durchgeführt
wird, wie bei 69, basierend auf einem FAST_DATA Marker
bestimmt wurde, wird das Zeitintervall für die nächste langsame Unterbrechung
gesetzt und die Zeiger zum Speichern der Daten mit langsamer Geschwindigkeit
werden bei 71 gesetzt. Die Ströme und Spannungen von dem vorhergehenden
Abtastwert werden dann quadriert und die Leistungsberechnung von
dem vorhergehenden Abtastwert wird bei 73 durchgeführt. Die
Leistungsberechnung wird dann zu einer Energiesummation bei 75 addiert.
Wenn acht Zyklen vollendet worden sind, wie bei 77 bestimmt
wird, werden die verarbeiteten Werte für diesen Rahmen bei 79 gespeichert.
Dann werden die digitalisierten Ströme und Spannungen, die durch
den AD Konvertierer 13 bei dieser Unterbrechung erzeugt
worden sind, durch eine Routine 81 gespeichert (wie unten
im Zusammenhang mit 3D erörtert wird). Dies sind die
Werte die bei 73 bei der nächsten langsamen Unterbrechung
genutzt werden, und zwar zum Berechnen der Leistung und RMS Werte.
Falls dies ein gerade Abtastwert (interrupt bzw. Unterbrechung)
ist, wie bei 83 bestimmt wird, dann wird eine entsprechende
Aufgabe mit „langsamen" Daten bei 85 durchgeführt.
-
Um
eine Fourier-Analyse durchzuführen
wird eine Hälfte
von der Berechnungszeit, die in dem digitalen Prozessor 15 verfügbar ist,
zugewiesen um jene Funktion durchzuführen. Diese Berechnungen, welche
Werte, die individuellen Oberwellen als einen Prozentsatz von der
fundamentalen bzw. Grundlage von den analysierten Wellenformen erzeugen,
werden nur während
der Abtastung mit langsamer Geschwindigkeit durchgeführt. Alternierende
Unterbrechungen, z. B. die ungerade Unterbrechungen, initiieren
somit Analog zu Digital Konvertierung und stoßen auch die Berechnungen für die Fourier-Analyse an. Die verbleibenden
Aufgaben werden den geraden Unterbrechungen zugewiesen, welche auch
Analog zu Digital Konvertierungen initiieren. Da die langsame Abtastrate
32 Abtastungen bzw. Abtastwerte pro Zyklus ist, gibt es sechzehn
gerade Unterbrechungen pro Zyklus, an die Aufgaben zugewiesen werden
können.
Während
es acht Zyklen in einem Rahmen gibt, ist es nur für sechs
von jenen Zyklen garantiert, dass sie verfügbar sind zum Durchführen von
Aufgaben, da die anderen zwei Zyklen verfügbar sein müssen, für Abtastung mit hoher Geschwindigkeit.
Deshalb gibt es 16 × 6
= 96 Aufgabenschlitze, die während
eines Rahmens immer verfügbar
sind. Es gibt 16 × 2
= 32 zusätzliche Aufgabenschlitze,
die verfügbar
sein werden, falls es keine Abtastung mit hoher Geschwindigkeit
während
des Rahmens gibt. Aufgaben von geringerer Wichtigkeit oder die weniger
häufig
aktualisiert werden müssen,
werden diesen letzteren Bedingungen unterliegenden Aufgabenschlitzen
zugewiesen.
-
Als
ein anderes Beispiel, bei dem Abtastung mit hoher Geschwindigkeit
in der dritten Wiederholung (d. h. den fünften und sechsten Zyklen)
während
eines Rahmens implementiert ist, sind es die Aufgabenschlitze, die
der vierten Wiederholung zugewiesen sind, welche während eines
Rahmens mit Abtastung mit hoher Geschwindigkeit eliminiert werden.
Somit werden die Aufgaben die an gerade Unterbrechungen zugewiesen
sind, durch Abtastung mit hoher Geschwindigkeit verzögert, und
jene, die normalerweise während
der dritten Wiederholung durchgeführt worden wären, werden
stattdessen während
der vierten Wiederholung durchgeführt. Die durchgeführten Aufgaben
beinhalten Berechnung der gesamten Oberwellenverzerrung (total harmonic distortion
= THD). Diese Berechnungen werden bei den geraden Unterbrechungen
durchgeführt,
da sie einfache Berechnungen sind, die nur Daten erfordern, die
durch Abtastung mit niedriger Geschwindigkeit erzeugt werden, wobei
die Aufgaben, die während
irgendeines bestimmten Rahmens ausgeführt werden, Daten verwenden,
die von dem vorhergehenden Rahmen gesammelt worden sind.
-
Falls,
andererseits dies eine ungerade Unterbrechung ist, wird eine Oberwellendatensatzberechnung bei 87 ausgeführt. Bei 88,
nach entweder 85 oder 87, wird ein ungerade/gerade
Marker für
die Tastung mit langsamer Geschwindigkeit umgelegt bzw. umgeschaltet
(zum Testen bei 83) nachdem die Routine 63 dann bei 89 verlassen
wird.
-
Während Abtastung
mit hoher Geschwindigkeit wie bei 69 bestimmt, wird die
Zeit für
die nächste
Unterbrechung mit hoher Geschwindigkeit und die Datenzeiger zum
Speichern von Daten mit hoher Geschwindigkeit bei 91 gesetzt.
Die Zeiger werden inkrementiert und bei 93 geprüft und bei
jeder vierten Unterbrechung mit hoher Geschwindigkeit werden die
Daten mit niedriger Geschwindigkeit gespeichert. Bei jeder Unterbrechung
mit hoher Geschwindigkeit werden die Daten mit hoher Geschwindigkeit
gespeichert und die initiale bzw. anfängliche Verarbeitung „langsamer
Daten" wie beispielsweise
Quadrieren der Ströme
oder der Spannung oder Durchführen
von Oberwellenberechnungen wird auf eine ähnliche Art und Weise wie bei 85 durchgeführt. Falls die
zwei Zyklen von Daten mit hoher Geschwindigkeit gesammelt worden
sind, wie bei 95 bestimmt, wird der FAST_DATA Marker bei 97 zurückgesetzt,
so dass das nächste
Mal wenn die Timer- bzw. Zeitgeberunterbrechungsroutine 63 aufgerufen
wird, Abtastung mit langsamer Geschwindigkeit wieder aufgenommen
wird.
-
Die
Zeitgeberunterbrechungsroutine, während Abtastung mit langsamer
Geschwindigkeit, sieht 32 digitale Tastungen für jede von den abgetasteten
AC Zyklen von den Wellenformen vor. Beispielsweise in dem exemplarischen
Ausführungsbeispiel
für ein
Leistungsverteilungssystem mit 60 Hz, tritt die exemplarische Zeitgeberunterbrechung
mit langsamer Geschwindigkeit 60 × 32 = 1920 Mal pro Sekunde
auf, um die digitalen Tastungen mit einem periodischen Zeitintervall
zwischen einem benachbarten Paar von den digitalen Tastungen zu
versehen. Vorzugsweise, um einen exemplarischen Satz von zwei unterschiedlichen
Leitung-zu-Leitung AC Leistungsspannungen (z. B. 120 VLL und
480–600
VLL) aufzunehmen, wird die Zeitgeberunterbrechung
mit langsamer Geschwindigkeit eingestellt um wenigstens ungefähr 32 digitale
Tastungen pro AC Zyklus vorzusehen, obwohl unterschiedliche Zählungen
von Tastungen pro AC Zyklus möglich
sind. Während
Abtastung mit hoher Geschwindigkeit sieht die Zeitgeberunterbrecherroutine
128 digitale Tastungen für
jeden von den abgetasteten AC Zyklen von den Wellenformen vor.
-
3D ist
ein Flussdiagramm für
die Routine 81 von 3C, welche
die durch den A/D Konvertierer 13 erzeugten digitalisierten
Ströme
und Spannungen liest und speichert und einen Wert erzeugt, der eine Änderung
der Größe repräsentiert
und zwar mit Bezug auf Zeit von der AC Wellenform von einem Paar
von den digitalen Tastungen von einem von den AC Zyklen. Bei 99 werden
die digitalisierten Ströme
gelesen und gespeichert und dann bei 101 werden die digitalisierten
Spannungen gelesen und gespeichert. Falls die digitalisierten Spannungen
zu groß sind,
dann wird die Ranging- bzw. Bereichsschaltung 11 von 1 geeignet
eingestellt. Bei 103 werden die neu gelesenen Spannungen
mit den vorher gespeicherten Spannungen verglichen um einen Vergleichswert
zu erzeugen, welcher gespeichert wird. Dieser Ver gleichswert, welcher
in dem exemplarischen Ausführungsbeispiel
ein dV/dt Wert ist, repräsentiert
eine Änderung
in der Größe mit Bezug
auf die Zeit von einer von den Wellenformen und zwar wie bestimmt
von einem benachbarten Paar von den entsprechenden digitalen Tastungen.
Vorzugsweise wird die Zeitgeberunterbrecherroutine 63 von 3C periodisch ausgeführt (d.
h. zum Vorsehen eines konstanten langsamen oder schnellen dt Werts)
und eine Differenz zwischen dem benachbarten Paar von digitalen
Tastungen wird bei 103 bestimmt (d. h. zum Vorsehen eines
dV Werts).
-
Eine
vorher bestimmte Leitung-zu-Leitung-Spannungseinstellung wird in
den Speicher (nicht gezeigt) von dem digitalen Prozessor 15 programmiert
und zwar durch das Frontpanel 19 von 1.
Falls diese Einstellung (z. B. 120 VLL)
nicht größer als
125 VAC bei 105 ist, dann wird bei 107 falls der
Vergleichswert, der bei 103 gespeichert wurde, größer als
ein vorherbestimmter Wert DV_DT_LMT1 ist, ein dV/dt Marker gesetzt
und ein Hold-Off-Timer bzw. ein Verzögerungszeitgeber (unten in
Verbindung mit 3E erörtert) wird gestartet. Auch,
wird bei 109, falls der bei 103 gespeicherte Abtastwert
bzw. die Tastung und der in der vorhergehenden Tastung von der Routine 81 gespeicherte
Abtastwert beide weniger als ein vorherbestimmter Wert L_V_LMT1 sind,
ein Niedrigspannungsmarker gesetzt.
-
Andererseits,
falls die vorherbestimmte Leitung-zu-Leitung-Spannungseinstellung (z. B. 480–600 V
LL) größer als
128 VAC bei
105 ist, dann wird bei
111, falls
der Vergleichswert der bei
103 gespeichert wurde, größer ist
als ein vorherbestimmter Wert DV_DT_LMT2, der dV/dt Marker gesetzt
und der Hold-Off-Timer wird gestartet. Auch wird bei
113,
falls der bei
103 gespeicherte Abtastwert und der bei der
vorhergehenden Ausführung
von der Routine
81 gespeicherte Abtastwert, beide kleiner
als ein vorherbestimmter Wert L_V_LMT2 sind, dann der Niedrigspannungsmarker
gesetzt. Nach entweder
109 oder
113 kehrt die
Routine
81 zurück.
In dem exemplarischen Ausführungsbeispiel
werden die vorherbestimmten Werte wie unten in Tabelle I gezeigt
ist, eingestellt. Tabelle I
VORHERBESTIMMTER
WERT | WERT
(VLL) |
DV_DT_LMT1 | 75 |
L_V_LMT1 | 4.5 |
DV_DT_LMT2 | 200 |
L_V_LMT2 | 8.0 |
-
Obwohl
zwei exemplarische Leitung-zu-Leitung vorher bestimmte Spannungseinstellungen
erörtert werden,
ist klar, dass die Erfindung auf eine, drei oder mehrere von derartigen
Einstellungen anwendbar ist und/oder rekonfigurierbare Spannungseinstellungen
oder -bereiche eingesetzt werden können.
-
3E ist
ein Flussdiagramm von einer Routine 115 zum Einstellen
und Löschen
bzw. Zurücksetzen von
Auslösemarkern
für entweder
einen excess dV/dt Auslöser
(entsprechend zu 107 oder 111 von 3D) oder
einem Niedrigspannungsauslöser
(entsprechend zu 109 oder 113 von 3D).
Die exemplarische Routine 115, welche die excess dV/dt
oder Niedrigspannungsauslöser
daran hindert mehr als einmal aufzutreten, um einen kontinuierlichen
Strom von ausgelösten
bzw. angestoßenen
Ereignissen zu vermeiden, wird alle zwei Leitungszyklen durch eine
Aufgabe mit langsamen Daten der Routine 63 aufgerufen,
obwohl die Erfindung anwendbar ist auf Routinen, die mit schnelleren
oder langsameren Raten aufgerufen werden. Bei 117, falls
der entsprechende Marker (d. h. der dV/dt Marker von 107 oder 111 oder
der Niedrigspannungsmarker von 109 oder 113 von 3D)
gesetzt wird, dann wird bei 119, während der Hold-Off-Timer weniger
als exemplarische zwei Sekunden ist, ein entsprechender (d. h. dV/dt
oder Niedrigspannungs-)Störungsauslöser „IN PROCESS" Marker gesetzt.
Andererseits, falls der Hold-Off-Timer größer als zwei, aber weniger
als exemplarische zehn Sekunden ist, wird der entsprechende Störungsauslöser „IN PROCESS" Marker nicht gesetzt
und statt dessen wird ihm erlaubt seine letzte Einstellung oder
den Rücksetzzustand
zu behalten. Andernfalls, bei 117, falls der entsprechende
Marker nicht gesetzt ist, wird bei 121, während der
Hold-Off-Timer weniger ist als oder gleich zu zehn Sekunden ist,
der entsprechende Störungsauslöser „IN PROCESS" Marker nicht zurückgesetzt
und stattdessen wird ihm erlaubt seine letzte Einstellung oder den
Rücksetzzustand
beizubehalten. Andererseits, falls der Hold-Off-Timer größer als
zehn Sekunden ist, wird der entsprechende Störungsauslöser „IN PROCESS" Marker bei 121 zurückgesetzt.
-
Die
dV/dt oder Niedrigspannungsstörungsauslöser „IN PROCESS" Marker werden bei 51 eingesetzt und
zwar wie oben in Verbindung mit 3B erörtert. In
dem exemplarischen Ausführungsbeispiel
werden die excess dV/dt Auslöser
und Niedrigspannungsauslöser
für eine
Störung
auf irgendeinem von den Phasenleitern 5A, 5B, 5C von 1 erzeugt.
Obwohl vorherbestimmte zwei und zehn Sekunden Zeitperioden eingesetzt werden,
können
jedwelche geeigneten vorherbestimmten und/oder rekonfigurierbaren
Zeitperioden genutzt werden.
-
4 ist
eine Darstellung von einer Wellenform, die digitalisiert, überwacht
und ausgegeben wird von dem Analysator/Monitor 1 von 1.
Der digitale Prozessor 15 gibt die digitalen Tastungen
bzw. Abtastwerte vor und nach dem exemplarischen dV/dt Ereignis 123 auf
der Frontpanelanzeige 23 von 2 aus.
-
Die
exemplarische excess dV/dt und Niedrigspannungsauslöser überwachen
eine AC Wellenform für aufeinander
folgende digitale Tastungen innerhalb eines AC Zykluses und zwar
bezüglich
von Größen, die
zu weit auseinander oder entsprechend zu nahe an Null sind. Auf
diese Weise werden exzessive Spannungsübergänge erfasst und zwar zusätzlich zu
kurzzeitigen bzw. vorübergehenden
Spannungsunterbrechungen. Es ist klar, dass derartige Übergänge oder
Unterbrechungen induziert werden können, durch leitungs- oder
lastseitige Leistungskreisunterbrechungen (z. B. Leistungsquellenprobleme,
Schalten von Leistungsfaktorkorrekturkondensatoren, dem plötzlichen
Entfernen von einer Last, schlechten Schaltkreisverbindungen) oder
durch externe Ereignisse (z. B. Blitzschlag). Durch Auslösen bezogen
auf dV/dt (oder Span nungsunterbrechung) können Ereignisse erfasst werden
und zeitlich markiert werden, die andernfalls verfehlt werden würden. Auf diese
Weise, können
ungewöhnliche
Erscheinungen in dem System das den Leistungskreis einsetzt mit
den Leistungskreisunterbrechungen korreliert werden.
-
Obwohl
der exemplarische dV/dt Marker oder das Auslösersignal gesetzt wird, wenn
es größer als
die entsprechende vorherbestimmte Schwelle ist, ist klar, dass andere äquivalente
Auslösesignale
verglichen werden können,
und zwar dass sie größer sind
als oder gleich einer vorher bestimmten Schwelle sind, oder das negative
Logik eingesetzt werden kann. In ähnlicher Weise, obwohl der
exemplarische Niedrigspannungsmarker oder das Auslösesignal
gesetzt wird, wenn ein benachbartes Paar von digitalen Tastungen
beide weniger als die entsprechende vorherbestimmte Schwelle ist,
ist klar, dass ein derartiges Paar von digitalen Tastungen weniger
sein kann oder gleich sein kann von einer vorherbestimmten Schwelle
oder das negative Logik eingesetzt werden kann.
-
Obwohl
der deutlicheren Offenbarung wegen hierin Bezug genommen worden
ist auf die exemplarische Anzeige 23 zum Ausgeben oder
Anzeigen von digitalen Tastungen, ist klar, dass derartige Tastungen
ausgegeben werden können
in analoger Form, gespeichert, ausgedruckt auf einer Papierkopie,
computermodifziert oder kombiniert mit anderen Daten. Alle derartige
Verarbeitung soll erachtet werden als innerhalb die Ausdrücke „Ausgabe", „Ausgeben", „Anzeigen" oder „Zeigen", wie sie hierin
genutzt werden, fallend.
-
Während spezifische
Ausführungsbeispiele
von der Erfindung im Detail beschrieben worden sind, ist Fachleuten
klar, dass verschiedene Modifikationen und Alternativen bezüglich jener
Details im Lichte der gesamten Lehren von der Offenbarung entwickelt
werden könnten.
Entsprechend sollen die speziellen offenbarten Anordnungen nur darstellend
ausgelegt werden und nicht als den Umfang der Erfindung einschränkend ausgelegt
werden, welcher den vollen Umfang der Ansprüche erhalten soll.