DE69230821T2

DE69230821T2 - Übertragungssteuervorrichtung

Info

Publication number: DE69230821T2
Application number: DE69230821T
Authority: DE
Inventors: Junichi Mito
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-12-19
Filing date: 1992-12-18
Publication date: 2000-12-14
Anticipated expiration: 2012-12-19
Also published as: US5507004A; EP0550864A1; DE69230821D1; TW198165B; JP2728155B2; JPH05175999A; EP0550864B1

Description

Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf Kommunikationssteuerungsvorrichtungen zum Verbinden einer Hauptsteuereinheit und einer E/A-Steuereinheit miteinander nach Art einer Reihenverbindung und im spezielleren auf eine Kommunikatonssteuerungsvorrichtung zum Steuern der Kommunikation zwischen einer numerisch gesteuerten Steuereinheit (NC-Steuereinheit) in einer numerischen Steuervorrichtung und einer Servoverstärkereinheit sowie einer Hauptspindelverstärkereinheit.

Hintergrund der Erfindung

Eine herkömmliche Kommunikationssteuerungsvorrichtung verwendet eine Universalkommunikationssteuerungs-LSI bzw. Schaltung mit hohem Integrationsgrad zum Ausführen von seriellem Senden und Empfangen unter Softwaresteuerung. Herkömmlicherweise ist ein Speicher zum Speichern von Sendedaten und Empfangsdaten außerhalb von der Kommunikationssteuerungs-LSI vorgesehen.
Es gibt jedoch viele Fälle, in denen die Kommunikationssteuerungs-LSI durch eine Kommunikationssteuerungs-LSI gebildet ist, in der ein RAM mit kleiner Kapazität vorhanden oder aufgebaut ist, um darin die Sendedaten und die Empfangsdaten zu speichern, da die Kapazität der Sendedaten und die Kapazität der Empfangsdaten entsprechend einer speziellen Anwendung begrenzt sind.
Eine Systemanordnung, die die serielle Kommunikation zwischen der Hauptsteuereinheit und der E/A-Steuereinheit unter Verwendung der vorstehend beschriebenen Kommunikationssteue rungs-LSI realisiert, ist in Fig. 10 der beigefügten Zeichnungen dargestellt.
Fig. 10 zeigt eine Ansicht zur Erläuterung einer Anordnung der herkömmlichen Kommunikationssteuerungsvorrichtung. In Fig. 10 bezeichnen die Bezugszeichen folgende Komponenten: 1 eine Hauptsteuereinheit; 2 eine E/A-Steuereinheit; 3 einen Seriellkommunikations-Sendesteuerabschnitt für verschiedene Einheiten; 4 einen Empfangssteuerabschnitt der seriellen Kommunikation für verschiedene Einheiten; 5 einen Sendeadressenzähler für verschiedene Einheiten; 6 einen Sendedatenzähler für verschiedene Einheiten; 7 einen Empfangsadressenzähler für verschiedene Einheiten; 8 einen Empfangsdatenzähler für verschiedene Einheiten; 9 ein Sende-RAM für verschiedene Einheiten; 10 ein Empfangs-RAM für verschiedene Einheiten; 51 eine Haupt-CPU der Hauptsteuereinheit 1; und 52 eine E/A-CPU der E/A-Steuereinheit 2.
Ferner bezeichnen die Bezugszeichen 701 einen Datenbus zum Verbinden des Sende-RAMs 9 für verschiedene Einheiten und der CPUs 51 und 52 für verschiedene Einheiten miteinander; 702 einen Datenbus zum Verbinden des Empfangs-RAMs 10 für verschiedene Einheiten und der CPUs 51 und 52 miteinander; 703 eine Befehls- und Statussteuerleitung zum Verbinden der CPUs 51 und 52 für verschiedene Einheiten sowie des Sendesteuerabschnitts 3 miteinander; und 704 eine Befehls- und Statussteuerleitung zum Verbinden der CPUs 51 und 52 für verschiedene Einheiten sowie des Empfangssteuerabschnitts 4 miteinander.
Im folgenden wird die Arbeitsweise beschrieben. Unter Verwendung des Busses 701 schreibt die Haupt-CPU 51 die Sendedaten in das Sende-RAM 9, das innerhalb der Hauptsteuereinheit 1 angeordnet ist. Anschließend liest der Sendesteuerabschnitt 3 die Sendedaten in Form von Einheiten von einem Wort und führt auf der Basis der Werte in den Zählern 5 und 6 eine serielle Übertragung der Sendedaten durch.
Die von der Hauptsteuereinheit 1 gesendeten seriellen Daten werden in den Empfangssteuerabschnitt 4 auf der Seite der E/A-Steuereinheit 2 eingegeben und werden nacheinander in das Empfangs-RAM 10 eingeschrieben, und zwar auf der Basis der Werte in den Zählern 7 und 8. Die eingeschriebenen Daten werden von der E/A-CPU 52 ausgelesen. Das gleiche gilt in umgekehrter Richtung.
Eine herkömmliche Kommunikationssteuerungsvorrichtung, bei der der Sendevorgang in ähnlicher Weise wie bei der in Fig. 10 dargestellten Anordnung stattfindet, ist in dem Dokument Electronics Design, Band 32, Nr. 15, Juli 1984, NJ, USA, Seiten 155-166, von Madou P. et al. unter der Bezeichnung "Bitorientierter Coprozessor löst Inkompatibilitäten von kleinen und großen Netzwerken" offenbart.
Wenn die vorstehend beschriebene Kommunikationssteuerungsvorrichtung bei einer numerisch gesteuerten Vorrichtung verwendet wird, nimmt das Kommuniktionssteuerungssystem ferner eine Anordnung an, wie sie in Fig. 11 dargestellt ist. Bei der numerisch gesteuerten Vorrichtung, wie sie in Fig. 11 dargestellt ist, finden die Datenübertragung sowie die Vorbereitung, Analyse und Verarbeitung der Datenübertragung typischerweise zwischen einer Servoverstärkereinheit 803 und der Hauptspindelverstärkereinheit (nicht gezeigt) sowie einer NC- Steuereinheit bzw. numerisch gesteuerten Steuereinheit 800 statt.
Im allgemeinen wird bei einem solchen System die Kommunikationsgeschwindigkeit zum Verkürzen eines Kommunikationszyklus erhöht, indem zusätzlich eine Bewegungssteuerungs-CPU 806 verwendet wird, die zum Verarbeiten der Daten mit hoher Geschwindigkeit in der Lage ist, wobei dies durch die Anforderungen zum Betreiben der numerisch gesteuerten Werkzeugmaschine mit hoher Geschwindigkeit und hoher Genauigkeit bedingt ist.
Wenn Daten übertragen werden müssen, empfängt typischerweise ein Basisregister 15 eine obere oder Kopfadresse für einen ersten Rahmen, und die nachfolgenden Adressen des gesendeten Datenrahmens werden durch einen Adressenzähler 13 identifiziert, der mit dem Eingang des Sende-RAM 10 verbunden ist. Der Zählstand der Daten für jeden Rahmen wird auf der Grundlage eines Basiswerts des Registers 16 sowie eines Zählerstands von diesem Wertzähler 14 bestimmt, wobei dieser Zählerstand zur Eingabe in die Steuerung 11 dient.
Eine ähnliche Anordnung zum Speichern von mehreren Rahmen von Daten auf der Grundlage einer Kopfadresse in einem Register 25 sowie eines Zählstands desselben in einem Zähler 23 zusammen mit einem Datengrundwert in einem Register 26 sowie einem Zählwert aufgrund des Betriebs des Zählers 24 wird zum Steuern des seriellen Empfangs durch ein Empfangs-RAM 22 und eine Empfangssteuerung 21 verwendet.
Die vorstehend beschriebene Bewegungssteuerungs-CPU 806 weist eine übergeordnete oder Hauptverarbeitung auf, die folgendes beinhaltet:
1) Anfangsverarbeitung: Initialisierung der Verarbeitung der Servoverstärkereinheit 803 und der Hauptspindelverstärkereinheit;
2) Hintergrundverarbeitung: Vorbereitung der Sendedaten und Analyse der Empfangsdaten zu sowie von der Servoverstärkereinheit 803 und der Hauptspindelverstärkereinheit; sowie
3) Servounterbrechungs-Verarbeitung: Zeitliche Steuerung der Übertragung zu der Servoverstärkereinheit 803 und der Hauptspindelverstärkereinheit sowie Empfang von der Servoverstärkereinheit 803 und der Hauptspindelverstärkereinheit.
Als weitere technische Literatur, die zu der Erfindung Bezug hat, sei verwiesen auf "Empfangseinheit für serielle Daten", wie sie in der japanischen Patentoffenlegungsschrift Nr. HEI 2-52543 offenbart ist, und "Multikanal-Multirahmen-Empfangsschaltung", wie sie in der japanischen Patentoffenlegungsschrift HEI 2-177737 offenbart ist.
Das herkömmliche System besitzt im Hinblick auf Fig. 11 folgende Probleme. Erstens ist nur ein einziges Sendeadressen- Basisregister 15 in jeder Einheit 8001 803 vorhanden, das eine obere oder Kopfadresse der Sendedaten in dem entsprechenden Sende-RAM 12 anzeigt. Zum Übertragen einer Vielzahl von Rahmen pro Zeiteinheit ist es somit notwendig, daß die CPU die Kopfadresse der in dem nachfolgenden Sende-Rahmen verwendeten Sendedaten jedes Mal zurücksetzt, wenn eine Übertragung initiiert wird.
Die zurückgestellte Kopfadresse ist notwendig, um eine Verarbeitung auszuführen, bei der der Sendeabschnitt zum Senden eines tatsächlichen Sende-Rahmens neu startet. Dieses Erfordernis bedeutet eine beträchtliche Verarbeitungsbelastung für die CPU, und die Verarbeitungssoftware ist kompliziert.
Ferner gibt es noch folgende Probleme. In dem Fall, in dem eine Vielzahl von Rahmen empfangen wird, gibt es erstens nur ein Kopfadressen-Halteregister 20 für den Empfangs-RAM 22 zum Speichern der Empfangsdaten in diesem.
Falls die Anzahl der die Empfangs-Rahmen beinhaltenden Kopfadressen-Datenbytes auf der seriellen Übertragungsleitung unbeabsichtigterweise oder durch einen Fehler variiert, mit anderen Worten, wenn eine Länge des zuvor empfangener. Rahmens beim Empfang der Vielzahl von Rahmen kurz oder lang ist, befinden sich die Empfangs-RAM-Speicheradressen der nachfolgenden Empfangsdaten an unterschiedlichen Positionen.
Aus diesem Grund verschiebt sich die Kopfstelle in dem Empfangs-RAM des empfangenen Rahmens, so daß die Kopfstelle des empfangenen Rahmens durch Softwareverarbeitung gesucht werden muß. Aus diesem Grund ist die Verarbeitung aufgrund der Software kompliziert, und die Verarbeitungszeit wird länger.
Ferner ist in "Empfangseinheit für serielle Daten" in der japanischen Patentoffenlegungsschrift Nr. HEI 2-52543 eine Anordnung offenbart, bei der eine Vielzahl von Rahmen in demselben Speicher gespeichert werden. In diesem Fall ist jedoch Datenlängen-Information in dem Empfangs-Rahmen enthalten. In dem Fall, in dem die Datenlängen-Information durch eine Empfangsschaltung fehlerhaft erkannt wird, kann jedoch der normale Empfangsvorgang eines nachfolgenden Empfangs-Rahmens aufgrund von Problemen mit der Übertragungsleitung nicht gewährleistet werden.
Ein weiteres Problem besteht hinsichtlich der Unterbrechungsverarbeitung, die auf Kosten der Hintergrundverarbeitung durchgeführt wird. Insbesondere tritt bei dem Kommunikationssteuerungssystem in der numerischen Steuervorrichtung eine Unterbrechung der Bewegungssteuerungs-CPU 806 mit variablem Zyklus auf.
Somit wird der Zyklus in dem Fall verkürzt, in dem eine hohe Geschwindigkeit und eine hohe Genauigkeit erforderlich sind, und die Frequenz der Servounterbrechungs-Verarbeitung nimmt zu. Somit verkürzt sich die Zeit, die zum Erzeugen der Sendedaten und für die Analyse der Empfangsdaten zur Verfügung steht.

Kurzbeschreibung der Erfindung

Ein erstes Ziel der Erfindung besteht somit in der Schaffung einer Kommunikationssteuerungsvorrichtung, bei der eine Belastung einer Verarbeitungs-CPU reduziert werden kann, die Verarbeitung mittels Software vereinfacht werden kann und die Verarbeitungszeit verkürzt werden kann.
Ein weiteres Ziel der Erfindung besteht in der Schaffung einer Kommunikationssteuerungsvorrichtung, bei der es trotz des Vorhandenseins eines Fehlers in einem vorausgehenden Emp fangs-Rahmen möglich ist, einen nachfolgenden Empfangsrahmen korrekt zu empfangen.
Ein drittes Ziel der Erfindung besteht in der Schaffung einer Kommunikationssteuerungsvorrichtung, bei der die Servounterbrechungszeit verkürzt werden kann, um die Steuerung eines Servomotors und eines Hauptspindelmotors zu verbessern und bei der die Anzahl von Unterbrechungen reduziert werden kann, um die Hintergrundverarbeitungszeit zu steigern.
Die Erfindung gibt eine Kommunikationssteuerungsvorrichtung gemäß Anspruch 1 sowie ein Verfahren zum Kommunizieren gemäß Anspruch 11 an.
Ferner wird eine serielle Kommunikation zwischen einer Hauptsteuereinheit und einer E/A-Steuereinheit angegeben, die (1) eine Vielzahl von Sendeadressen-Basisregistern zum Speichern einer Vielzahl von Sendestart-Adressen in einem Sende-RAM sowie (2) eine Vielzahl von Sendedaten-Basisregistern zum Speichern einer Vielzahl von Sendedatenlängen von jeweiligen Rahmen aufweist.
Als Ergebnis dieser Ausbildung kann dann, sobald eine CPU Sendedaten bereitstellen kann, die einer Vielzahl von Rahmen in dem Sende-RAM entsprechen, ein anschließendes Senden der Vielzahl von Rahmen automatisch durchgeführt werden, ohne daß es eines weiteren Eingriffes in die CPU-Verarbeitung bedarf.
Ferner ist auch eine serielle Kommunikation zwischen der Hauptsteuereinheit und der E/A-Steuereinheit vorhanden, die (1) eine Vielzahl von Empfangsadressen-Basisregistern zum Speichern einer Vielzahl von Empfangs-Rahmen-Datenspeicher- Startadressen in einem Empfangs-RAM sowie (2) eine Vielzahl von Empfangsdaten-Basisregistern zum Speichern einer Vielzahl von Empfangsdatenlängen der jeweiligen Empfangs-Rahmen aufweist.
Als Ergebnis dieser Konstruktion ist es möglich, eine Vielzahl von Rahmen zu empfangen, und zwar ohne Notwendigkeit einer CPU zum Identifizieren oder Bestätigen der Empfangsdaten für jeden Rahmen.
Die Vielzahl der Sendeadressen-Basisregister und der Sendedaten-Basisregister bei der vorliegenden Erfindung sind derart ausgebildet, daß die Vielzahl der Sende-RAM-Kopfadressen sowie die Vielzahl der Sendedaten-Zählstände zu dem Zeitpunkt festgelegt werden, zu dem die Übertragung für jeden Rahmen beginnt. Ferner wird der Sendeadressenzähler vor dem Sendedatenzähler geladen, bevor der Start der Übertragung jedes Rahmens beginnt.
Der Sendeadressenzähler und der Sendedatenzähler werden in Abhängigkeit von den Sendedatenanforderungen von dem Sendesteuerungsabschnitt erhöht und reduziert. Ferner werden auch eine Erfassung der Erzeugung von Auslese-Adressen des Sende- RAM sowie eine Erfassung des Endes der Sende-Rahmen aufgrund der Tatsache, daß der Sendedatenzähler den Wert "0" erreicht, ausgeführt.
Ein Sendetakt-Einstellabschnitt setzt die Zeittakte zum Übertragen der Vielzahl von Sende-Rahmen pro Zeiteinheit fest.
Ferner sind die Vielzahl von Empfangsadressen-Basisregistern sowie die Vielzahl von Empfangsdaten-Basisregistern derart angeordnet, daß ähnlich wie bei dem Senden die Empfangs-RAM- Kopfadressen sowie die Anzahl der Empfangsdaten-Zählstände beim Start des Empfangs jedes Rahmens festgelegt werden und vor dem Start des Empfangs jedes Rahmens in den Empfangsadressenzähler und den Empfangsdatenzähler geladen werden.
Ähnlich wie beim Senden werden nach dem Beginn des Empfangs die Empfangs-RAM-Kopfadressen sowie die Anzahl der Empfangsdatenzählstände bei Beginn des Empfangs in Abhängigkeit von einem Schreibbefehl an den Empfangs-RAM der Empfangsdaten erhöht und reduziert. Diese werden für die Feststellung von Fehlern in solchen Fällen verwendet, in denen der Empfangs- Rahmen aufgrund der Ergebnisse der Erzeugung der Schreib adressen in dem Empfangs-RAM sowie des Empfangsdatenzählstands länger oder kürzer ist als ein vorbestimmter oder vorgeschriebener Wert.
Wie vorstehend beschrieben, kann gemäß der Erfindung die Übertragung einer Vielzahl von Rahmen in vorbestimmten Takten pro Zeiteinheit (einer Zeitdauer, während der die CPU ein Einschreiben in das Sende-RAM, ein Auslesen des Empfangs-RAM sowie eine Auslese- und Einschreibverarbeitung des Registers nur ein einziges Mal durchführt) automatisch ausgeführt werden.
Da automatisch Daten der Vielzahl von Empfangs-Rahmen gleichzeitig in dem Empfangs-RAM eingeschrieben werden, so daß die CPU die Empfangsdaten der Vielzahl von Rahmen auf einmal bestätigen kann, ist es möglich, die Verarbeitungsbelastung der CPU zu verringern.
Da ferner die Kopfadressen zum Einschreiben in den Empfangs- RAM separat für jeden Empfangs-Rahmen vorgesehen sind, sind selbst in dem Fall, in dem die Anzahl der die Empfangs-Rahmen beinhaltenden Empfangsdatenworte aufgrund eines Fehlers auf der Übertragungsleitung variiert, die Empfangs-RAM-Speicheradressen für die Empfangsdaten auf dem nachfolgenden Empfangs-Rahmen vorbestimmt oder konstant. Somit ist es nicht notwendig, eine Software-Suche nach der Kopfposition des Empfangs-Rahmens auszuführen. Die Software-Verarbeitung läßt sich somit vereinfachen.
Selbst in dem Fall, in dem die Empfangs-Rahmenlänge aufgrund von Unterschieden in der Anwendungssoftware variiert, ist ferner aufgrund der Tatsache, daß die Empfangs-RAM-Kopfadresse für jeden Empfangs-Rahmen bestimmt wird, diese die Kopfspeicherposition für jeden Empfangs-Rahmen. Die Empfangsdaten-Verarbeitung der CPU braucht somit lediglich eine einfache Software-Verarbeitung durchzuführen, und es läßt sich eine Verarbeitungszeit mit hoher Geschwindigkeit erzielen.
Da bei dem Sendevorgang die Kopfadresse des Sende-RAM für jeden Rahmen unabhängig von der Sende-Rahmenlänge festgelegt wird, kann ferner die Sendedatenverarbeitung der CPU auf der Basis der Software-Verarbeitung vereinfacht werden, und die Verarbeitungszeit kann eine hohe Geschwindigkeit erreichen.
Weitere Ziele und Merkmale der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung unter Bezugnahme auf die Begleitzeichnungen deutlich.

Kurzbeschreibung der Zeichnungen

Es zeigen:
Fig. 1 ein Blockdiagramm zur Erläuterung einer Hardware- Anordnung eines seriellen Sendeabschnitts gemäß der Erfindung;
Fig. 2 ein Blockdiagramm zur Erläuterung einer Hardware- Anordnung eines seriellen Empfangsabschnitts gemäß der Erfindung;
Fig. 3 ein Blockdiagramm zur Erläuterung einer Anordnung, bei der der in Fig. 1 dargestellte serielle Sendeabschnitt mit dem in Fig. 2 dargestellten seriellen Empfangsabschnitt kombiniert ist;
Fig. 4 ein Blockdiagramm zur Erläuterung einer Hardware- Anordnung, bei der die in Fig. 1 dargestellten Einrichtungen zum Speichern einer Kopfadresse und einer Datenlänge durch einen FIFO-Speicher gebildet sind;
Fig. 5 eine Ansicht zur Erläuterung einer Beziehung zwischen einem Sende- (Empfangs-)adressen-Datenbankregister in einem Sende-RAM und einem Empfangs-RAM gemäß der Erfindung sowie Sende- (Empfangs-)Datenbankregistern;
Fig. 6 eine Ansicht zur Erläuterung eines Unterschieds zwischen einem herkömmlichen Beispiel (A) und der Erfindung (B) während eines Empfangsdaten-Speicherzustands hinsichtlich des Empfangs-RAMs in einer Vielzahl von Empfangs-Rahmen;
Fig. 7 ein Blockdiagramm zur Erläuterung eines Kommunikationssystems einer allgemeinen numerischen Steuervorrichtung;
Fig. 8 ein Blockdiagramm zur Erläuterung einer Anordnung in dem Fall, in dem das Kommunikationssteuerungssystem gemäß der Erfindung bei einer numerischen Steuervorrichtung verwendet wird;
Fig. 9 eine Ansicht zur Erläuterung eines Nebenschluß- oder Austauschkonzepts zwischen Sende- und Empfangs-Rahmen gemäß der Erfindung;
Fig. 10 ein Blockdiagramm zur Erläuterung einer Anordnung einer herkömmlichen Kommunikationssteuerungsvorrichtung; und.
Fig. 11 ein Blockdiagramm zur Erläuterung einer Anordnung eines Kommunikationssteuerungssystems bei der herkömmlichen numerischen Steuervorrichtung.

Beschreibung der Ausführungsbeispiele

Im folgenden werden verschiedene Ausführungsbeispiele der Erfindung beschrieben.
Unter Bezugnahme zuerst auf Fig. 1 ist ein Sendeabschnitt einer seriellen Kommunikationseinrichtung gemäß der Erfindung dargestellt. Fig. 2 zeigt eine Ansicht einer Hardware-Anordnung eines Empfangsabschnitts der seriellen Kommunikationseinrichtung gemäß der Erfindung. Das Bezugszeichen 11 bezeichnet einen Sendesteuerungsabschnitt, der aus einem Sende- RAM 12 ausgelesene parallele Daten in serielle Daten umwan delt, um eine Übertragung auf einer Leitung 103 in einer Vielzahl von Rahmen auszuführen; 12 den Sende-RAM; 13 einen Sende-Adressenzähler zum Erzeugen von Ausleseadressen des Sende-RAMs 12 bei Ausführung der seriellen Kommunikation.
14 bezeichnet einen Sendedatenzähler zum Zählen der Anzahl der Sendedaten-Zählstände für jeden Rahmen; 15 Sendeadressen- Basisregister (#1 - #3) zum Halten einer Kopfadresse in dem Sende-RAM 12 zum Übertragen von Daten in einem entsprechenden einer Vielzahl von Rahmen; 16 Sendedaten-Basisregister (#1 - #3) zum Halten der Anzahl von Sendedaten-Zählständen für einen entsprechenden einer Vielzahl von Rahmen; 17 ein Register zum Vorgeben des Sendetakts pro Zeiteinheit.
18 bezeichnet einen Sendetakt-Erzeugungsabschnitt zum Erzeugen eines tatsächlichen Sendestartsignals auf der Basis eines Signals von dem Sendetakt-Vorgaberegister 17 und eines Signals von einer Taktgebereinrichtung 19; 19 die Taktgebereinrichtung; 1A einen Oszillator; 1B einen Sende-Rahmenanzahl-Zähler zum Zählen der Anzahl von Rahmen, deren Sendevorgang abgeschlossen ist; und 1C einen Sendestatus-Verarbeitungsabschnitt zum Mitteilen eines Zustands an die CPU 20.
Wie in Fig. 2 gezeigt, bezeichnet als nächstes das Bezugszeichen 21 einen Empfangssteuerungsabschnitt zum Umwandeln von empfangenen seriellen Daten auf der Leitung 103 in parallele Daten, um die umgewandelten Daten in einen Empfangs-RAM 22 einzuschreiben; 22 bezeichnet den Empfangs-RAM; 23 einen Empfangsadressenzähler zum Erzeugen einer Einschreibadresse des Empfangs-RAMs 22 bei Ausführung des seriellen Empfangs; 24 einen Empfangsdatenzähler zum Zählen der Anzahl von empfangenen Datenzählständen für jeden Empfangs-Rahmen.
25 bezeichnet Empfangsadressen-Basisregister (#1-#3) zum Halten einer Kopfadresse in dem Empfangs-RAM 22 zum Empfangen von Daten in einem entsprechenden einer Vielzahl von Empfangs-Rahmen; 26 Empfangsdaten-Basisregister (#1-#3) zum Halten der Anzahl von Empfangsdaten-Zählständen für einen ent sprechenden einer Vielzahl von Empfangs-Rahmen; 27 einen Empfangstaktstatus-Verarbeitungsabschnitt zum Halten des Zeittakts, mit dem jeder Empfangs-Rahmen empfangen wird, damit die CPU 30 darauf zurückgreifen kann.
28 bezeichnet einen Empfangstakt-Zwischenspeicherabschnitt zum Zwischenspeichern eines Taktgeberwerts zu dem Zeitpunkt, an dem die Empfangsstartsignale jedes Empfangs-Rahmens von dem Empfangssteuerungsabschnitt 21 empfangen werden; 29 den Taktgeber; 2A einen Oszillator; 2B einen Empfangs-Rahmenanzahl-Zähler zum Zählen der Anzahl von Rahmen, deren Empfang abgeschlossen ist; und 2C einen Empfangsstatus-Verarbeitungsabschnitt zum Mitteilen eines Zustands an die CPU 30.
Fig. 3 zeigt ein internes Blockdiagramm in der Kommunikationssteuerung mit hohem Integrationsgrad, wobei der in Fig. 1 dargestellte serielle Sendeabschnitt und der in Fig. 2 dargestellte serielle Empfangsabschnitt miteinander kombiniert sind. Die Details der Fig. 1 und 2 sind dabei weggelassen.
Fig. 4 zeigt eine Anordnung, bei der die in Fig. 3 dargestellten Sendeadressen-Basisregister 15 (#1 - #3) durch einen Sendeadressenbasisspeicherungs-FIFO-Speicher 41 ersetzt sind, die Empfangsdaten-Basisregister (#1 - #3) durch einen Sendedatenbasisspeicherungs-FIFO-Speicher 42 ersetzt sind, die Empfangsadressen-Basisregister 25 (#1 - #3) durch einen Empfangsadressenbasisspeicherungs-FIFO-Speicher 43 ersetzt sind und die Empfangsdaten-Basisregister 26 (#1-#3) durch einen Empfangsdatenbasisspeicherungs-FIFO-Speicher 44 ersetzt sind.
Fig. 5 zeigt eine Ansicht zur Erläuterung einer Beziehung zwischen jedem Sendeadressen-Basisregister 15 in dem Sende- RAM 12 und dem Empfangs-RAM 22, jedem Sendedaten-Basisregister 16, jedem Empfangsadressen-Basisregister 25 und jedem Empfangsdaten-Basisregister 26.
Ferner zeigt Fig. 6 die Unterschiede zwischen der Anordnung zum Speichern der Empfangsdaten in bezug auf den Empfangs-RAM 22 in der Vielzahl von Empfangs-Rahmen bei dem herkömmlichen Beispiel (A) sowie der Anordnung zum Speichern gemäß der vorliegenden Erfindung (B).
Die grundlegende Arbeitsweise der seriellen Kommunikation ist die gleiche wie bei dem herkömmlichen Beispiel. Aus diesem Grund wird auf eine Beschreibung der grundlegenden Arbeitsweise verzichtet, und es wird nur der Teil der Arbeitsweise beschrieben, der sich auf die vorliegende Erfindung bezieht. In dem in Fig. 1 dargestellten seriellen Sendeabschnitt halten die Sendeadressen-Basisregister 15 (#1 - #3) und die Sendedaten-Basisregister 16 (#1 - #3) eine Kopfadresse des Sende-RAMs 12, in dem sich die Sendedaten für jeden einer Vielzahl von aufeinanderfolgend gesendeten Rahmen befinden, sowie die Sendedatenlänge jedes solchen Rahmens fest.
Wenn die CPU 20 dem Sendesteuerungsabschnitt 11 über die Leitung 101 einen Startbefehl zuführt, erhöht der Sendesteuerungsabschnitt 11 den Zählstand des Sendeadressenzählers 13 und reduziert den Zählstand des Sendedatenzählers 14 über die Leitung 102 und gibt ein Auslesesignal an den Sende-RAM 12 ab, um die Sendedaten aus dem Sende-RAM 12 auszulesen. Der Sendesteuerungsabschnitt 11 bildet aus den Auslese-Sendedaten einen Sende-Rahmen und gibt den Sende-Rahmen über die Leitung 103 als serielle Sendedaten ab.
Unter einem Fall, in dem es erwünscht ist, eine Vielzahl von Rahmen tatsächlich zu senden, ist ein Fall zu verstehen, in dem die Vielzahl der Sende-Rahmen mit einem bestimmten Zeitintervall nacheinander gesendet werden soll. Auf diese Weise ist es möglich, die Sendedaten der Vielzahl von Rahmen durch eine einzige CPU-Verarbeitung vollständig in dem Sende-RAM 12 vorzugeben.
Wenn die Sendedaten der Vielzahl von Rahmen auf einmal oder als Ganzes auf einmal gesendet werden können, ist es nicht notwendig, die Sendedaten in eine Vielzahl getrennter Rahmen zu teilen. Unter einem Fall, in dem ein Senden der Vielzahl von Rahmen ausgeführt wird, ist somit zu verstehen, daß die Hauptsteuereinheit 1 und die E/A-Steuereinheit 2, die einander gegenüberliegen, ein Senden in vorbestimmten Zeitintervallen ausführen.
Aus diesem Grund sind das Sendetaktvorgaberegister 17 und der Taktgeber 19 als Eingabeeinrichtungen für den Taktgenerator 18 vorgesehen, so daß dieser ein Sendestartsignal an den Sendesteuerungsabschnitt 11 über die Leitung 104 abgeben kann, und zwar auf der Basis des Taktgeberwerts sowie des Werts, der zuvor von der CPU 20 in dem Sendetaktvorgaberegister 17 vorgegeben worden ist.
Selbst wenn ein Startbefehl von der CPU 20 über die Leitung 101 an den Sendesteuerungsabschnitt 11 übertragen wird, startet der Sendesteuerungsabschnitt 11 nicht sofort. Stattdessen ergeht ein Befehl zum Auslesen der Sendedaten durch ein Signal von dem Abschnitt 11 auf der Leitung 102, wobei der Beginn des Sendens jedoch verzögert wird, bis das Sendetaktsignal auf der Leitung 104 anliegt.
Hierbei werden das Sendeadressen-Basisregister 15 sowie das Sendedaten-Basisregister 16 nacheinander ausgehend von den Registern mit der Numerierung #1 verwendet. Nachdem der erste Sende-Rahmen gesendet ist, wird Adressen- und Dateninformation für die Register mit der Nummer #2 in den Sendeadressenzähler 13 und den Sendedatenzähler 14 geladen.
Auf diese Weise ist die Vorbereitung für die nächste Übertragung abgeschlossen. Da der Sendesteuerungsabschnitt 11 bereits einen Befehl zum Starten des Sendens durch die Leitung 101 von der CPU 20 erhalten hat, kann ein nachfolgender Sende-Rahmen gesendet werden, sobald der nachfolgende Sendetakt auf der Leitung 104 empfangen wird.
Der Sendesteuerungsabschnitt 11 erhöht den Zählstand des Sende-Rahmenanzahl-Zählers 1B durch Einfügen eines Signals auf der Leitung 105 jedesmal, wenn ein Senden des Senderah mens abgeschlossen ist. Außerdem wird der vorhandene Zustand des Sendesteuerungsabschnitts 11 der CPU 20 durch dies Leitung 106 über den Sendestatus-Verarbeitungsabschnitt 1C zugeführt. Ferner wird der Inhalt des Sende-Rahmenanzahl-Zählers 1B auch in den Sendestatus-Verarbeitungsabschnitt 1C eingegeben.
Auf diese Weise ist es der CPU 20 möglich, zu identifizieren oder zu bestätigen, welche Rahmenanzahl gesendet wird. Der Sendesteuerungsabschnitt 11 mindert den Zählstand des Sendedatenzählers 14 bei Beginn des Sendens. Wenn der Sendesteuerungsabschnitt 11 über die Leitung 107 feststellt, daß der Zählwert "0" erreicht, ist der Sende-Rahmen abgeschlossen.
Der serielle Empfangsabschnitt wird als nächstes unter Bezugnahme auf Fig. 2 beschrieben. Im Fall der Empfangsverarbeitung führt der Empfangssteuerungsabschnitt 21 einen Vorgang ähnlich wie beim Senden über die Leitung 201 aus, wenn Empfangsdaten in die Leitung 203 eingespeist werden. Die Empfangsverarbeitung unterscheidet sich von dem Senden jedoch dadurch, daß Empfangsdaten durch den Steuerabschnitt 21 in den Empfangs-RAM 22 eingeschrieben werden.
Der Empfangsadressenzähler 23 gibt die Empfangsdaten-Einschreibadresse an den Empfangs-RAM 22, und der Empfangsdatenzähler 24 zählt die Anzahl der Empfangsbytes über die Leitung. Auf einen Empfangszählwert wird jedoch nur in dem Empfangssteuerungsabschnitt 21 Bezug genommen, wobei jedoch das Empfangen nicht abgeschlossen ist.
Es ist zwar nicht dargestellt, doch wenn die Empfangsdatenanzahl für jeden empfangenen Rahmen im voraus bekannt ist, dann ist eine Einrichtung zum Speichern der Anzahl von spezifizierten Empfangsdaten für jeden Empfangs-Rahmen vorhanden, wobei die Ergebnisse des Empfangsdatenzählers 24 und der Einrichtung zum Speichern der Anzahl der spezifizierten Empfangsdaten miteinander verglichen werden.
Auf diese Weise ist es möglich, eine Abnormalität des Empfangs-Rahmens festzustellen. Der Empfangs-Rahmen, der eine Datenanzahl-Abnormalität aufweist, kann durch den Empfangsstatus-Verarbeitungsabschnitt 2C identifiziert werden.
Ein Signal wird auf der Leitung 205 bei jeder Feststellung der Beendigung eines Empfangs-Rahmens abgegeben, und der Empfangs-Rahmenanzahl-Zähler 2B zählt in Vorwärtsrichtung. Die Leitung 206 ist vorgesehen, um den Zustand des Empfangssteuerungsabschnitts 21 der CPU 30 mitzuteilen, wobei dieser zusammen mit einem Wert des Empfangs-Rahmenanzahl-Zählers 2B durch den Empfangsstatus-Verarbeitungsabschnitt 2C verarbeitet wird.
Außerdem unterscheidet sich das Empfangen von dem Senden dadurch, daß ein Taktgeberwert zum Zeitpunkt des Beginns des speziellen Empfangs-Rahmens zwischengespeichert wird und die Zwischenspeicherinformation durch den Empfangstaktstatus- Verarbeitungsabschnitt 2C verarbeitet wird.
Die Taktinformation kann für eine Synchronisierung zwischen der Hauptsteuereinheit 1 und der E/A-Steuereinheit 2 verwendet werden. Genauer gesagt, es wird ein Synchronisationssignal auf der Leitung 208 abgegeben, wenn die spezielle Adresse festgestellt wird, die dem Empfangs-Rahmen oben hinzuaddiert worden ist.
Zum Beispiel ist es möglich, daß das Signal eine Vorgabe eines Bezugstaktgebers innerhalb der Steuereinheit vornimmt sowie eine Vorgabe des Taktgebers 19 des in Fig. 1 dargestellten seriellen Sendeabschnitts vornimmt, um den Zeitgeber 19 in dem seriellen Sendeabschnitt mit dem Empfangstakt eines bestimmten speziellen Empfangs-Rahmens zu synchronisieren.
Nachfolgend werden unter Bezugnahme auf die Fig. 5 und 6 Vorteile beschrieben, die durch die Vielzahl von Speichereinrichtungen für die Vielzahl von Sendeadressenbanken, Sende datenbanken, Empfangsadressenbanken und Empfangsdatenbanken erzielt werden.
Zuerst zeigt die Sendeadressenbank bzw. -basis eine separate Kopfadresse der Sendedaten für jeden der Vielzahl von in dem Sende-RAM 11 gespeicherten Sende-Rahmen an, während die Empfangsadressenbank bzw. -basis eine separate Kopfadresse der Empfangsdaten für jeden der Vielzahl von in dem Empfangs-RAN 22 gespeicherten Empfangs-Rahmen anzeigt. Dies erleichtert die Verarbeitung, da die Kopfadresse im voraus festgelegt oder bestimmt worden ist, wenn die CPU 20 und 30 die Sendedaten in den Sende-RAM 11 einschreiben oder die Empfangsdaten aus dem Empfangs-RAM 22 auslesen.
Anschließend gibt die Sendedatenbank bzw. -basis die Sehdedatenlänge für jeden vorbestimmten Rahmen an, während die Empfangsdatenbank bzw. -basis die Empfangsdatenlänge für jeden vorbestimmten Rahmen angibt. Da es Fälle gibt, in denen die Sendedatenlänge und die Empfangsdatenlänge in Abhängigkeit von der Anwendung und dergleichen variieren, ist es hierbei erfindungsgemäß wünschenswert, einen Spielraum für jeden Rahmen des RAM-Bereichs vorzusehen.
Wie ferner in Fig. 6 dargestellt ist, besteht bei dem herkömmlichen Beispiel (A) ein Problem dahingehend, daß aufgrund der Möglichkeit, daß ein Überschuß oder ein Mangel der Anzahl von Empfangsdaten, die in dem Empfangs-Rahmen vorhanden sind, es zu einem Verschieben oder Verrutschen der Speicherposition in dem Empfangs-RAM 22 für den nächsten Empfangs-Rahmen kommen kann.
Wenn zum Beispiel die obere Position in der in Fig. 6(A) durch die gestrichelte Linie dargestellten Weise festgelegt ist, kommt es bei einem Überschuß an Daten in dem Rahmen #1 zu einem Überströmen derselben in den Rahmen #2, während ein Mangel in dem Rahmen #1 dazu führt, daß der Rahmen #2 vor der vorbestimmten oberen Position beginnt.
Gemäß der Erfindung kann jedoch in dem Fall, in dem die Anzahl der Empfangsdaten in einem aktuellen Rahmen (#2) die Anzahl der zuvor empfangenen Empfangsdaten in einem Rahmen #1 übersteigt, das Einschreiben der nachfolgenden Empfangsdaten in überlappender Weise erfolgen.
Wie unter Bezugnahme auf Fig. 6(B) zu sehen ist, wird in dem Fall, in dem die Anzahl der Empfangsdaten geringer ist, ein freier Bereich vor dem darauf folgenden Rahmen #2 gebildet. Auf diese Weise kommt es zu keinem Verschieben oder Verrutschen der oberen Position des Empfangsrahmens #2.
In dem vorstehend beschriebenen Ausführungsbeispiel ist als Verfahren zum Vorgeben der Vielzahl von Sendestartadressen, der Vielzahl von Sendedaten-Zählständen, der Vielzahl. von Sendestartadressen sowie der Vielzahl von Empfangsdaten-Zählständen ein Fall dargestellt, in dem die Register verwendet werden. Das Verfahren kann jedoch auch mit Speichern, wie zum Beispiel FIFO-Speichern oder dergleichen durchgeführt werden, wie dies in Fig. 4 dargestellt ist, da die Register nacheinander verwendet werden.
Da ferner der Empfangsdatenzähler 24 nur für die Beurteilung verwendet wird, ob die Anzahl von Empfangsdaten des Empfangs- Rahmens einen vorgeschriebenen oder bestimmten Wert hat oder nicht, kann der Empfangsdatenzähler 24 auch aus der Anordnung weggelassen werden.
Ferner stellt das in Fig. 2 dargestellte Synchronisationssignal 208 den Fall dar, in dem das Synchronisationssignal bei Erfassung einer bestimmten Adresse des Empfangsrahmens abgegeben wird. Das Synchronisationssignal 208 kann jedoch auch bei Empfang einer vorbestimmten Anzahl von Empfangs- Rahmen in Abhängigkeit von der Anzahl von Empfangs-Rahmen abgegeben werden.
Nachfolgend wird ein Beispiel beschrieben, in dem die vorstehend beschriebene Kommunikationssteuerungsvorrichtung bei der numerischen Steuervorrichtung verwendet wird. Wie in Fig. 7 gezeigt, besitzt die numerische Steuervorrichtung eine NC- Steuereinheit 800, ein Bedienungsfeld 801, eine Eingabe/Ausgabe-Einheit 802 einer ferngesteuerten Maschine, eine Werkzeugmaschine 890, eine Servoverstärkereinheit 803 sowie eine Hauptspindelverstärkereinheit 804.
Die NC-Steuereinheit 800 weist eine NC-Haupt-CPU 805, eine Bewegungssteuerungs-CPU 806, einen System-ROM 807, einen Arbeits-RAM 808, einen PLC-Speicher 809, einen seriellen E/A- Kanal 810, eine Schnittstelle 811 für das Bedienungsfeld 801, einen Vierpol-RAM 812, einen Arbeits-RAM 813, einen Bootstrap-ROM 8I4, eine programmierbare logische Steuereinheit 815, eine Schnittstelle 816 für die E/A-Einheit 802 einer ferngesteuerten Maschine, eine Schnittstelle 817 für die Werkzeugmaschine 890, eine Servoverstärkereinheit 803 sowie eine LSI 818 bzw. Schaltung mit hohem Integrationsgrad für serielle Kommunikation auf, die eine Kommunikation mit der Hauptspindelverstärkereinheit 804 ausführt.
Die Servoverstärkereinheit 803 und die Hauptspindelverstärkereinheit 804 weisen eine LSI 819 für serielle Kommunikation, einen DSP (digitalen Signalprozessor) 820, einen Arbeits-RAM 821, einen ROM 822, einen Motorsteuerabschnitt 823 zum Ausführen einer Steuerung eines Wechselstrom-Servomotors 825 und eines Hauptspindelmotors 826 sowie einen Motorpositions-Erfassungsabschnitt 824 zum Ausführen einer positionsmäßigen Erfassung eines Wechselstromservomotors 825 und eines Hauptspindelmotors 826 auf.
Fig. 8 zeigt eine Ansicht zur Erläuterung eines Falls, in dem das vorstehend beschriebene, in den Fig. 1 bis 3 dargestellte Kommunikationssteuerungssystem bei der numerischen Steuervorrichtung angewendet wird. Die in Fig. 8 dargestellte Anordnung unterscheidet sich von der in den Fig. 1 bis 3 dargestellten Anordnung lediglich darin, daß die Hauptsteuereinheit 2 ersetzt ist durch die NC-Steuereinheit 800 und die E/A-Steuereinheit 2 ersetzt ist durch die Servoverstärker einheit 803, wobei die übrige Anordnung sowie die Funktion oder die Arbeitsweise die gleiche sind wie bei der in den Fig. 1 bis 3 dargestellten Anordnung.
Das vorstehend beschriebene Kommunikationssteuerungssystem wird bei der numerischen Steuervorrichtung angewendet, so daß als erstes die Servounterbrechungs-Verarbeitungszeit verkürzt werden kann, die Anzahl von Unterbrechungen reduziert werden kann und die Hintergrund-Verarbeitungszeit erhöht werden kann, um dadurch die Steuerleistung des Servomotors 825 und des Hauptspindelmotors 826 zu verbessern.
Als zweites gibt es viele Fälle, in denen eine Veränderung in der Reihenfolge, der Hinzufügung, des Anschlusses, der Demontage und dergleichen der Servoverstärkereinheit 803 und der Hauptspindelverstärkereinheit 804 ausgeführt werden.
Wie in den Fig. 9A, 9B und 9C gezeigt, wird jedoch eine Software-Verarbeitung dadurch einfach gemacht, daß einfach die Sende- und Empfangsadressenbasisregister 15 und 25 sowie die Sende- und Empfangsdatenbasisregister 16 und 26 in dem Sende- RAM 12 sowie dem Empfangs-RAM 22 verändert werden. Als drittes wird eine Verarbeitung zum Aufsuchen von Grenzflächen hinsichtlich des nachfolgenden Rahmens aufgrund eines fehlerhaften Empfangs des Empfangs-Rahmens überflüssig.
Die Erfindung ist vorstehend zwar zur Schaffung einer klaren und vollständigen Offenbarung unter Bezugnahme auf spezielle Ausführungsbeispiele beschrieben worden, jedoch ist der Umfang der Erfindung ausschließlich durch die beigefügten Ansprüche begrenzt.

ZEICHNUNGSLEGENDE

In den verschiedenen Figuren der Zeichnungen haben die englischen Ausdrücke im Text bzw. den jeweiligen Blöcken folgende Bedeutung.

Fig. 1

Transmitting data = Sendedaten
11 Sendesteuerungsabschnitt
12 Sende-RAM
13 Sendeadressenzähler
14 Sendedatenzähler
15 Sendeadressenbasis #1
Sendeadressenbasis #2
Sendeadressenbasis #3
16 Sendedatenbasis #1
Sendeadressenbasis #2
Sendeadressenbasis #3
17 Sendetaktvorgabe
18 Sendetakterzeugung
19 Taktgeber
1A Oszillator
1B Sende-Rahmenanzahl-Zähler
1C Sendestatusverarbeitung

Fig. 2

Receiving data = Empfangsdaten
21 Empfangssteuerungsabschnitt
22 Empfangs-RAM
23 Empfangsadressenzähler
24 Empfangsdatenzähler
25 Empfangsadressenbasis #1
Empfangsadressenbasis #2
Empfangsadressenbasis #3
26 Empfangsdatenbasis #1
Empfangsdatenbasis #2
Empfangsdatenbasis #3
27 Empfangstaktstatus-Verarbeitung
28 Empfangstakt-Zwischenspeicher
29 Taktgeber
2A Oszillator
2B Empfangs-Rahmenanzahl-Zähler
2C Empfangsstatusverarbeitung
208 Synchronisationssignal

Fig. 3

Host CPU or I/O CPU 20(30) = Haupt-CPU oder E/A-CPU 20(30)
Transmitting data = Sendedaten
Receiving data = Empfangsdaten
11 Sendesteuerungsabschnitt
12 Sende-RAM
13 Sendeadressenzähler
14 Sendedatenzähler
15 Sendeadressenbasis #1
Sendeadressenbasis #2
Sendeadressenbasis #3
16 Sendedatenbasis #1
Sendedatenbasis #2
Sendedatenbasis #3
17, 18, 19, 1A automatische Sendetaktvorgabe
21 Empfangssteuerungsabschnitt
22 Empfangs-RAM
23 Empfangsadressenzähler
24 Empfangsdatenzähler
25 Empfangsadressenbasis #1
Empfangsadressenbasis #2
Empfangsadressenbasis #3
26 Empfangsdatenbasis #1
Empfangsdatenbasis #2
Empfangsdatenbasis #3

Fig. 4

Host CPU or I/O CPU 20(30) = Haupt-CPU oder E/A-CPU 20(30)
Transmitting data = Sendedaten
Receiving data Empfangsdaten
11 Sendesteuerungsabschnitt
12 Sende-RAM
13 Sendeadressenzähler
14 Sendedatenzähler
17, 18, 19, 1A automatische Sendetaktvorgabe
41 Sendeadressenbasisspeicherungs-FIFO-Speicher
42 Sendedatenbasisspeicherungs-FIFO-Speicher
21 Empfangssteuerungsabschnitt
22 Empfangs-RAM
23 Empfangsadressenzähler
24 Empfangsdatenzähler
43 Empfangsadressenbasisspeicherungs-FIFO-Speicher
44 Empfangsdatenbasisspeicherungs-FIFO-Speicher

Fig. 5

15 Sendeadressenbasis #1
16 Sendedatenbasis #1
15 Sendeadressenbasis #2
16 Sendedatenbasis #2
15 Sendeadressenbasis #3
16 Sendedatenbasis #3
12 Sende-RAM
Sende-Rahmen #1
Spielraum
Sende-Rahmen #2
Spielraum
Sende-Rahmen #3
Spielraum
25 Empfangsadressenbasis #1
26 Empfangsdatenbasis #1
25 Empfangsadressenbasis #2
26 Empfangsdatenbasis #2
25 Empfangsadressenbasis #3
26 Empfangsdatenbasis #3
22 Empfangs-RAM
Empfangs-Rahmen #1
Spielraum
Empfangs-Rahmen #2
Spielraum
Empfangs-Rahmen #3
Spielraum

Fig. 6

(A)

Anzahl von Empfangsdaten darüber Anzahl von Empfangsdaten darunter
Empfangs-Rahmen #1 Empfangs-Rahmen 41
Empfangs-Rahmen #2 Empfangs-Rahmen 42

(B)

Anzahl von Empfangsdaten darüber Anzahl von Empfangsdaten darunter
Empfangs-Rahmen #1 Empfangs-Rahmen 41
Receiving overlap area = Empfangsüberlappungsbereich Receiving blank area = empfangsfreier Bereich
Empfangs-Rahmen #2 Empfangs-Rahmen #2

Fig. 7

NC control unit = NC-Steuereinheit
805 NC-Haupt-CPU
806 Bewegungssteuerungs-CPU
807 System-ROM
808 Arbeits-RAM
809 PLC-Speicher
810 serieller E/A-Kanal
811 Bedienungsfeld I/F
812 Vierpol-RAM
813 Arbeits-RAM
814 Bootstrap-ROM
815 programmierbare logische Steuereinheit
816 E/A-Schnittstelle für ferngesteuerte Maschine
817 interne E/A-Schnittstelle
801 Bedienungsfeld
802 E/A-Einheit einer ferngesteuerten Maschine #1
E/A-Einheit einer ferngesteuerten Maschine #2
E/A-Einheit einer ferngesteuerten Maschine #3
890 Werkzeugmaschine
803 Servoverstärkereinheit #1
Servoverstärkereinheit #2
Servoverstärkereinheit #3
804 Spindelverstärkereinheit
819 serielle Komm.-LSI
820 DSP
Digital signal processor = digitaler Signalprozessor
821 Arbeits-RAM
822 ROM
823 Motorsteuerung
824 Motorpositionserfassung
825 Wechselstrom-Servomotor
826 Spindelmotor
Master control S/W = Hauptsteuerung S/W

Fig. 8

linke Seite:

800 NC-Steuereinheit
806 Bewegungssteuerungs-CPU
818 serielle Komm.-LSI
19 Taktgeber
Timer data = Taktgeberdaten
11 Sendesteuerung
12 Sende-RAM
13 Sendeadressenzähler
14 Sendedatenzähler
15 Sendeadressen-Basisregister #1
Sendeadressen-Basisregister #2
Sendeadressen-Basisregister #3
16 Sendedaten-Basisregister #1
Sendedaten-Basisregister #2
Sendedaten-Basisregister #3
17, 18, 19, 1A automatische Sendetaktvorgabe
Timer data = Taktgeberdaten
1B Sende-Rahmenzähler
1C Sendestatusverarbeitung
21 Empfangssteuerung
22 Empfangs-RAM
23 Empfangsadressenzähler
24 Empfangsdatenzähler
25 Empfangsadressen-Basisregister #1
Empfangsadressen-Basisregister #2
Empfangsadressen-Basisregister #3
Empfangsdaten-Basisregister #1
Empfangsdaten-Basisregister #2
Empfangsdaten-Basisregister #3
Timer data = Taktgeberdaten
28 Empfangstakt-Zwischenspeicher
2B Empfangs-Rahmenzähler
2C Empfangsstatusverarbeitung

Fig. 8

rechte Seite:

803 Servoverstärker
819 ser. Komm.-LSI
Timer data = Taktgeberdaten
29 Taktgeber
21 Empfangssteuerung
22 Empfangs-RAM
23 Empfangsadressenzähler
24 Empfangsdatenzähler
25 Empfangsadressen-Basisregister #1
Empfangsadressen-Basisregister #2
Empfangsadressen-Basisregister #3
26 Empfangsdaten-Basisregister #1
Empfangsdaten-Basisregister #2
Empfangsdaten-Basisregister #3
Timer data = Taktgeberdaten
Receive timing latch = Empfangstakt-Zwischenspeicher
2B Empfangs-Rahmenzähler
2C Empfangsstatusverarbeitung
11 Sendesteuerung
12 Sende-RAM
13 Sendeadressenzähler
14 Sendedatenzähler
15 Sendeadressen-Basisregister #1
Sendeadressen-Basisregister #2
Sendeadressen-Basisregister #3
16 Sendedaten-Basisregister #1
Sendedaten-Basisregister #2
Sendedaten-Basisregister #3
17, 18, 19, 1A automatische Sendetaktvorgabe
Timer data = Taktgeberdaten
1B Sende-Rahmenzähler
1C Sendestatusverarbeitung

Fig. 9

Sende-RAM Empfangs-RAM
Sende-Rahmen #1 Empfangs-Rahmen #1
Spielraum Spielraum
Sende-Rahmen #2 Empfangs-Rahmen #2
Spielraum Spielraum
Sende-Rahmen #3 Empfangs-Rahmen #3
Spielraum Spielraum
Sende-RAM Empfangs-RAM
Sende-Rahmen #1 Empfangs-Rahmen #1
Spielraum Spielraum
Sende-Rahmen #3 Empfangs-Rahmen #3
Spielraum Spielraum
Sende-Rahmen #2 Empfangs-Rahmen #2
Spielraum Spielraum
Sende-RAM Empfangs-RAM
Sende-Rahmen #3 Empfangs-Rahmen #3
Spielraum Spielraum
Sende-Rahmen #2 Empfangs-Rahmen #2
Spielraum Spielraum
Sende-Rahmen #1 Empfangs-Rahmen #1
Spielraum Spielraum

Fig. 10

Host control unit = Hauptsteuereinheit
I/O control unit = E/A-Steuereinheit
51 Haupt-CPU
52 E/A-CPU
3 Sendesteuerungsabschnitt
4 Empfangssteuerungsabschnitt
5 Sendeadressenzähler
Sendedatenzähler
7 Empfangsadressenzähler
8 Empfangsdatenzähler
9 Sende-RAM
10 Empfangs-RAM

Fig. 11

NC control unit = NC-Steuereinheit
Servo amplifier - Servoverstärker
Serial comm. LSI = serielle Komm.-LSI
11 Sendesteuerung
12 Sende -RAM
13 Sendeadressenzähler
14 Sendedatenzähler
15 Sendeadressen-Basisregister
16 Sendedaten-Basisregister
21 Empfangssteuerung
22 Empfangs -RAM
23 Empfangsadressenzähler
24 Empfangsdatenzähler
25 Empfangsadressen-Basisregister
26 Empfangsdaten-Basisregister

Claims

1. Kommunikationssteuerungsvorrichtung, die eine E/A- Steuereinheit (2) aufweist, die über eine serielle Kommunikationseinrichtung mit einer Hauptsteuereinheit (1) verbunden ist, wobei die Kommunikationssteuerungsvorrichtung folgendes aufweist:

- Steuerungseinrichtungen (11, 21) zum Ausführen des Sendens und Empfangens von einer Vielzahl von Datenrahmen zwischen der Hauptsteuereinheit und der E/A-Steuereinheit (1, 2),

- Speichereinrichtungen (15, 16, 25, 26) zum Speichern von Kopfadressen und Wortlängen der Datenrahmen, die von einem Sende-RAM (12) zu senden und von einem Empfangs-RAM (22) zu empfangen sind,

- Sendesteuerungseinrichtungen (11) zum aufeinanderfolgenden Auslesen von SendeDatenrahmen aus dem Sende-RAM (12) für die Übertragung,

- Empfangssteuerungseinrichtungen (21) zum aufeinanderfolgenden Einschreiben von empfangenen Datenrahmen in den Empfangs-RAM (22) während des Empfangs,

- Taktgebereinrichtungen (17, 18, 27, 28) zum Steuern des wiederholten Vorgangs des Sendens und Empfangens von Datenrahmen,

dadurch gekennzeichnet,

daß die Sende- und Empfangssteuerungseinrichtungen (11, 21) auf Taktsignale von den Taktgebereinrichtungen (17, 18, 27, 28) ansprechen, um die aufeinanderfolgenden Datenrahmen in vorgegebenen separaten Zeitintervallen für jeden Datenrahmen zu senden und zu empfangen, daß die Speichereinrichtungen (15, 16, 25, 26) so ausgebildet sind, daß sie die Kopfadressen und Wortlängen je des Sende- und Empfangs-Rahmens zu dem Sende- bzw. dem Empfangs-RAM (12, 22) übertragen,

wobei zumindest der Sende-RAM (12) und der Empfangs-RAM (22) in derselben Schaltung in einer Vierpolanordnung integriert sind, um Daten zu lesen, wenn jeder der Sende-Rahmen gebildet wird, und um beim Detektieren jedes der Empfangs-Rahmen Daten einzuschreiben.

2. Kommunikationssteuerungsvorrichtung nach Anspruch 1, wobei die Speichereinrichtungen eine Vielzahl von Registern (15, 16, 25, 26) aufweisen, wobei jedes Register wirksam ist, um darin Wortlängen und Kopfadressen des Sende-RAMs (12) und des Empfangs-RAMs (22) für jeden der Sende- und Empfangs-Rahmen zu speichern.

3. Kommunikationssteuerungsvorrichtung nach Anspruch 1, wobei die Speichereinrichtungen eine Vielzahl von FIFO- Speichern (41 bis 44) aufweisen, wobei jeder Speicher wirksam ist, um darin Wortlängen und Kopfadressen des Sende-RAMs (12) und des Empfangs-RAMs (22) für jeden der Sende- und Empfangs-Rahmen zu speichern.

4. Kommunikationssteuerungsvorrichtung nach Anspruch 1, 2 oder 3, die ferner eine Einrichtung (2C) zum Abgeben eines Synchronisationssignals synchron mit intern erzeugter Taktinformation aufweist, um für eine Synchronisation mit der Außenumgebung zu sorgen.

5. Kommunikationssteuerungsvorrichtung nach Anspruch 1, 2 oder 3, wobei die Empfangssteuerungseinrichtungen (21) wirksam sind, um beim Detektieren einer speziellen Empfangsadresse, die in dem Empfangs-Rahmen enthalten ist, Taktinformation zu erzeugen.

6. Kommunikationssteuerungsvorrichtung nach Anspruch 1, 2 oder 3, wobei die Empfangssteuerungseinrichtungen (21) wirksam sind, um beim Detektieren einer speziellen Empfangsadresse innerhalb der Vielzahl von Empfangs-Rahmen Taktinformation zu halten.

7. Kommunikationssteuerungsvorrichtung nach einem der Ansprüche 1 bis 6, wobei die Taktgebereinrichtungen folgendes aufweisen:

Sendestart-Taktgebereinrichtungen (18, 19) zum Erzeugen der Taktsignale, um die vorgegebenen Zeitintervalle zu definieren, wobei die Sendesteuerungseinrichtungen (11) die Sende-Rahmen nacheinander in Abhängigkeit von den aufeinanderfolgenden Starttaktsignalen von den Sendestart-Taktgebereinrichtungen (18, 19) automatisch senden, wobei ein Lesen von Daten der entsprechenden aufeinanderfolgenden Empfangsrahmen von dem Empfangs-RAM (22) in den entsprechenden vorgegebenen Zeitintervallen durchgeführt wird.

8. Kommunikationssteuerungsvorrichtung nach einem der Ansprüche 1 bis 7, die ferner eine Einrichtung (2B) zum Halten von Empfangsstatusinformation aufweist, wobei die Information eine Anzahl von Empfangs-Rahmen aufweist,

die größer als eine vorbestimmte Anzahl von Empfangs- Rahmen ist, und

eine Einrichtung (CPU) zum aufeinanderfolgenden automatischen Halten des Status des Empfangs-Rahmens aufweist, der innerhalb der vorgegebenen Zeitintervalle von der Halteeinrichtung (2C) empfangen wird.

9. Kommunikationssteuerungsvorrichtung nach einem der Ansprüche 1 bis 8, wobei die Speichereinrichtungen (26) so angeschlossen sind, daß sie die Wortlänge jedes Empfangs-Rahmens vorher empfangen, wobei die Vorrichtung ferner folgendes aufweist:

eine Zähleinrichtung (24) zum Zählen der Anzahl von Wörtern in jedem der genannten Empfangsrahmen, wie sie tatsächlich empfangen werden;

eine Vergleichseinrichtung (CPU) zum Vergleichen des Inhalts der Wortlänge der vierten Einrichtung mit dem Inhalt der Zähleinrichtung; und

eine Statusinformationshalteeinrichtung, die auf die Vergleichseinrichtung anspricht, um einen Überschuß oder einen Mangel der Anzahl von Empfangswörtern in dem tatsächlichen Empfangs-Rahmen zu bestimmen.

10. Numerische Steuerungsmaschine, die eine Kommunikationssteuerungsvorrichtung nach einem der Ansprüche 1 bis 9 aufweist, zum Ausführen des Sendens und Empfangens von Datenrahmen zwischen einer Hauptsteuereinheit (800), einer E/A-Einheit (802) einer ferngesteuerten Maschine, der Servoverstärkereinheit (803) und der Hauptspindelverstärkereinheit.

11. Verfahren zum Kommunizieren zwischen einer Hauptsteuereinheit (1) und einer E/A-Steuereinheit (2), die durch eine serielle Übertragungsverbindung damit verbunden ist, wobei das Verfahren die folgenden Schritte aufweist:

a) Bestimmen und Speichern einer Kopfadresse und der Wortlänge für jeden Datenrahmen einer Vielzahl von Datenrahmen, die zwischen der Hauptsteuereinheit und der E/A-Steuereinheit zu senden und zu empfangen sind, in einem Sende-RAM (12),

b) aufeinanderfolgendes Auslesen und Senden jedes Sende-Datenrahmens zusammen mit seiner Kopfadresse und Wortlänge aus einem Sende-RAM (12),

c) aufeinanderfolgendes Einschreiben der empfangenen Datenrahmen und ihrer Kopfadressen und Wortlängen in einen Empfangs-RAM (22) bei Empfang,

gekennzeichnet durch

Senden und Empfangen der aufeinanderfolgenden Datenrahmen in vorgegebenen separaten Zeitintervallen für jeden Datenrahmen, wobei die Zeitintervalle durch Taktsignale von Taktgebereinrichtungen (17, 18, 27, 28) bestimmt werden.

12. Verfahren nach Anspruch 11, das ferner vor dem Schritt

(a) den folgenden Schritt aufweist: Assemblieren von zu sendenden Daten in eine Vielzahl von Datenrahmen, wobei das Assemblieren in einem einzigen CPU-Verarbeitungsvorgang durchgeführt wird.

13. Verfahren zum Kommunizieren nach Anspruch 12, das ferner die folgenden Schritte aufweist:

Vorgeben eines vorbestimmten Zeitintervalls für das Senden jedes Rahmens;

wiederholtes Identifizieren des Ablaufs der Intervalle während des aufeinanderfolgenden Sendens; und

wobei der Zugriffsschritt am Anfang jedes vorbestimmten Zeitintervalls in Abhängigkeit von dem Identifikationsschritt durchgeführt wird.

14. Verfahren zur Kommunikation nach Anspruch 20, dass ferner den folgenden Schritt aufweist: Vorsehen eines Spielraums für wenigstens eine Komponente von der Datenlänge des gesendeten Rahmens und der Datenlänge des empfangenen Rahmens.