DE69218801T2 - Halbleiteranordnung mit einer Aluminium/Silizium Kontaktmetallisierung und Verfahren zum Herstellen der Halbleiteranordnung - Google Patents
Halbleiteranordnung mit einer Aluminium/Silizium Kontaktmetallisierung und Verfahren zum Herstellen der HalbleiteranordnungInfo
- Publication number
- DE69218801T2 DE69218801T2 DE69218801T DE69218801T DE69218801T2 DE 69218801 T2 DE69218801 T2 DE 69218801T2 DE 69218801 T DE69218801 T DE 69218801T DE 69218801 T DE69218801 T DE 69218801T DE 69218801 T2 DE69218801 T2 DE 69218801T2
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- contact holes
- metallization
- silicon body
- semiconductor arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 56
- 239000010703 silicon Substances 0.000 title claims description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 55
- 238000001465 metallisation Methods 0.000 title claims description 23
- 229910052782 aluminium Inorganic materials 0.000 title claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 238000005204 segregation Methods 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 150000001879 copper Chemical class 0.000 claims description 3
- 150000002940 palladium Chemical class 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021592 Copper(II) chloride Inorganic materials 0.000 description 1
- 239000004128 Copper(II) sulphate Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
- Die Erfindung betrifft eine Halbleiteranordnung mit einem einkristallinen Siliciumkörper, der an einer Seite mit einer dielektrischen Schicht versehen ist, in der sich Kontaktlöcher befinden, durch die der Siliciumkörper mit einer Aluminium und Silicium enthaltenden Metallisierung kontaktiert worden ist.
- Eine Halbleiteranordnung der eingangs erwähnten Art ist in der Halbleitertechnologie bereits seit langem bekannt, aber sie ist nicht immer problemlos.
- So kann beispielsweise der Widerstand zwischen der Metallisierung und dem Siliciumkörper hoch sein, häufig zu hoch, insbesondere wenn die Kontaktlöcher geringe Abmessungen haben, beispielsweise 1 bis 2 µm.
- Solch ein hoher Widerstand ergibt sich daraus, daß beim Anbringen der Aluminium und Silicium enthaltenden Metallisierung sich Silicium aus der Metallisierung an der Oberfläche des Siliciumkörpers in den Kontaktlöchern absondert. Die Metallisierung befindet sich dann schließlich in Kontakt mit einem Oberflächengebiet aus praktisch nicht dotiertem Silicium, das natürlich einen hohen Kontaktwiderstand aufweist.
- Es ist bereits vorgeschlagen worden, einen Oberflächenabschnitt des Siliciumgebiets amorph zu machen, beispielsweise in der japanischen Patentanmeldung 63- 29503, so daß Absonderung in Form von Kristallisation des im Aluminium vorhandenen Siliciums beschränkt wird.
- Diese Maßnahme reicht jedoch nicht aus, um das beschriebene Problem zu lösen, weil amorphes Silicium des Siliciumkörpers sich beim Anbringen der Metallisierung leicht in dem Aluminium löst und epitaktisch daraus abgeschieden wird, so daß das Problem des hohen Kontaktwiderstandes bestehen bleibt.
- EP-7-0-0382298 beschreibt die Bildung von Pd-Keimen auf Siliciumkontaktflächen bei Verwendung einer HF enthaltenden, wäßrigen Lösung. Die Pd-Keime werden als Katalysatoren für eine folgende stromlose Metallisierung verwendet.
- Der Erfindung liegt unter anderem die Aufgabe zugrunde, das genannte Problem zu lösen und sie beruht auf der Erkenntnis, daß dies möglich ist, wenn Absonderung an der Grenzfläche der Aluminium und Silicium enthaltenden Metallisierung und dem einkristallinen Silicium vermieden werden kann, während doch ein guter Kontakt zwischen der Metallisierung und dem Silicium erhalten bleibt.
- Die eingangs erwähnte Halbleiteranordnung ist erfindungsgemäß daher dadurch gekennzeichnet, daß in den Kontaktlöchern zwischen dem Siliciumkörper und der Aluminium und Silicium enthaltenden Metallisierung eine diskontinuierliche Keimschicht eines in bezug auf Silicium edleren Metalls vorhanden ist.
- Die diskontinuierliche Schicht ermöglicht es, den Kontakt zwischen der Aluminium und Silicium enthaltenden Metallisierung und dem Siliciumkörper aufrechtzuerhalten, ohne daß unerwünschte Absonderungseffekte auftreten.
- Vorzugsweise besteht die diskontinuierliche Keimschicht aus Palladium oder Kupfer. Es wird im weiteren deutlich werden, daß Palladium- oder Kupferschichten in einfacher und preiswerter Weise ohne zusätzliche Fertigungsschritte gebildet werden können.
- Die Erfindung betrifft auch ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einem einkristallinen Siliciumkörper eine dielektrische Schicht gebildet wird, die mit Kontaktlöchern versehen wird, und der Siliciumkörper am Ort der Kontaktlöcher einer Behandlung unterworfen wird, um präferentielle Absonderung von Silicium bei der auf die Behandlung folgenden Bildung einer Aluminium und Silicium enthaltenden Metallisierung in den Kontaktlöchern auf dem Siliciumkörper zu vermeiden.
- Aus dem Vorstehenden wird deutlich sein, daß eine Behandlung, mit der der Siliciumkörper an seiner Oberfläche in den Kontaktlöchern in amorphes Silicium umgewandelt wird, das Absonderungsproblem nicht wirksam bekämpft.
- Daher ist das obige Verfahren erfindungsgemäß dadurch gekennzeichnet, daß bei der genannten Behandlung durch lokalen Austausch von Silicium gegen ein in bezug auf Silicium edleres Metall auf der Oberfläche des Siliciumkörpers in den Kontaktlöchern eine diskontinuierliche Keimschicht gebildet wird.
- Die Behandlung ist besonders einfach und preiswert, wenn sie in einer wäßrigen Umgebung ausgeführt wird.
- Wenn das edlere Metall einem üblichen, Fluorwasserstoff enthaltenden Ätzbad hinzugefügt wird, in das der Siliciumkörper vor der Bildung der Metallisierung eingetaucht wird, ist ein zusätzlicher Behandlungsschritt für die Behandlung sogar nicht notwendig.
- Vorzugsweise wird das edlere Metall dem Bad in Form eines Palladiumsalzes oder eines Kupfersalzes zugefügt.
- Die Keime haben eine Größe von einigen nm und der Bedeckungsgrad der Siliciumoberfläche durch die Keime beträgt ungefähr 5 bis 10%.
- Die Erfindung soll jetzt anhand einer Ausführungsform und der zugehörigen Zeichnung erläutert werden.
- Die Zeichnung zeigt schematisch und im Querschnitt einen Abschnitt einer Halbleiteranordnung in einem Stadium der Herstellung mit Hilfe des erfindungsgemäßen Verfahrens.
- Die Figur zeigt den einkristallinen Siliciumkörper 1, die dielektrische Schicht 2, ein Kontaktloch 3, und die Aluminium und Silicium enthaltende und den Siliciumkörper 1 der Halbleiteranordnung kontaktierende Metallisierung 4.
- Um präferentielle Absonderung von Silicium auf dem an die Metallisierung 4 grenzenden Silicium zu verhindern, gibt es erfindungsgemäß eine diskontinuierliche Keimschicht 5 eines in bezug auf Silicium edleren Metalls in dem Kontaktloch 9 zwischen dem Siliciumkörper 1 und der Aluminium enthaltenden Metallisierung 4.
- Dieses Metall kann beispielsweise Palladium oder Kupfer sein.
- Die Keimschicht 5 wird in einfacher Weise mittels einer Behandlung der Oberfläche 6 des Siliciumkörpers 1 in dem Kontaktloch 3 erhalten, wobei Silicium lokal gegen ein in bezug auf Silicium edleres Metall ausgetauscht wird.
- Solch ein Austausch erfolgt beispielsweise in einer wäßrigen Umgebung, beispielsweise durch Hinzufügen des edleren Metalls an ein Fluorwasserstoff enthaltendes Bad, in das der Siliciumkörper 1 vor der Bildung der Metallisierung 4 eingetaucht wird.
- Das edlere Metall befindet sich in dem Bad in Form beispielsweise eines Palladiumsalzes oder eines Kupfersalzes.
- Das Verfahren geht beispielsweise von einem p-Siliciumkörper 1 aus, auf dem in üblicher Weise eine 0,6 µm dicke Siliciumdioxidschicht 2 gebildet wird, in der dann ein 1,4 µm breites Kontaktloch 3 angebracht wird.
- Der Siliciumkörper wird dann in üblicher Weise eine Minute lang bei Raumtemperatur in einem 1 % Fluorwasserstoff enthaltenden Tauchätzbad gereinigt.
- Erfindungsgemäß wird diesem Bad 5 mg Palladium(II)chlorid pro Liter hinzugefügt, so daß bei der Tauchätzbehandlung die diskontinuierliche Keimschicht 5 mit 5-10 nm großen Keimen über ungefähr 5% der Siliciumfläche gebildet wird.
- Danach kann eine Metallisierung 4 aus Aluminium mit 1 % Silicium in üblicher Weise angebracht werden, ohne daß unerwünschte Absonderung auftritt.
- Aus der so erhaltenen Struktur kann auch in üblicher Weise eine gewünschte Halbleiteranordnung hergestellt werden.
- Natürlich beschränkt sich die Erfindung nicht auf das gegebene Beispiel. Statt Palladium(II)chlorid kann beispielsweise Kupfer(II)chlorid oder Kupfer(II)sulphat der Fluorwasserstofflösung hinzugefügt werden.
- Aus dem Vorstehenden wird deutlich sein, daß sowohl die Halbleiteranordnung als auch das Herstellungsverfahren im Rahmen der Erfindung vielfältig variiert werden können.
Claims (6)
1. Halbleiteranordnung mit einem einkristallinen Siliciumkörper, der an einer
Seite mit einer dielektrischen Schicht versehen ist, in der sich Kontaktlöcher befinden,
durch die der Siliciumkörper mit einer Aluminium und Silicium enthaltenden
Metallisierung kontaktiert worden ist, dadurch gekennzeichnet, daß in den Kontaktlöchern
zwischen dem Siliciumkörper und der Aluminium und Silicium enthaltenden Metallisierung
eine diskontinuierliche Keimschicht eines in bezug auf Silicium edleren Metalls
vorhanden ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die
diskontinuierliche Keimschicht aus Palladium oder Kupfer besteht.
3. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einem
einkristallinen Siliciumkörper eine dielektrische Schicht gebildet wird, die mit
Kontaktlöchern versehen wird, und der Siliciumkörper am Ort der Kontaktlöcher einer
Behandlung unterzogen wird, um präferentielle Absonderung von Silicium bei der auf die
Behandlung folgenden Bildung einer Aluminium und Silicium enthaltenden
Metallisierung in den Kontaktlöchern auf dem Siliciumkörper zu vermeiden, dadurch
gekennzeichnet, daß bei der genannten Behandlung durch lokalen Austausch von Silicium
gegen ein in bezug auf Silicium edleres Metall auf der Oberfläche des Siliciumkörpers
in den Kontaktlöchern eine diskontinuierliche Keimschicht gebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Austausch
in einer wäßrigen Umgebung erfolgt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das edlere
Metall einem üblichen, Fluorwasserstoff enthaltenden Ätzbad hinzugefügt wird, in das
der Siliciumkörper vor der Bildung der Metallisierung eingetaucht wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das edlere
Metall dem Bad in Form eines Palladiumsalzes oder eines Kupfersalzes zugefügt wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9100039A NL9100039A (nl) | 1991-01-11 | 1991-01-11 | Halfgeleiderinrichting en werkwijze voor het vervaardigen van de halfgeleiderinrichting. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69218801D1 DE69218801D1 (de) | 1997-05-15 |
| DE69218801T2 true DE69218801T2 (de) | 1997-10-16 |
Family
ID=19858715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69218801T Expired - Fee Related DE69218801T2 (de) | 1991-01-11 | 1992-01-03 | Halbleiteranordnung mit einer Aluminium/Silizium Kontaktmetallisierung und Verfahren zum Herstellen der Halbleiteranordnung |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5278450A (de) |
| EP (1) | EP0494711B1 (de) |
| JP (1) | JP3165721B2 (de) |
| KR (1) | KR100254954B1 (de) |
| DE (1) | DE69218801T2 (de) |
| NL (1) | NL9100039A (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5498558A (en) * | 1994-05-06 | 1996-03-12 | Lsi Logic Corporation | Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same |
| US9190237B1 (en) | 2014-04-24 | 2015-11-17 | Nxp B.V. | Electrode coating for electron emission devices within cavities |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2649773A1 (de) * | 1976-10-29 | 1978-05-11 | Bosch Gmbh Robert | Halbleiteranordnung |
| US4431685A (en) * | 1982-07-02 | 1984-02-14 | International Business Machines Corporation | Decreasing plated metal defects |
| US4520554A (en) * | 1983-02-10 | 1985-06-04 | Rca Corporation | Method of making a multi-level metallization structure for semiconductor device |
| JP2548957B2 (ja) * | 1987-11-05 | 1996-10-30 | 富士通株式会社 | 半導体記憶装置の製造方法 |
| NL8900305A (nl) * | 1989-02-08 | 1990-09-03 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| US5158860A (en) * | 1990-11-01 | 1992-10-27 | Shipley Company Inc. | Selective metallization process |
-
1991
- 1991-01-11 NL NL9100039A patent/NL9100039A/nl not_active Application Discontinuation
-
1992
- 1992-01-03 DE DE69218801T patent/DE69218801T2/de not_active Expired - Fee Related
- 1992-01-03 EP EP92200006A patent/EP0494711B1/de not_active Expired - Lifetime
- 1992-01-08 US US07/818,004 patent/US5278450A/en not_active Expired - Fee Related
- 1992-01-08 KR KR1019920000114A patent/KR100254954B1/ko not_active IP Right Cessation
- 1992-01-10 JP JP00289392A patent/JP3165721B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| NL9100039A (nl) | 1992-08-03 |
| KR100254954B1 (ko) | 2000-05-01 |
| KR920015466A (ko) | 1992-08-26 |
| EP0494711A1 (de) | 1992-07-15 |
| DE69218801D1 (de) | 1997-05-15 |
| JPH0547699A (ja) | 1993-02-26 |
| EP0494711B1 (de) | 1997-04-09 |
| US5278450A (en) | 1994-01-11 |
| JP3165721B2 (ja) | 2001-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3026026C2 (de) | ||
| DE3421442C2 (de) | ||
| DE2142146C3 (de) | Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente | |
| DE3874411T2 (de) | Verfahren zur herstellung einer halbleiteranordnung mit einer schicht aus titan-wolfram. | |
| DE2036139A1 (de) | Dunnfümmetallisierungsverfahren fur Mikroschaltungen | |
| DE2401333A1 (de) | Verfahren zur herstellung von isolierfilmen auf verbindungsschichten | |
| DE4201506C2 (de) | Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur | |
| DE2313106C2 (de) | Verfahren zum Herstellen eines mindestens einlagigen elektrischen Verbindungssystems | |
| DE2810308A1 (de) | Verfahren zum elektrolytischen koernen von aluminium | |
| DE69133534T2 (de) | Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben | |
| DE68906034T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung. | |
| DE2313219B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung | |
| DE2033532B2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid | |
| DE69829716T2 (de) | Verfahren zum Ausbilden eingebetteter Kupferzwischenverbindungen und eingebettete Kupferzwischenverbindungsstruktur | |
| DE3434276A1 (de) | Verfahren zur herstellung eines magnetischen aufzeichnungsmaterials | |
| DE3414781A1 (de) | Vielschicht-verbindungsstruktur einer halbleitereinrichtung | |
| DE10103340A1 (de) | Verfahren zum Wachsen von Kohlenstoff-Nanoröhren oberhalb einer elektrisch zu kontaktierenden Unterlage sowie Bauelement | |
| DE69217838T2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren | |
| DE3027600A1 (de) | Verfahren zur herstellung einer aus einer aluminiumlegierung bestehenden lithografischen platte | |
| DE69218801T2 (de) | Halbleiteranordnung mit einer Aluminium/Silizium Kontaktmetallisierung und Verfahren zum Herstellen der Halbleiteranordnung | |
| DE2025670A1 (de) | Kontinuierlich durchgeführtes Plattierungsverfahren | |
| DE3888511T2 (de) | Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen. | |
| DE2028589A1 (de) | Elektrolytisch aufgebrachte Magnet filme | |
| DE19719909A1 (de) | Zweifaches Damaszierverfahren | |
| DE2451486A1 (de) | Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |
|
| 8339 | Ceased/non-payment of the annual fee |