DE69121947T2

DE69121947T2 - Verfahren und Einrichtung zum Generieren von willkürlich adressierten und geformten Feldern in einem graphischen Computersystem

Info

Publication number: DE69121947T2
Application number: DE69121947T
Authority: DE
Inventors: Byron Alcorn; Darel Emmot; Ronald Larson; Desi Rhoden
Original assignee: Hewlett Packard Co
Current assignee: Hewlett Packard Development Co LP
Priority date: 1990-03-16
Filing date: 1991-03-14
Publication date: 1997-01-30
Anticipated expiration: 2011-03-15
Also published as: US5251296A; DE69121947D1; EP0448286A3; EP0448286B1; EP0448286A2; JPH04222066A

Description

Gebiet der Erfindung

Diese Erfindung bezieht sich auf Verfahren und Vorrichtungen zum Aufbereiten von Grafikgrundelementen für Rahmenpuffer in Computergrafiksystemen. Insbesondere bezieht sich diese Erfindung auf Verfahren und Vorrichtungen zum Erzeugen willkürlich geformter Felder (tiles) in Computergrafiksystemen, die Grafikgrundelemente für Rahmenpuffer aufbereiten, und Anzeigevorrichtungen in den Computergrafiksystemen.

Hintergrund der Erfindung

Computergrafik-Workstations können sehr detaillierte Grafiksimulationen für eine Vielzahl von Anwendungen liefern. Ingenieure und Entwickler, die in den Bereichen des rechnergestützten Entwurfs (CAD) und der rechnergestützten Herstellung (CAM) arbeiten, verwenden typischerweise Grafiksimulationen für eine Vielzahl von Berechnungsaufgaben. Die Industrie der Computergrafik-Workstations wurde folglich dazu getrieben, leistungsstärkere Computergrafik-Workstations zu liefern, die Grafiksimulationen schnell und detaillierter durchführen können.
Moderne Workstations mit Grafikfähigkeiten verwenden im allgemeinen "Fenster"-Systeme, um Grafikmanipulationen zu organisieren. Als die Industrie angehalten wurde, schnellere und detailliertere Grafikfähigkeiten zu liefern, versuchten Computer-Workstation-Ingenieure, Hochleistungs-, Mehrfenster- Systeme zu entwickeln, die ein hohes Ausmaß an Benutzerinteraktivität mit der Grafik-Workstation beibehalten.
Eine primäre Funktion der Fenstersysteme in derartigen Grafiksystemen besteht darin, dem Benutzer einen gleichzeitigen Zugriff auf mehrere Prozesse auf der Workstation zu liefern.
Jeder dieser Prozesse liefert dem Benutzer durch seine eigene Fläche auf der Anzeige der Workstation eine Schnittstelle. Das Gesamtergebnis für den Benutzer ist eine Zunahme der Produktivität, da der Benutzer mehr als eine Aufgabe auf einmal verwalten kann, wobei mehrere Fenster mehrere Prozesse auf der Workstation anzeigen.
In Grafiksystemen muß ein bestimmtes Schema implementiert sein, um Grafikgrundelemente für den Systembildschirm "aufzubereiten" oder auf denselben zu zeichnen. "Grafikgrundelemente" sind eine elementare Komponente eines Grafikbildes, beispielsweise ein Mehreck oder ein Vektor. Alle Grafikbilder werden aus Kombinationen dieser Grafikgrundelemente gebildet. Viele Schemata können verwendet werden, um eine Grafikgrundelementaufbereitung durchzuführen. Ein derartiges Schema ist das "Spline-Mosaik"-Schema, das in dem Grafiksystem TURBO SRX, das von der Hewlett-Packard Graphics Technology Division, Fort Collins, Colorado, geliefert wird.
Die Grafikaufbereitungsprozedur findet üblicherweise innerhalb eines Teils der Grafikaufbereitungshardware, die ein "Rahmenpuffer" genannt wird, statt. Ein Rahmenpuffer weist im allgemeinen eine Mehrzahl von Videodirektzugriffsspeicher-Computerchips (VRAM-Computerchips; VRAM = video random access memory) auf, die Informationen speichern, die eine Pixelaktivierung auf dem Anzeigebildschirm des Systems betreffen, die den einzelnen Grafikgrundelementen, die auf dem Bildschirm gezeichnet werden, entspricht. Im allgemeinen enthält der Rahmenpuffer alle Pixelaktivierungsdaten und speichert diese Informationen, bis das Grafiksystem vorbereitet ist, um diese Informationen auf den Bildschirm der Workstation zu zeichnen. Der Rahmenpuffer ist im allgemeinen dynamisch und wird periodisch aufgefrischt, bis die Informationen, die in demselben gespeichert sind, auf den Bildschirm geschrieben werden.
Folglich wandeln Computergrafiksysteme Bilddarstellungen, die in dem Computerspeicher gespeichert sind, in Bilddarstellungen um, die durch Menschen ohne weiteres verständlich sind. Die Bilddarstellungen werden typischerweise auf einem Kathodenstrahlröhrengerät (CRT-Gerät; CRT = cathode ray tube) angezeigt, das in Arrays von Pixelelementen unterteilt ist, die stimuliert werden können, um einen Bereich von farbigem Licht zu emittieren. Die spezielle Farbe des Lichts, das ein Pixel emittiert, wird sein "wert" genannt. Anzeigevorrichtungen, wie z.B. CRTs, stimulieren Pixel typischerweise sequentiell in einer bestimmten regelmäßigen Reihenfolge, beispielsweise von links nach rechts und von oben nach unten, und wiederholen die Sequenz 50 bis 70 mal in der Sekunde, um den Bildschirm aufgefrischt zu halten. Folglich ist ein bestimmter Mechanismus erforderlich, um einen Pixelwert zwischen den Zeiten, zu denen dieser Wert verwendet wird, um die Anzeige zu stimulieren, zurückzuhalten. Der Rahmenpuffer wird typischerweise verwendet, um diese "Auffrisch"-Funktion zu liefern.
Rahmenpuffer oder "Anzeigeprozessoren" zum Anzeigen von Daten in Fenstern auf Anzeigebildschirmen in Grafikaufbereitungssystemen sind in der Technik bekannt. Siehe das U.S.- Patent Nr. 4.780.709, Randall. Wie in dem Patent von Randall gelehrt wird, teilt ein Anzeigeprozessor einen Anzeigebildschirm, beispielsweise eine CRT, in eine Mehrzahl von horizontalen Streifen, wobei jeder Streifen weiter in eine Mehrzahl von "Feldern" ("tiles") unterteilt ist. Jedes Feld stellt einen Abschnitt eines Fensters dar, das auf dem Bildschirm angezeigt werden soll, wobei jedes Feld ferner durch Felddeskriptoren definiert ist, die Speicheradreßorte der Daten, die in dem speziellen Feld angezeigt werden sollen, einschließen. Siehe Randall, Spalte 2, Zeilen 23 bis 35. Diese Felder enthalten im allgemeinen eine Mehrzahl von Pixeln, obwohl ein Feld eine Breite in der Größe eines Pixels aufweisen kann. Jedes Sichtfenster kann durch Kombinationen unterschiedlicher Felder, die rechteckig geformt sind, willkürlich geformt sein. Siehe Randall, Spalte 1, Zeilen 55 bis 67.
Da Rahmenpuffer üblicherweise als Arrays von VRAMs implementiert sind, sind dieselben "Bit-abgebildet" ("bit mapped"), derart, daß Pixelorten auf einer Anzeigevorrichtung x-, y- Koordinaten auf dem Rahmenpuffer zugewiesen sind. Eine einzelne VRAM-Vorrichtung weist selten ausreichend Speicherraum auf, um alle x-, y-Koordinaten, die den Pixelorten für das gesamte Bild auf einer Anzeigevorrichtung entsprechen, vollständig zu speichern, weshalb im allgemeinen mehrere VRAMs verwendet werden. Der spezielle Abbildungsalgorithmus, der verwendet wird, ist eine Funktion verschiedener Faktoren, beispielsweise davon, welche speziellen VRAMs verfügbar sind, wie schnell auf den VRAM zugegriffen werden kann, verglichen damit, wie schnell Pixel aufbereitet werden können, wieviel Hardware benötigt wird, um eine spezielle Abbildung zu unterstützen, und weiterer Faktoren.
Bei Hochleistungs-Computerworkstationsystemen ist es allgemein erwünscht, auf so viele Pixel gleichzeitig zuzugreifen, wie es durchführbar ist. Auf so viele Pixel wie möglich zuzugreifen impliziert jedoch, daß jeder VRAM-Zyklus auf alle VRAMs zugreift. Ferner sind VRAMs hoher Dichte im allgemeinen viel langsamer als die Hardware, die die Pixel aufbereitet. Es existiert daher ein seit langem bekannter Bedarf in der Technik nach Computergrafik-Aufbereitungsvorrichtungen und Rahmenpuffern, die einen gleichzeitigen Zugriff auf so viele Pixel, wie benötigt werden, um ein Bild aufzubereiten, ermöglichen, wodurch die Anzahl von Zugriffen reduziert wird, die für den Rahmenpuffer erforderlich ist, um das Bild vollständig auf zubereiten, und die Zeit verringert wird, die verbraucht wird, um ein Grafikgrundelement schließlich auf den Systembildschirm zu schreiben.
Typische CRT-Geräte zur Verwendung mit Grafikworkstations sind "Rasterabtastungs"-Anzeigevorrichtungen. Typische Rasterabtastungs-Anzeigevorrichtungen erzeugen Bilder, die eine Vielzahl von parallelen, nicht-überlappenden Bändern von Pixeln, die Sätze von parallelen Linien aufweisen, aufweisen. Ein Beispiel eines solchen Systems ist in dem U.S.-Patent Nr. 4.695.772, Lau u.a., offenbart. Die Rasterabtastungsvorrichtung, die in dem Patent von Lau u.a. offenbart ist, ist als ein Array von Feldern organisiert. Siehe Lau u.a., Spalte 2, Zeile 36.
Rasterabtastungsvorrichtungen verwenden im allgemeinen eine Vielzahl von Strahlen für die roten, grünen und blauen Kanäle (RGB) in der CRT. Die Vielzahl von Strahlen schreiben im allgemeinen von der linken Seite der Anzeige-CRT zu der rechten Seite der Anzeige-CRT. Zum Zweck des Teilens der CRT in Felder (ein Prozeß, der "Feldbildung" ("tiling") genannt wird), wird jedes Feld betrachtet, als weise es eine Höhe und eine Auflösung gleich der Vielzahl von Abtastlinien auf, wobei jedes Feld eine spezielle Anzahl von Pixeln breit ist. Das resultierende Grafik-Grundelementbild weist folglich eine Vielzahl von parallelen, nicht-überlappenden Sätzen paralleler Linien von Pixeln auf, die durch eine getrennte Abtastung von Elektronenstrahlen über den CRT-Bildschirm erzeugt werden. Die Felder sind im allgemeinen rechteckig und organisieren das Bild folglich in Arrays mit einer Mehrzahl von Zeilen durch eine eingestellte Anzahl von Spaltenfeldern Siehe Lau u.a., Spalte 4, Zeilen 12 bis 27.
Typischerweise berechnen Aufbereitungalgorithmen aufeinanderfolgende Pixelwerte für aufeinanderfolgende Pixel mit kleinen Änderungen in den x-, y-Adressen derselben von Pixel zu Pixel. Dies bedeutet, daß ein großes Maß an "Kohärenz" der Pixeladressen existiert. Wenn VRAMs für einen gleichzeitigen Pixelzugriff angeordnet werden, ist es erwünscht, daß es möglich ist, daß die Pixel, auf die zugegriffen wird, stark kohärent sind.
Die VRAMs sind derart angeordnet, daß eine rechteckige Region der Anzeige, die "Feld-dimensionierte" Pixel enthält, ein Pixel aufweist, auf das von jedem VRAM zugegriffen wird, der eine Bank aufweist. Eine "Bank" ist ein Schnitt der Tiefe, die für jedes Pixel erforderlich ist, wobei die "Tiefe" bequemerweise als eine VRAM-Breite betrachtet werden kann.
Die Anzahl von Bänken, die für ein Pixel verfügbar ist, ist folglich gleich der Tiefe des Felds geteilt durch die VRAM- Breite, wobei die "Feldgröße" als die Anzahl von VRAMs geteilt durch die Anzahl von Bänken definiert ist.
Um diese Organisation zu veranschaulichen, sei eine Feldgröße von 16 betrachtet, wobei die VRAMs als ein 4x4-Array organisiert sind. Jedes VRAM kann durch einen Großbuchstaben bezeichnet werden, wobei folglich die Großbuchstaben A bis P 16 einzelne VRAMs bezeichnen. Im allgemeinen sind Rahmenpuffer in der horizontalen und der vertikalen Richtung vervielfältigt, wobei jeder VRAM mehrere Pixel enthält, wobei jedes Beispiel eines VRAMs einen eindeutigen Pixelort bezeichnet. Für eine Feldgröße von 16 verwenden 16 kohärente Pixel eine gemeinsame VRAM-Adresse. Folglich hat sich ein übliches Verfahren zum physikalischen Adressieren der VRAMs entwickelt, da, wenn allen VRAMs in dem Rahmenpuffer stets die gleiche VRAM-Adresse gegeben ist, bei jedem VRAM-Zyklus auf eine rechteckige Gruppe von Pixeln zugegriffen wird. Diese rechteckige Gruppe von Pixeln wird als ein "Feld" bezeichnet, wie vorher erläutert wurde.
Bekannte Aufbereitungsalgorithmen, um Pixelwerte zu erzeugen, erzeugen sequentiell alle Pixel, die ein Grundelement, beispielsweise ein Mehreck, bilden. Jedes Grundelement, das eine Bilddarstellung aufweist, wird sequentiell verwendet, um Pixelwerte zu erzeugen. Daher wird eine Gruppe von Pixelwerten erzeugt, die in den Rahmenpuffer-VRAMs gespeichert wird. Die x-, y-Adressen von zumindest einem der Pixel eines Grundelements wird verwendet, um zu bestimmen, welche Zeilen- und Spalten-Adresse den VRAMs geliefert werden soll. Danach können alle Pixel in der Gruppe, die somit erzeugt wird, in einem Feld gespeichert werden, das in den entsprechenden VRAMs gespeichert ist. Jedoch kann nicht auf alle Pixel in der Gruppe mit einem ersten Feldzugriff zugegriffen werden, weshalb auf zusätzliche Felder von dem Rahmenpuffer zugegriffen werden muß, damit das System ein Grundelement auf eine CRT schreibt.
Die mittlere Anzahl von Pixeln, die tatsächlich mit jedem Feldzugriff gespeichert wird, wird die "Feldtrefferrate" genannt. Da Grundelemente üblicherweise nicht rechteckig sind, kann die Feldtrefferrate ziemlich gering sein, da nicht jeder Zugriff auf den Rahmenpuffer jede Zeilen- und Spalten- Adresse für jedes Pixel außerhalb einer rechteckigen Region treffen kann. Es existiert daher ein seit langem bekannter Bedarf in der Technik danach, Feldtrefferraten auf Rahmenpuffer-Computergrafiksystemen zu verbessern. Dieser seit langem bekannte Bedarf in der Technik wurde bisher nicht durch irgendwelche früheren Aufbereitungsalgorithmen oder Computerworkstation-Rahmenpuffer und -Aufbereitungsvorrichtungen erfüllt.
Die WO-A-89/06031 offenbart ein Verfahren und eine Einrichtung zum Zeichnen einer konvexen geometrischen Figur in einen Rahmenpufferspeicher, der als eine Mehrzahl von Aktualisierungsarrays von bestimmten Originalen, die den Rahmenpuffer in Felder teilen, sequentiell adressierbar ist. Ein Array weist Pixelspeicherorte auf, von denen jeder durch einen Versatz von dem Array-Original spezifizierbar ist. Die Orte sind gleichzeitig aktualisierbar. Eine Figur ist als ein Satz von gerichteten Linien spezifiziert; die Liniensegmente zwischen wechselseitigen Schnittpunkten weisen die Figurgrenze auf; die Segmente durchwandern die Grenze in einem einfachen Sinn. Für ein Aktualisierungsarray wird die Seitigkeit (sidedness) des Pixels gleichzeitig für jeden Pixelort und gleichzeitig für jede gerichtete Linie bezüglich der Linie ausgewertet, um ein Ein-Bit-Liniendiskriminante Signal abzuleiten. Für jeden Ort werden die Liniendiskriminante-Signale UND-verknüpft, um ein resultierendes Diskriminanten- Signal abzuleiten; ein erster Wert, der die Außenseitigkeit (outsidedness) des Pixels bezüglich der Figur spezifiziert, verhindert ein Schreiben auf den Ort. Das Verfahren wird für weitere Arrays wiederholt, um die Figur, die gezeichnet werden soll, in Felder zu teilen.

Zusammenfassung der Erfindung

Merkmale der Erfindung sind in den Ansprüchen 1 und 5 definiert.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Rahmenpuffer, der eine Mehrzahl von VRAMs aufweist, in denen rechteckig geformte Felder erzeugt werden.
Fig. 2 ist ein Rahmenpuffer, der gemäß der vorliegenden Erfindung geschaffen ist, in dem willkürlich geformte, willkürlich adressierte Felder erzeugt sind.
Fig. 3 ist ein System zum Erzeugen willkürlich geformter, willkürlich adressierter Felder, die für einen Grafikrahmenpuffer und zum Abbilden von Grafikgrundelementen auf einer Anzeigevorrichtung, beispielsweise einer CRT, aufbereitet werden.
Fig. 4 ist ein Flußdiagramm, das ein Verfahren zum Erzeugen willkürlich geformter, willkürlich adressierter Felder für einen Grafikrahmenpuffer und zum Anzeigen der willkürlich geformten, willkürlich adressierten Felder, die Grafikgrundelementen auf einer Anzeigevorrichtung entsprechen, zeigt.

Detaillierte Beschreibung der bevorzugten Ausführunpsbeispiele

Die oben genannten, seit langem bekannten Bedürfnisse werden durch Verfahren und Vorrichtungen, die gemäß der vorliegenden Erfindung geschaffen werden, gelst, welche willkürlich adressierte und willkürlich geformte Felder in Rahmenpuf fer-orientierten Computergrafiksystemen liefert. Alle Grafikuntersysteme können als Feld-organisiert betrachtet werden. Der Hauptunterschied zwischen den zahlreichen unterschiedlichen Arten von Feld-organisierten Grafikuntersystemen auf dem heutigen Markt ist die Größe der Felder. Beispielsweise können einige Grafikuntersysteme auf einzelne Pixel, die als 1x1x1-Felder betrachtet werden können, zugreifen. Andere greifen auf Feldgrößen zu, die mehrere Pixel in den x-, y-Richtungen (Zeilen und Spalten) sind.
Typische Rasterabtastanzeigen sind entlang Abtastlinien organisiert, wobei Pixel in der Anzeige gemäß Bit-abgebildeten oder Rahmenpuffer-Koordinatenpixelwerten aktiviert werden. Auf diese Weise werden Grafikgrundelemente, die potentiell zufällige Ausrichtungen und Größen aufweisen, auf die Rasteranzeige gezeichnet. Auf einen Rahmenpuffer wird zugegriffen, indem eine Raster-CRT gemäß einem Zeilenadreß-Übernahmesignal (RAS; RAS row address strobe) und einem Spaltenadreß-Übernahmesignal (CAS; CAS = column address strobe) abgetastet wird.
Um die Feldorganisation in einem Rasterabtastungs-CRT- und Grafikrahmenpuffer-System zu veranschaulichen, sei eine Standard-4x4-Feldorganisation mit einer RAS-Größe von 128w x 32h und 32w x 8h Spalten, das in Fig. 1 gezeigt ist, betrachtet. Da jede Feldgröße 4x4 ist, existiert eine Gesamtzahl von 16 VRAMs in jedem der Blöcke, die allgemein bei 20 gezeigt sind. Jedem VRAM ist ein Großbuchstabe, A bis P, zugewiesen, wie in den mittleren Blöcken gezeigt ist, die viermal vervielfältigt wurden. Durch das individuelle Adressieren von jedem der VRAMs existiert keine Begrenzung auf die Ausrichtung des Felds. Folglich ist jeder 4x4-Bereich in dem VRAM-Array aus allen 16 RAMs gebildet, beispielsweise das 4x4-Feld, das bei 30 gezeigt ist. Da dieses Array aus 128.000 x 8 Teilen (128K x 8) gebildet ist, ist jedes "Pixel" 8 Bit tief, weshalb eine effektive Byteadressierbarkeit für das Feld, das bei 30 gezeigt ist, existiert.
Die Anfangsadresse jeder Abtastlinie auf der Raster-CRT ist auf der linken Seite in Fig. 1. Der obere linke Block entspricht dem oberen linken Abschnitt der CRT-Vorrichtung. Folglich beginnen die ersten vier Abtastlinien in der Spalte 0, Zeile 0, die allgemein bei 40 gezeigt ist. In gleicher Weise beginnen die zweiten vier Abtastlinien in der Spalte 32, Zeile 0, die bei 50 gezeigt ist. Die weiteren Sätze von Abtastlinien setzen sich auf eine gleichartige Weise fort, wobei das Kreuz zwischen der Zeile 0 und der Spalte 1 in der horizontalen Richtung (x) gerade nach der Spalte 31 ist. Die Vervielfältigung in der horizontalen und der vertikalen Richtung, x bzw. y, zeigt an, daß jeder VRAM mehrere Pixel enthält, wobei jedes Beispiels eines VRAMs einen eindeutigen Pixelort bezeichnet.
Die gestrichelt umrissenen Regionen des Rahmenpuffers, die in Fig. 1 dargestellt sind, stellen Regionen auf dem Rahmenpuffer dar, in denen jedes Pixel die gleiche VRAM-Adresse aufweist, die durch eine spezielle Zeilen- und Spaltennummer definiert ist. 16 kohärente Pixel teilen eine gemeinsame VRAM-Adresse. Das herkömmliche Verfahren zum physikalischen Adressieren von VRAMs in einem Rahmenpuffer kann dann mit dem Rahmenpuffer, der in Fig. 1 gezeigt ist, veranschaulicht werden, da allen VRAMs in dem Rahmenpuffer stets die gleiche VRAM-Adresse gegeben ist. Daher wird bei jedem VRAM-Zyklus auf eine rechteckige Gruppe von Pixeln zugegriffen.
Übliche Aufbereitungsalgorithmen, die Pixelwerte und rechteckige Felder erzeugen, erzeugen üblicherweise sequentiell alle Pixel, die ein Grundelement, beispielsweise ein Mehreck, bilden. Jedes Grundelement, das die Bilddarstellung bildet, wird dann verwendet, um sequentiell Pixelwerte zu erzeugen. Die Pixelwerte werden in den Rahmenpuffer-VRAMs gespeichert, wobei die x-, y-Adresse von zumindest einem der Pixel verwendet wird, um zu bestimmen, welche Zeilen- und Spaltenadresse zu dem VRAM geliefert werden sollte. Danach werden alle Pixel in der Gruppe, die so erzeugt ist, in einein rechteckigen Feld von Pixeln gespeichert. Jedoch kann nicht auf alle Pixel in dem Feld durch den ersten Rechteckfeldzugriff zugegriffen werden, so daß auf zusätzliche Felder zugegriffen werden muß, um den Prozeß des Schreibens des Grafikgrundelements auf die CRT abzuschließen.
Die mittlere Anzahl von Pixeln, die tatsächlich in dem Feld gespeichert sind, ist als die "Feldtrefferrate" definiert. Da jedoch Grundelemente im Durchschnitt allgemein keine Rechtecke sind und bekannte Felder in früheren Grafikrahmenpuffersystemen rechteckig sind, kann die Feldtrefferrate ziemlich gering sein.
Eine geringe Feldtrefferrate bekundet ein ineffizientes Grafikrahmenpuffersystem, das eine erhöhte Anzahl von Rahmenpufferzugriffen erfordert, um die Grundelemente auf den Bildschirm zu schreiben. Eine erhöhte Anzahl von Rahmenpufferzugriffen erfordert ferner, daß das Computergrafiksystem unannehmbare zusätzliche Computerrechenzeiten einführt.
Gemäß der vorliegenden Erfindung wird bei bevorzugten Ausführungsbeispielen entsprechend nicht-rechteckigen Feldern, die Pixelwerte enthalten, auf den Rahmenpuffer zugegriffen. Die Feldformen werden dann dynamisch modifiziert, um eine "am besten passende" Gruppe von Pixeln, die durch eine Grafikaufbereitungsvorrichtung für das Grafikgrundelement erzeugt wird, zu liefern. Obwohl Felder, die gemäß der vorliegenden Erfindung geliefert werden, noch eine bestimmte konstante Anzahl von Pixeln darstellen, auf die parallel zugegriffen wird, sind bei bevorzugten Ausführungsbeispielen die Pixel in einem Feld nicht darauf beschränkt, die gleiche VRAM-Adresse aufzuweisen. Bei noch weiteren Ausführungsbeispielen kann ein Feld eine beliebige Gruppe von Pixeln sein, wobei jedes Pixel von einem einzigen VRAM kommt. Obwohl es möglich ist, daß die Pixel kohärent sind, ist es gemäß der vorliegenden Erfindung nicht erforderlich, daß dieselben kohärent sind.
Bezugnehmend auf Fig. 2 wird ein Vergleich der Feldtreffer rate für willkürlich geformte, willkürlich adressierte Felder, die gemäß der vorliegenden Erfindung geschaffen sind, für ein Grafikgrundelement auf einem Rahmenpuffergrafiksystem mit der Trefferrate für rechteckige Felder verglichen. Das gewünschte Grundelement, das aufbereitet werden soll, ist in gestrichelten Linien bei 60 gezeigt. Zugriffe mit rechteckigen Feldern, die in gestrichelten Linien allgemein bei 70 gezeigt sind, erfordern vier Rahmenpufferzugriffe mit einem Mittel von 4,75 Pixeln pro Feld, wenn die Felder rechteckig geformt sind. Wenn Felder gemäß der vorliegenden Erfindung geschaffen werden, wie in der deutlichen Linie bei 72 und 74 gezeigt ist, sind nur zwei Rahmenpufferzugriffe erforderlich, um das gleiche Grundelement mit einem Durchschnitt von 9,5 Pixeln pro zugegriffenem Feld zu bilden.
Das Feld 72 ist, obwohl es rechteckig ist, willkürlich ausgerichtet und enthält alle VRAMs A bis P. Das Feld 74 ist sowohl willkürlich geformt als auch willkürlich ausgerichtet und enthält alle VRAMs A bis P. Folglich erhöhen die willkürlich geformten Felder die Trefferrate um einen Durchschnitt von 100% über feste, rechteckig geformte und rechteckig ausgerichtete Felder. Dies liefert eine signifikante Abnahme der Anzahl von Zugriffen, die für den Rahmenpuffer erforderlich sind, um das Grafikgrundelement auf zubereiten. Daher liefern willkürlich geformte Felder das sehr erwünschte Ergebnis des Reduzierens von Rahmenpufferzugriffen, wodurch die zusätzliche Mikroprozessorrechenzeit reduziert und die Geschwindigkeit, mit der Grafikgrundelemente auf eine CRT geschrieben werden können, erhöht wird. Willkürlich geformte und willkürlich ausgerichtete Felder, die gemäß der vorliegenden Erfindung geliefert werden, erfüllen einen seit langem bekannten Bedarf in der Technik nach Grafikaufbereitungssystemen, die die VRAM-Architektur in einem Rahmenpuffer vollständig und effizient nutzen und die Zeit stark reduzieren, die notwendig ist, um Grafikgrundelemente auf eine Anzeigevorrichtung zu schreiben.
Systeme, die gemäß der vorliegenden Erfindung geschaffen werden, erzeugen willkürlich geformte und willkürlich ausgerichtete Felder auf Grafikrahmenpuffern und schreiben diese Grafikgrundelemente auf Anzeigevorrichtungen, beispielsweise CRTs. In Fig. 3 ist bei 80 allgemein ein Rahmenpuffer gezeigt. Der Rahmenpuffer ist in Gruppen von willkürlich geformten Unterfeldern, die allgemein bei 90 gezeigt sind, geteilt. Bei bevorzugten Ausführungsbeispielen bestehen die Unterfelder aus Feldern 90 von 1x4 Pixeln, die willkürlich ausgerichtet sind. Die CRT-Vorrichtung 100 ist gezeigt, wobei ein Grafikgrundelement 110 auf dieselbe geschrieben ist. Als ein Beispiel eines typischen Grafikgrundelements weist das Grafikgrundelement 110 eine vierseitige trapezförmige Figur auf. Die Anzeigevorrichtung, beispielsweise die CRT 100, stimuliert typischerweise sequentiell Pixel 50 bis 70 mal in der Sekunde, so daß das Grundelement 110 auf der CRT 100 abgebildet bleibt.
Die CRT weist allgemein Pixel mit x- und y-Koordinatenwerten auf. Die x- und y-Koordinatenwerte entsprechen Zeilen- bzw. Spalten-Werten auf dem Rahmenpuffer 80. Eine Aufbereitungseinrichtung 115 ist durch eine Datenleitung, die Pixelwertdaten busmäßig von der Aufbereitungseinrichtung zu dem Rahmenpuffer durch eine Spaltenadreßleitung 125 und eine Zeilenadreßleitung 135 leitet, mit dem Rahmenpuffer 80 verbunden.
Bei noch weiteren bevorzugten Ausführungsbeispielen ist die Aufbereitungseinrichtung 115 in einen Satz von vier getrennten Unteraufbereitungsmaschinen unterteilt, die bei 120, 130, 140 bzw. 150 gezeigt sind. Die Spaltenadreßleitung 125, die ein CAS-Signal enthält, und die Zeilenadreßleitung 135, die ein RAS-Signal enthält, sind schnittstellenmäßig mit jeder der Unteraufbereitungsvorrichtungen 120, 130, 140 und 150 verbunden. Gemäß der vorliegenden Erfindung erzeugen die vier unabhängigen Unteraufbereitungsvorrichtungen jeweils alle Pixelwerte für das Grundelement 110 mit der gleichen y-Adresse, modulo 4. Dies ermöglicht, daß ein Feld eine größere vertikale Höhe aufweist, um besser mit der Form des Grundelements 110 übereinzustimmen.
Jeder der vier unabhängigen Unteraufbereitungsmaschinen 120 bis 150 ist eine unterschiedliche Modub 4-Nummer zugewiesen, wobei jede Maschine alle Pixel für das Grundelement 110 mit einer gegebenen y-Adresse erzeugt, bevor irgendwelche Pixel mit anderen y-Adressen erzeugt werden. Auf diese Weise wird eine Gruppe von Pixeln mit der gleichen y-Adresse als eine "Spanne" definiert, wobei die Pixel in einer Spanne sequentiell mit aufeinanderfolgenden x-Adressen erzeugt werden. Jede der vier Unteraufbereitungsvorrichtungen erzeugt eine getrennte Spanne, wobei, da die vier getrennten Unteraufbereitungsvorrichtungen nur lose gekoppelt sind, eine gegebene Maschine alle Pixel für ein Grundelement vollständig aufbereiten kann und sich dann unabhängig von den anderen Maschinen zu dem nächsten Grundelement weiterbewegen kann.
Jede der Unteraufbereitungsvorrichtungen 120 bis 150 liefert die x- und die y-Adresse des ersten Pixels, das dieselbe in jeder Spanne erzeugt, und die Richtung in x-, in der es beabsichtigt, nachfolgende Spannenpixel zu erzeugen. Daher werden vier derartige Spannenadressen, eine von jeder der Unteraufbereitungsvorrichtungen, verwendet, um Adressen für die Rahmenpuffer-VRAMs zu erzeugen. Bei noch weiteren bevorzugten Ausführungsbeispielen bestehen die willkürlich geformten Felder, die gemäß der vorliegenden Erfindung geschaffen werden, aus vier Gruppen von Pixeln, wobei jede Gruppe kohärent ist, die vier Gruppen jedoch unkorreliert sind. Die vier Gruppen von Pixeln sind bei 90 gezeigt und erzeugen das Feld, das dem Grundelement 110 auf der CRT entspricht. Außerdem stellen die Pixel in einer Gruppe zumindest zwei VRAM-Spaltenadressen dar.
Die Aufbereitungseinrichtung 115 ist durch eine Datenleitung 160 schnittstellenmäßig mit einer Zugriffseinrichtung 170 verbunden. Die Datenleitung 160 leitet busmäßig Daten, die multiplexte und Auffrisch-Adressen, die allgemein bei 162 gezeigt sind, ebenso wie Spannenadressen, die allgemein bei 164 gezeigt sind, aufweisen, zu der Zugriffseinrichtung 170. Der Rahmenpuffer 80 ist schnittstellenmäßig durch die CAS- Leitung 125 und die RAS-Leitung 135 mit der Zugriffseinrichtung 170 verbunden. Die Spaltenadreßleitung 125 gibt ein CAS-Signal von der Zugriffseinrichtung 170 zu dem Rahmenpuffer 80 aus, das die Spaltenabtastung für die Rasteranzeige bezeichnet, während die Zeilenadreßleitung 135 ein RAS-Signal zu dem Rahmenpuffer 80 für die Zeilenabtastung ausgibt.
Ein Tor 180 des Rahmenpuffers 80 liefert einen Zugriff auf die CRT 100, wenn ein neues Grundelement auf der CRT 100 abgebildet werden muß. Wenn ein neues Grundelement, das für den Rahmenpuffer aufbereitet wurde, auf der CRT 100 abgebildet werden soll, wird das Tor 180 durch die Zugriffseinrichtung aktiviert, derart, daß die Felder auf dem Rahmenpuffer 80, die die Pixel in dem neuen Grundelement darstellen, auf der CRT 100 gezeichnet werden können.
In Fig. 4 ist ein Flußdiagramm bevorzugter Ausführungsbeispiele der Verfahren zum Abbilden von Grundelementen auf Grafikanzeigevorrichtungen dargestellt. Das Verfahren beginnt mit einem Schritt 190. Es ist bei einem Schritt 200 erwünscht, für Pixel mit der gleichen y-Adresse, modulo 4, mit vier unabhängigen Zugriffen auf den Rahmenpuffer zuzugreifen. In einem Schritt 210 wird jedem der unabhängigen Zugriffe eine Modulo 4-Nummer zugewiesen. Vorzugsweise werden für jeden Zugriff alle Pixel mit einer gegebenen y- Adresse für ein einzelnes Grundelement erzeugt, wodurch eine Gruppe von Pixeln gebildet wird, die in einem Schritt 220 als eine Spanne definiert wird. Folglich werden vier unabhängige Spannen erzeugt.
In einem Schritt 230 werden sequentiell vier derartige Spannen mit aufeinanderfolgenden x-Adressen erzeugt. In einem Schritt 240 ist es allgemein erwünscht, die Spalten- und Zeilen-Adresse eines ersten Pixels in jeder Spanne und die Spaltenrichtung in x für aufeinanderfolgende Spannenpixel für alle vier Zugriffe der Rahmenpuffer-VRAMs auf zubereiten. In einem Schritt 250 werden aus jeder der Spannenadressen, die in den Schritten 220 bis 240 derart bestimmt wurden, Adressen für den Rahmenpuffer erzeugt.
In einem Schritt 260 ist es erwünscht, zu bestimmen, ob weitere y-Adressen für das Grundelement benötigt werden. Wenn weitere y-Adressen, die Spalten entsprechen, tatsächlich für das Grundelement existieren, beginnt das Verfahren erneut beim Schritt 200 und neue Spannenadressen und folglich ein Feld für einen neuen Satz von Spannen, die unterschiedlichen Spaltenadressen entsprechen, werden berechnet. Wenn keine weiteren Spalten- oder y-Adressen existieren, wurde das Grundelement im Schritt 270 für den Rahmenpuffer aufbereitet, und die CRT kann nachfolgend entweder mit dem Grundelement aufgefrischt werden, oder das Grundelement kann erstmalig aufgezeichnet werden. Das Verfahren wird dann bei 280 beendet.
Die vier Spannen, die so für jede Spaltenadresse, modulo 4, erzeugt werden, erzeugen ein willkürlich geformtes und willkürlich adressiertes Feld, das die Feldtrefferrate für einen Rahmenpufferzugriff um zumindest 100% über den einer festen rechteckigen Form und eines rechteckig ausgerichteten Felds erhöht. Dies wird durch das Erzeugen willkürlich geformter, willkürlich ausgerichteter Felder erreicht, die ein "am besten passendes" Feld für Grafikgrundelemente auf dem System liefern. Dies ist ein sehr erwünschtes Ergebnis, da die Mikroprozessorzeit, um die Grundelemente von Feldern, die für den Rahmenpuffer aufbereitet wurden, abzubilden, stark reduziert ist, und die Geschwindigkeit, in der Grundelemente auf die Grafiksystem-Anzeigevorrichtung geschrieben werden, wesentlich erhöht ist.
Folglich lösen willkürlich geformte, willkürlich adressierte Felder, die gemäß der vorliegenden Erfindung geliefert werden, die dynamisch modifiziert sind, um aus der Gruppe von Pixeln, die durch die Aufbereitungsvorrichtung erzeugt werden, eine am besten passende zu liefern, einen seit langem bekannten Bedarf in der Technik nach Vorrichtungen, die schnell und effizient Grafikbilder, die auf Rahmenpuffern aufbereitet werden, auf Grafikanzeigevorrichtungen, beispielsweise CRTs, aufzeichnen. Dieser Bedarf wurde durch frühere Bit-abgebildete Rahmenpuffersysteme bisher in der Technik nicht erfüllt.
Folglich wurden Verfahren und Vorrichtungen zum Erzeugen willkürlich geformter und willkürlich adressierter Felder in Grafikrahmenpuffersystemen beschrieben. Obwohl bevorzugte Ausführungsbeispiele offenbart und beschrieben wurden, ist es für Fachleute offensichtlich, daß innerhalb des wahren Bereichs der Erfindung, wie er durch die beigefügten Ansprüche definiert ist, Modifikationen derselben existieren.

Claims

1. Ein Verfahren des Aufbereitens von Grafikgrundelementen (110) für eine Anzeigeeinrichtung (100) in einem Computergrafik-Rahmenpuffersystem, das ein Array von adressierbaren Videodirektzugriffsspeicher-chips (VRAM) aufweist, die zugeordnet sind, um einen Grafikrahmenpuffer (80) zu bilden, wobei das Verfahren folgende Schritte aufweist:

Adressieren der VRAMs in dem Rahmenpuffer (80) mit Koordinatenpixelorten auf der Anzeigevorrichtung (100) entsprechend den Orten der Grafikgrundelemente (110) auf der Anzeigevorrichtung (100), wobei der Adressierungsschritt das einzelne Adressieren mehrerer VRAMs mit einer getrennten Spalten- und Zeilen-Adresse (100) aufweist; und

Zugreifen auf den Rahmenpuffer (80) mit einer Grafikaufbereitungsvorrichtung (115), die mehrere Unteraufbereitungsvorrichtungen (120, 130, 140, 150) aufweist, um ein willkürlich geformtes Feld (74) von Pixeln zu liefern; wobei der Zugriffsschritt die Teilschritte des Erzeugens einer Mehrzahl von nicht-ausgerichteten kleineren Feldern (90) aufweist, wobei jedes kleinere Feld (90) durch eine unterschiedliche Unteraufbereitungsvorrichtung erzeugt wird und eine Mehrzahl von Pixeln mit einer gemeinsamen y-Adresse aufweist.

2. Das Verfahren gemäß Anspruch 1, bei dem der Zugriffsschritt ferner folgenden Schritt aufweist:

dynamisches Modifizieren der willkürlich geformten Felder (72) in Gruppen von Pixeln, die eine beste Anpassung an die Grafikgrundelemente (110) liefern.

3. Das Verfahren gemäß Anspruch 1, bei dem die Anzeigeeinrichtung (110) eine Kathodenstrahlröhre (CRT) ist.

4. Das Verfahren gemäß Anspruch 1, bei dem die VRAMs VRAMs mit 128 k sind, die acht Bits tief sind.

5. Ein System zum Aufbereiten von Grafikgrundelementen mit folgenden Merkmalen:

einer Anzeigeeinrichtung (100) zum Anzeigen der Grafikgrundelemente (110);

einer Rahmenpuffereinrichtung (80), die schnittstellenmäßig mit der Anzeigeeinrichtung (110) verbunden ist, zum Adressieren der Grundelementorte auf der Anzeigeeinrichtung (110) gemäß einer Mehrzahl von Zeilen und Spalten;

einer Aufbereitungseinrichtung (115), die schnittstellenmäßig mit der Rahmenpuffereinrichtung (80) verbunden ist, zum Erzeugen von Gruppen von Pixelwerten auf der Anzeigeeinrichtung (110) entsprechend den Grafikgrundelementen (110), wobei die Aufbereitungseinrichtung (115) eine Mehrzahl von Pixelunteraufbereitungsvorrichtungen aufweist, wobei jede der Mehrzahl von Unteraufbereitungsvorrichtungen lose mit jeder anderen der Mehrzahl von Unteraufbereitungsvorrichtungen gekoppelt ist, und wobei jede der Unteraufbereitungsvorrichtungen alle Pixelwerte für die Grafikgrundelemente (110) erzeugt, die eine gemeinsame y-Adresse modulo N aufweisen, wobei N ein vorbestimmter Wert ist, wodurch eine vorbestimmte Spanne von Pixeln erzeugt wird; und

einer Zugriffseinrichtung (170), die schnittstellenmäßig mit der Rahmenpuffereinrichtung (80) verbunden ist, um auf Felder (72) auf der Rahmenpuffereinrichtung (80) zuzugreifen, wobei die Felder (72) durch die Zugriffseinrichtung (170) dynamisch modifiziert werden, um eine beste Anpassung der Gruppen von Pixeln an die Grafikgrundelemente (110) zu erhalten.

6. Das System gemäß Anspruch 5, bei dem die Anzeigeeinrichtung (100) eine Kathodenstrahlröhre (CRT) ist.

7. Das System gemäß Anspruch 6, bei dem die Rahmenpuffereinrichtung (80) eine Mehrzahl von adressierbaren, integrierten Videodirektzugriffsspeicher-Schaltungschips (VRAM) aufweist.

8. Das System gemäß Anspruch 7, das vier Unteraufbereitungsvorrichtungen aufweist.

9. Das System gemäß Anspruch 5, bei dem der vorbestimmte Wert vier ist.

10. Das System gemäß Anspruch 9, bei dem jede der vier Unteraufbereitungsvorrichtungen die Pixel in einer Spanne sequentiell mit aufeinanderfolgenden x-Adressen auf der Anzeigeeinrichtung (100) erzeugt.

11. Das System gemäß Anspruch 10, bei dem jede Unteraufbereitungsvorrichtung eine y-Adresse und eine x-Adresse eines ersten Pixels, das in einer Spanne erzeugt ist, und eine nachfolgende Richtung auf der Anzeigeeinrichtung (100) zum Erzeugen nachfolgender Pixel liefert.