DE69118249T2 - Verriegelschaltung - Google Patents

Description

• Die Erfindung betrifft eine Verriegelungsschaltimg mit:
• - einem Differenzverstärker, der von einem ersten und einem zweiten Transistor gebildet wird, von denen jeder eine erste und eine zweite Hauptelektrode und eine Steuerelektrode hat, wobei die ersten Hauptelektroden bei einem ersten Knotenpunkt miteinander verbunden sind und die Steuerelektroden mit Datensignal-Eingangsanschlüssen zum Anschiießen eines zu verriegelnden Datensignals gekoppelt sind,
• - mit dem ersten Knotenpunkt gekoppelten Vorspannmitteln zum Erzeugen eines Eingangsruhestroms im ersten Knotenpunkt,
• - einer ersten und einer zweiten Lastimpedanz, die zwischen einem ersten Versorgungsanschluß und einem ersten bzw. zweiten Ausgangsanschluß eingefügt ist, zur Lieferung eines verriegelten Ausgangssignals,
• - einem Flipflop, der einen dritten und einen vierten Transistor mit je einer ersten und einer zweiten Hauptelektrode und einer Steuerelektrode umfaßt, wobei die ersten Hauptelektroden bei einem zweiten Knotenpunkt miteinander verbunden sind, die zweite Hauptelektrode des dritten Transistors und die Steuerelektode des vierten Transistors mit dem ersten Ausgangsanschluß gekoppelt sind und die zweite Hauptelektrode des vierten Transistors und die Steuerelektrode des dritten Transistors mit dem zweiten Ausgangsanschluß gekoppelt sind,
• - Schaltmitteln, um in Reaktion auf ein Taktsignal die zweiten Hauptelektoden des ersten und des zweiten Transistors mit dem ersten bzw. dem zweiten Ausgangsanschluß zu koppeln, wobei die Schaltmittel von einem fünften und einem sechsten Transistor mit je einer ersten und einer zweiten Hauptelektrode und einer Steuerelektrode gebildet werden, wobei die Steuerelektroden mit einem Taksignal-Eingang zum Anschließen des Taksignals gekoppelt sind, die ersten Hauptelektroden des fünften und des sechsten Transistors mit den zweiten Hauptelektroden des ersten bzw. des zweiten Transistors und die zweiten Hauptelektroden des fünften und des sechsten Transistors mit dem ersten bzw. dem zweiten Ausgangsanschluß gekoppelt sind.
• In der vorliegenden Beschreibung und den Ansprüchen entsprechen die erste Hauptelektrode, die zweite Hauptelektrode und die Steuerelektrode eines Transistors dem Emitter, Kollektor bzw. der Basis, wenn Bipolartransistoren verwendet werden und Source, Drain bzw. Gate, wenn Unipolartransistoren verwendet werden.
• Eine Verriegelungsschaltung dieser Art ist aus "An 8-bit 100-MHz Full- Nyquist Analog-to-Digital Converter", IEEE Journal Of Solid-State Circuits, Bd. 23, Nr.6, Dezember 1988, 5. 1334-1344, Fig. 12, bekannt. In dieser Verriegelungsschaltung nach dem Stand der Technik sind die Transistoren vorn bipolaren npn-Typ. Wenn das Taktsignal hoch ist, werden der fünfte und der sechste Transistor der Schaltmittel leitend und verbinden die Kollektoren des ersten und des zweiten Transistors des Differenzverstärkers mit der ersten und der zweiten Lastimpedanz. An dem ersten und zweiten Ausgangsanschluß liegt dann ein verstärktes Datensignal an. In diesem Moment ist das Flipflop nicht aktiv, weil der zweite Knotenpunkt mit Hilfe zweier weiterer Transistoren, deren Basen mit Hilfe des inversen Taktsignals vorgespannt werden, stromlos gehalten wird.
• Wenn das Taktsignal niedrig ist, sperren der fünfte und der sechste Transistor, so daß die Verbindungen zwischen den Kollektoren des ersten und des zweiten Transistors des Differenzverstärkers und der ersten und zweiten Lastimpedanz unterbrochen werden. Eine weitere Änderung des Datensignals hat dann keinen Einfluß mehr auf die Spannungsdifferenz am ersten und zweiten Ausgangsanschluß Die Verriegelungsschaltung umfaßt zwei weitere Transistoren, deren Kollektoren mit dem zweiten Knotenpunkt verbunden sind, die Basen mit einem Eingangsanschluß zum Empfangen eines invertierten Taktsignals und deren Emitter, bei jeweils einem ersten oder zweiten Emitter-Knotenpunkt, mit jeweils dem Emitter des fünften oder sechsten Transistor verbunden sind. Zugleich mit dem Abfall des Taktsignals werden die beiden weiteren Transistoren von dem invertierten Taktsignal leitend gemacht, so daß der zweite Knotenpunkt mit den Kollektoren des ersten und des zweiten Transistors des Differenzverstärkers verbunden ist. Der Eingangsruhestrom der Vorspannmittel fließt jetzt durch den ersten und den zweiten Transistor zum zweiten Knotenpunkt, so daß der Flipflop wieder getriggert wird und die Differenzspannung am ersten und zweiten Ausgangsanschluß regenerativ verstärkt und verriegelt wird.
• Ein Nachteil dieser bekannten Verriegelungsschaltung ist, daß der erste oder zweite Emitter-Knotenpunkt eine längere Zeitdauer stromlos werden kann, wenn sich das Vorzeichen der Differenzspannung an den Datensignal-Eingangsanschlüssen nicht umkehrt. Während dieser Zeitdauer kann die Spannung an dem betreffenden Emitter-Knotenpunkt wegdriften. Wenn anschließend sich das Vorzeichen der Differenzspannung umkehrt, wird der betreffende Transistor des Differnzverstärkers leiten und an den Emitter-Knotenpunkt Strom liefern. Wegen des Vorhandenseins von parasitären Kapazitäten am Emitter-Knotenpunkt wird es einige Zeit dauern, bevor die Kapazitäten aufgeladen sind und die Differenzspannung am ersten und zweiten Ausgangsanschluß mit der Vorzeichenumkehr des Datensignals in Übereinstimmung gebracht worden ist. Bei hohen Taktsignalfrequenzen kann es vorkommen, m Abhängigkeit von der Größe des Datensignals, daß die Vorzeichenumkehr der Differenzspannung am ersten und zweiten Ausgangsanschluß zu dem Zeitpunkt, zu dem das Taktsignal wieder niedrig wird und die Schaltung den Verriegelungsbetrieb aufnimmt, noch nicht erfolgt ist. Dann wird eine fehlerhafte Entscheidung getroffen.
• Der Erfindung liegt unter anderem die Aufgabe zugrunde, eine Verriegelungsschaltung mit verbesserter Entscheidungsgenauigkeit zu verschaffen.
• Hierzu ist eine Verriegelungsschaltung der eingangs erwähnten Art erfindungsgemäß dadurch gekennzeichnet, daß der zweite Knotenpunkt mit der zweiten Hauptelektrode des zweiten Transistors gekoppelt ist und daß der Flipflop weiterhin einen siebten und einen achten Transistor enthält, mit je einer ersten und einer zweiten Hauptelektrode und einer Steuerelektrode, wobei die ersten Haupteleloroden bei einem dritten Knotenpunkt miteinander und mit der zweiten Hauptelektrode des ersten Transistors gekoppelt sind, und die Steuerelektroden und die zweiten Hauptelektroden des siebten und achten Transistor mit entsprechenden Elektroden des jeweiligen dritten und vierten Transistors verbunden sind.
• In der erfindungsgemaßen Verriegelungsschaltung umfaßt das Flipflop zwei zusätzliche Transistoren, deren Emitter, wieder unter der Anhahme, daß es bipolare npn-Transistoren sind, mit dem Kollektor des ersten Transistors des Differenzverstärkers bei einem dritten Knotenpunkt verbunden sind, während der zweite Knotenpunkt mit dem Kollektor des zweiten Transistors verbunden ist. Wenn das Taktsignal am Taksignaleingang und das Datensignal am mit der Basis des ersten Transistors verbundenen Datensignalanschluß beide hoch sind, werden der erste und der fünfte Transistor leiten und die Spannung am dritten Knotenpunkt wird auf eine einzelne Diodenspannung fixiert, wenn eine Takisignalspannung angelegt wird. Bei einem genügend großen Datensignal wird der zweite Transistor sperren und kann die Spannung am zweiten Knotenpunkt in positiver Richtung wegdriften. Sobald der zweite Transistor in Reaktion auf das Datensignal wieder leitend geworden ist, wird die Spannung am zweiten Knotenpunkt über den sechsten Transistor fixiert, wenn die Taktsignal-Spannung hoch ist und über den dritten und vierten Transistor des Flipflops und die erste und zweite Lastimpedanz, wenn die Taktsignal-Spannung niedrig ist. Die kritischste Situation ist diejenige, bei der das Datensignal an der Basis des ersten Transistors kurz vor dem Entscheidungszeitpunkt, das heißt, gerade bevor das Taktsignal niedrig wird, von stark positiv nach gerade unter null übergeht. Die Verriegelung könnte dann erfolgen, kurz bevor der Nulldurchgang an dem ersten und zweiten Ausgangsanschluß detektiert wird. Wenn der sechste Transistor nicht korrekt aktiviert worden ist, weil der zweite Knotenpunkt noch nicht voll aufgeladen ist, wird wegen des Fehlens von Strom auch der Beginn der Verriegelung etwas verzögert sein, so daß doch noch die richtige Entscheidung getroffen wird.
• Hinsichtlich der bekannten Verriegelungsschaltung ist die erfindungsgemäße Verriegelungsschaltung außerdem auch vorteilhaft, weil die Anzahl gestapelter Transistoren um einen verringert ist, so daß mit einer geringeren Versorgungsspannung oder mit größeren Signalen gearbeitet werden kann. Außerdem ist die Verzögerung von den Datensignal-Eingangsanschlüssen zu den Ausgangsanschlüssen wegen der geringeren Zahl Transistoren im Signalpfad zwischen diesen Anschlüssen kleiner.
• Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
• Fig. 1 die Verriegelungsschaltung nach dem Stand der Technik, mit bipolaren npn-Transistoren;
• Fig. 2 eine erfindungsgemäße Verriegelungsschaltung mit bipolaren npn- Transistoren; und
• Fig. 3 eine erfindungsgemäße Verriegelungsschaltung mit unipolaren MOS-Transistoren.
• Fig. 1 zeigt eine Verriegelungsschaltimg nach dem Stand der Technik. Ein zu verriegelndes komplementäres Datensignal D, ND wird den Datensignal-Eingangsanschlüssen 1,2 zugeführt, die mit den Basen der Transistoren T1 bzw. T2 verbunden sind, deren Emitter im Knotenpunkt 3 miteinnder verbunden sind. Der Knotenpunkt 3 ist mit einem negativen Versorgungsanschluß 5 über eine Eingangsruhestromquelle 4 verbunden. Die Kollekloren der Transistoren T1 und T2 sind über die Emitter-Kollektor-Strecke der Transistoren T5 bzw. T6 mit Lastimpedanzen 6 bzw. 7 verbunden, die in dieser Schaltung als Widerstände geschaltet sind. Der Knotenpunkt des Kollektors von Transistor T5 und der Lastimpedanz 6 ist mit einem ersten Ausgangsanschluß 8 verbunden, während der Knotenpunkt des Kollektors von Transistor T6 und der Lastimpedanz 7 mit einem zweiten Ausgangsanschluß 9 verbunden ist. Die beiden übrigen Verbindungspunkte der Lastimpedanzen 6 und 7 sind mit einem positiven Versorgungsanschluß 10 verbunden. Die Ausgangsanschlüsse 8 und 9 sind weiterhin mit den als Flipflops geschalteten Transistoren T3 und T4 verbunden. Für diese Anordnung sind die Basis von Transistor T4 und der Kollektor von Transistor T3 mit dem Ausgangsanschluß 8 und die Basis von Transistor T3 und der Kollektor von Transistor T4 mit dem Ausgangsanschluß 9 verbunden. Die Emitter der Transistoren T3 und T4 sind bei einem zweiten Knotenpunkt 11 miteinander verbunden, der über die Kollektor-Emitter-Strekken zweier weiterer Transistoren T5A und T6A mit den Kollektoren der Transistoren T1 bzw. T2 verbunden ist. Die Basen der Transistoren T5 und T6 sind beide mit einem Taktsignal-Eingang 12 verbunden, dem ein Taktsignal CLK zugeführt wird. Die Basen der weiteren Transistoren T5A und T6A werden beide mit dem Taktsignal-Eingang 13 verbunden, dem ein komplementäres Taktsignal NCLK zugeführt wird.
• Wenn das Taktsignal CLK hoch ist und das komplementäre Taktsignal NCLK niedrig, werden die Transistoren T5 und T6 leiten, und die Transistoren T5A und T6A werden sperren. Die Kollektoren der Transistoren T1 und T2 sind jetzt mit den Lastimpedanzen 6 und 7 verbunden, so daß ein verstärktes Datensignal über den Ausgangsanschlüssen 8, 9 erzeugt wird. Der Knotenpunkt 11 des Flipflops ist stromlos, so daß das Flipflop nicht aktiv ist.
• Wenn das Taktsignal CLK niedrig ist und das komplementäre Taksignal NCLK hoch, werden die Transistoren T5 und T6 sperren, und die Transistoren T5A und T6A werden leiten. In diesem Fall ist das Flipflop aktiv, weil der Knotenpunkt 11 mit der Eingangsruhestromquelle 4 über die Transistoren T5A, T1 und die Transistoren T6A, T2 verbunden ist. Das Flipflop regeneriert und verriegelt jetzt die Spannungsdifferenz an den Ausgangsanschlüssen 8 und 9. Schwankungen im Datensignal D, ND haben keinerlei Auswirkung auf die Verriegelung, weil diese Schwankungen die Summe des durch den Knotenpunkt 11 fließenden Stroms nicht verändern.
• Der Knotenpunkt 11 des Flipflops wird stromlos sein, wenn das Taktsignal CLK hoch ist. Die Spannung an diesem Knotenpunkt 11 kann daher zu unspezifizierten höheren Werten wegdriften, so daß die nächste Verriegelungsoperation des Flipflops, bei der gerade eine Vorzeichenumkehr des Eingangsdatensignals auftritt, eine Ungenauigkeit aufweisen kann. Diese Ungenauigkeit wird dadurch verursacht, daß das Wiederaufladen der parasitären Kapazitäten, die auf den Knotenpunkt 11 einwirken, eine Trägheit aufweist, wodurch die Vorzeichenumkehr verzögert an die Spannungen an den lzstwiderständen weitergegeben wird und für den nächsten Entscheidungszeitpunkt zu spät eintreffen kann. Die Ungenauigkeit nimmt mit kleineren Eingangsdatensignalen und höheren Taktsignalfrequenzen zu.
• In der erfindungsgemaßen Verriegelungsschaltung tritt dieser Effekt in viel minderem Maße auf, und außerdem wird in kritischen Situationen der Entscheidungszeitpunkt etwas aufgeschoben, so daß immer noch die richtige Entscheidung getroffen wird. Fig. 2 zeigt eine Ausführungsform einer erfindungsgemäßen Verriegelungsschaltung mit bipolaren npn-Transistoren. In dieser Schaltung haben gleiche Teile gleiche Bezugszeichen wie in Fig. 1. In dieser Schaltung sind die weiteren Transistoren T5A und T6A weggelassen und ebenso der komplementäre Taktsignal-Eingang 13. Der Kollektor von Transistor T2 ist jetzt direkt mit dem zweiten Knotenpunkt 11 der Flipflops T3, T4 verbunden, während das Flipflop um die Transistoren T7 und T8 erweitert worden ist, deren Basen und Kollektoren mit entsprechenden Elektroden der jeweiligen Transistoren T3 und T4 und deren Emitter miteinander und mit dem Kollektor von Transistor T1 in einem dritten Knotenpunkt 14 verbunden sind. Die Basen der Transistoren T3, T4 und der Transistoren T7, T8 sind nicht direkt mit dem Ausgangsanschluß 9 bzw. 8 verbunden wie in Fig. 1, sondern über den Basis-Emitter-Knotenpunkt von Puffer-Transistoren T10 bzw. T9. Die Kollektoren dieser Transistoren T9 und T10 sind mit dem positiven Versorgungsanschluß 10 gekoppelt, und ihre Emitter sind über geeignete Lastimpedanzen, die als Reihenschaltung aus zwei als Diode gescbalteten Transistoren T11, T12 bzw. T13, T14 angeordnet sind, und über eine Eingangsruhestromquelle 15 bzw. 16 mit dem negativen Versorgungsanscmuß 5 verbunden. Die als Diode geschalteten Transistoren wirken als Pegelverschiebeschaltungen. Die Knotenpunkte zwischen den Stromquellen 15, 16 und den Dioden T11, T12 bzw. T13, T14 sind mit Ausgangsanschlüssen 17 und 18 verbunden, von denen aus gepufferte komplementäre Ausgangssignale abgegriffen werden können.
• Wenn das Taksignal CLX hoch ist, werden die Transistoren T5 und T6 leitend sein, so daß die Kollektoren der Transistoren T1 und T2 mit den Lastimpedanzen 6 und 7 verbunden sind. Die Datensignale D, ND an den Anschlüssen 1, 2 erscheinen als verstärkte Versionen an den Ausgangsanschlüssen 8 und 9. Die Emitter der Transistoren T5 bzw. T6 sind direkt mit den Emittern der entsprechenden Flipflops T7, T8 bzw. T3, T4 verbunden, so daß in der kritischsten Situation, bei der das Eingangsdatensignal gerade dann eine Vorzeichenumkehr aufweist, wenn das Taktsignal den hohen Pegel annimmt, eine Trägheit beim Wiederaufladen des Knotenpunkts 14 bzw. 11 eine Verzögerung beim Anlegen der richtigen Differenzspannung an die Lastimpedanzen 6 und 7 bewirkt. Das Flipflop wird auch verzögert getriggert, so daß immer noch die richtige Entscheidung getroffen wird.
• Wenn das Taktsignal CLK niedrig ist, werden die Transistoren T5 und T6 sperren. Die Spannungsdifferenz an den Ausgangsanschlüssen 8 und 9 wird jetzt vom Flipflop T3, 17, T4, T8 verriegelt. Der Eingangsruhestrom der Stromquelle 4 wird über die Transistoren T1 und T2 infolge eventueller Datensignaländerungen an den Anschlüssen 1 und 2 verteilt. Da jedoch das Flipflop mit den Transistoren T7 und T8 doppelt ausgeführt ist, beeinflußt dies die durch die Lastimpedanzen 6 und 7 fließenden Ströme nicht, so daß der verriegelte Betrieb des Flipflops nicht durch eventuelle Datensignaländerungen gestört wird.
• Fig. 3 stellt eine zweite Ausführungsform einer Verriegelungsschaltung dar, mit unipolaren n-Kanal-MOS-Transistoren. Die Schaltung ist weiterhin mit der von Fig. 2 identisch, und gleiche Teile haben gleiche Bezugszeichen.
• Die Erfindung beschränkt sich nicht auf die Ausführungsbeispiele von Fig. 2 und 3. Außer durch Widerstände können die Lastimpedanzen 6 und 7 auch durch eine Reihenschaltung aus als Diode geschalteten Transistoren gebildet werden.
• Die Puffer-Transistoren T9, T10 mit zugehörigen Lastimpedanzen T11, T12, 15 bzw. T13, T14, 16 können auch weggelasen werden. In diesem Fall müssen die Basen der Transistoren T3, T7 und der Transistoren T4, T8 direkt mit den Ausgangsanschlüssen 9 bzw. 8 verbunden werden.
• Statt Stromquellen 4, 15 und 16 können auch Widerstände gewählt werden. Außerdem können die bipolaren npn-Transistoren durch bipolare pnp-Transistoren ersetzt werden und die unipolaren n-Kanal-Transistoren durch unipolare p-Kanal-Transistoren, wobei die Versorgungsspannung an den Versorgungsanschlüssen 5 und 10 dann umgekehrt werden muß.
• Es ist auch möglich, daß die Schaltung teilweise Unipolartransistoren umfaßt, beispielsweise die Transistoren T1 und T2 und teilweise Bipolartransistoren, beispielsweise die Transistoren T3, T4.

Claims (3)

1. Verriegelungsschaltung mit:

- einem Differenzverstärker, der von einem ersten und einem zweiten Transistor gebildet wird, von denen jeder eine erste und eine zweite Hauptelektrode und eine Steuerelektrode hat, wobei die ersten Hauptelektroden bei einem ersten Knotenpunkt miteinander verbunden sind und die Steuerelektroden mit Datensignal-Eingangsanschlüssen zum Anschließen eines zu verriegelnden Datensignals gekoppelt sind,

- mit dem ersten Knotenpunkt gekoppelten Vorspannmitteln zum Erzeugen eines Eingangsruhestroms im ersten Knotenpunkt,

- einer ersten und einer zweiten Lastimpedanz, die zwischen einem ersten Versorgungsanschluß und einem ersten bzw. zweiten Ausgangsanschluß eingefügt ist, zur Lieferung eines verriegelten Ausgangssignals,

- einem Flipflop, der einen dritten und einen vierten Transistor mit je einer ersten und einer zweiten Hauptelektrode und einer Steuerelektrode umfaßt, wobei die ersten Hauptelektroden bei einem zweiten Knotenpunkt miteinander verbunden sind, die zweite Hauptelektrode des dritten Transistors und die Steuerelektrode des vierten Transistors mit dem ersten Ausgangsanschluß gekoppelt sind und die zweite Hauptelektrode des vierten Transistors und die Steuerelektrode des dritten Transistors mit dem zweiten Ausgangsanschluß gekoppelt sind,

- Schaltmitteln, um in Reaktion auf ein Taktsignal die zweiten Hauptelektroden des ersten und des zweiten Transistors mit dem ersten bzw. dem zweiten Ausgangsanschluß zu koppeln, wobei die Schaltmittel von einem fünften und einem sechsten Transistor mit je einer ersten und einer zweiten Hauptelektrode und einer Steuerelektrode gebildet werden, wobei die Steuerelektroden mit einem Taktsignal-Eingang zum Anschließen des Taktsignals gekoppelt sind, die ersten Hauptelektroden des fünften und des sechsten Transistors mit den zweiten Hauptelektroden des ersten bzw. des zweiten Transistors und die zweiten Hauptelektroden des fünften und des sechsten Transistors mit dem ersten bzw. dem zweiten Ausgangsanschluß gekoppelt sind,

dadurch gekennzeichnet, daß der zweite Knotenpunkt mit der zweiten Haupteleklrode des zweiten Transistors gekoppelt ist und daß der Flipflop weiterhin einen siebten und einen achten Transistor enthält, mit je einer ersten und einer zweiten Hauptelektrode und einer Steuerelektrode, wöbei die ersten Hauptelektroden bei einem dritten Knotenpunkt miteinnnder und mit der zweiten Hauptelektrode des ersten Transistors gekoppelt sind, und die Steuerelektroden und die zweiten Hauptelektroden des siebten und achten Transistor mit entsprechenden Elektroden des jeweiligen dritten und vierten Transistors verbunden sind.

2. Verriegelungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Verriegelungsschaltung weiterhin einen neunten und einen zehnten Transistor enthält, mit je einer ersten und einer zweiten Hauptelektrode und einer Steuerelektrode, wobei die Steuerelektroden dieses neunten und zehnten Transistors mit dem ersten bzw. zweiten Ausgangsanschluß, die zweiten Hauptelektroden mit dem ersten Versorgungsanschluß und die ersten Hauptelektroden einerseits mit den Steuerelektroden des vierten bzw. dritten Transistors und anderseits über eine dritte bzw. vierte Lastimpedanz mit einem zweiten Versorgungsanschluß gekoppelt sind.

3. Verriegelungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die dritte und die vierte Lastimpenz je eine Reihenschaltung aus einer Stromquelle und mindestens einem Transistor mit miteinander verbundener Steuerelektrode und zweiter Hauptelektrode umfassen.