DE69030460T2

DE69030460T2 - Wiedergabegerät für ein digitales Signal

Info

Publication number: DE69030460T2
Application number: DE69030460T
Authority: DE
Inventors: Hajime Inoue; Keiji Kanota; Takahito Seki
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-02-28
Filing date: 1990-02-28
Publication date: 1997-07-24
Anticipated expiration: 2010-03-01
Also published as: EP0385867B1; DE69030460D1; EP0385867A3; EP0385867A2; AU629300B2; US5270876A; AU4991590A

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine Einrichtung zur Wiedergabe von magnetisch aufgezeichneten Daten,und sie ist insbesondere auf eine Vorrichtung zur Wiedergabe von Videosignalen gerichtet, welche digitalisiert worden sind.
Bei den zur Zeit verwendeten Typen von Videoaufzeichnungsvorrichtungen wird das Videosignal frequenzmoduliert und dann als analoges Signal auf ein Magnetband aufgezeichnet.
Jedoch ist es in dem Fall, in welchem das Videosignal vor der Aufzeichnung in ein digitales Signal umgesetzt wird, möglich, die aufgezeichneten Signale wiederholt zu überspielen oder zu kopieren, ohne daß irgendeine Verschlechterung bezüglich ihrer Charakteristiken eintritt.
Wie in Fig. 4 gezeigt ist, zeigen, wenn ein Signal von einem Magnetband wiedergegeben wird, der Magnetkopf, das Band und dergl. des elektromagnetischen Umsetzungssystems Charaktenstiken, welche in den unteren Frequenz- und oberen Frequenzbereichen eine Verringerung des Rauschabstandes verursachen.
Dementsprechend sollte abhängig von dem Wiedergabesystem, um den gewünschten Rauschabstand zu erhalten, ein digitalisiertes Videosignal (nachfolgend als digitales Signal bezeichnet) auf einen engen Frequenzbereich beschränkt werden. Daher ist es notwendig, ein Aufzeichnungssystem zu verwenden, bei welchem das Frequenzspektrum es ermöglicht, daß sich der Rauschabstand seinem maximalen Wert nähert.
Um dieses zu erreichen, ist ein Verfahren vorgeschlagen worden, bei welchem das digitale Signal mittels einer Einfachdetektion in einer Technik der partiellen Reaktion vom Typ der Klasse IV aufgezeichnet wird. Mit anderen Worten, da der Rauschabstand sich bei hohen und niedrigen Frequenzen verschlechtert, ist es möglich, einen Wert für einen Verzögerungsoperator D in der Form einer partiellen Reaktion (1-D²) der Klasse IV in einer Weise zu verwenden, um sich den Frequenzcharakteristiken H(ω) anzunähern, wie in Fig. 5 gezeigt ist.
Ein Videorecorder, welcher vorgeschlagen worden ist, um einen Vorteil aus der Tatsache zu ziehen, daß digitale Videosignale überspielt werden können, ohne daß irgendeine Verschlechterung eintritt, ist in Fig. 19 dargestellt. Bei dieser Anordnung werden vorgegebene Aufzeichnungsdaten DREC über einen Verstärker 3 einem magnetischen Aufzeichnungskopf 4 zugeführt und durch diesen auf ein Magnetband 5 aufgezeichnet. Während der Wiedergabe wird ein magnetischer Wiedergabekopf 6 verwendet, um ein Signal SRF wiederzugeben, welches über einen Verstärker 8 und einer Equalizerschaltung 9 einer Decodierungsschaltung 10 zugeführt wird.
Ein Taktsignal SCK wird mittels eines Taktsignalgenerators 12 erzeugt und der Decodierungsschaltung 10 zugeführt. Die Decodierungsschaltung 10 reagiert darauf durch Überprüfen des Pegels des wiedergegebenen Signals SRF bezüglich eines vorgegebenen Referenzwertes zu einem vorgegebenen Zeitpunkt und durch Ausgabe der charakteristischen Wiedergabedaten DRB, welche dann verwendet werden, um das digitalisierte Videosignal zu decodieren.
Jedoch können bei dieser Anordnung als Ergebnis der Bewegung des Bandes und der dem Wiedergabesystem eigenen Charakteristiken Schwankungen im Pegel des Signals SRF nicht vermieden werden.
Wenn eine automatische Kompensationsschaltung vorgesehen wird, um den Pegel des Signals SRF zu korrigieren, kann ein Schnittpegelwert in der Decodierungsschaltung 10 schwanken, und es wird dann notwendig, das Auftreten eines Bitfehlers in den charakteristischen Wiedergabedaten zu verhindern.
Jedoch tritt bei dem oben beschriebenen Verfahren in dem Fall, daß in dem wiedergegebenen Signal ein Rauschen vorhanden ist, der Bitfehler unausweichlich auf.
Der Aufsatz "An experimental study on bit-rate reduction and high density recording for a home-use digital VTR" von Yamamitsu et al., IEEE Transactions on Consumer Electronics, Vol. 34, No. 3, August 1988, beschreibt einen digitalen Videobandrecorder, bei welchem komprimierte digitale Daten, welche unter Verwendung einer zeitlich ineinander verschachtelten NRZI Codierung unter Verwendung eines Detektionsverfahrens gemäß der partiellen Reaktion detektiert werden. Bei diesem VTR decodiert ein Viterbi-Decoder die wiedergegebenen Daten, oder es werden zwei Viterbi-Decoder verwendet, welche jeweils für ungeradzahlige oder geradzahlige Abtastproben wirksam werden.
Das US-Patent 4 321 618 beschreibt einen analogen VTR mit Mehrfach-Aufzeichnungs- und Leseköpfen, welche zur Aufzeichnung/Wiedergabe eines Videosignals, das ein FM-Signal und ein Farbsignal enthält, verwendet werden. Während der Wiedergabe werden die Ausgangssignale der Mehrfach-Leseköpfe alternativ umgeschaltet, um ein kontinuierliches wiedergegebenes Videosignal zu erzeugen. Dieses wiedergegebene Videosignal wird einer automatischen Verstärkungssteuerung unterworfen, um den Pegel des wiedergegebenen FM-Ausgangssignals konstant zu machen.
Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung bereitzustellen, welche ein abgespieltes oder wiedergegebenes Signal mit einem minimalen Bitfehlerbetrag erzeugt, welcher aufgrund des Rauschens oder dergl. aufzutreten neigt.
Ausgehend von einem Stand der Technik, wie er in dem oben erwähnten Aufsatz "An experimental study ..." von Yamamitsu et al. beschrieben worden ist, stellt die vorliegende Erfindung eine Vorrichtung zur Aufzeichnung und Wiedergabe von Datensignalen bereit, wobei die Vorrichtung umfaßt:
Mittel zur Vorcodierung eines digitalen Datensignals (DREC) mittels der Technik einer partiellen Reaktion, um ein vorcodiertes Signal (DPR) auszubilden;
Mittel zur Aufzeichnung des vorcodierten Datensignals (DPR) auf ein magnetisches Aufzeichnungsmedium;
Mittel zum Lesen der auf das Aufzeichnungsmedium aufgezeichneten Daten und zur Erzeugung eines diesen entspechenden analogen Wiedergabesignals (SFR);
Bearbeitungsmittel zur Bearbeitung des analogen Wiedergabesignals (SFR) mittels der Technik einer partiellen Reaktion, um ein bearbeitetes Datensignal (SF) zu bilden;
Mittel zum Umsetzen des bearbeiteten Datensignals (SF) in ein digitales Wiedergabesignal (DYO, DYE);
Signalaufteilungsmittel zur Aufteilung des digitalen Wiedergabesignals in erste und zweite Signalanteile (DYO, DYE);
erste und zweite Decodierungsmittel zur jeweiligen Decodierung der ersten und zweiten Signalanteile (DYO, DYE) gemäß einem Viterbi-Algorithmus, um jeweils erste und zweite decodierte Signale (DPBO/DPBE) zu erzeugen, wobei die ersten und zweiten Decodierungsmittel außerdem die jeweilige Differenz anzeigende Datensignale (Δk) mit jeweiligen Signalpegeln erzeugen, welche Differenzen zwischen aufeinanderfolgenden Werten der jeweiligen empfangenen ersten und zweiten Signalanteile (DPBO/DPBE) anzeigen; und
Mittel zur Signalneuzusammensetzung, welche die ersten und zweiten decodierten Signale (DPBO/DPBE) von den ersten und zweiten Decodierungsmitteln zur Ausbildung eines neu zusammengesetzten digitalen Signals (PB) daraus empfangen;
dadurch gekennzeichnet, daß weiterhin Steuermittel vorgesehen sind, welche Pegeldetektionsmittel zur Detektion der Signalpegel der ersten und zweiten Signalanteile (DYO/DYE), welche den ersten und zweiten Decodierungsmitteln zugeführt worden sind, enthalten, und, wenn die Signalpegel einen Referenzwert überschreiten, daraus ein Detektionssignal (SCL) zur Veränderung des Anteils oder der Entscheidungspegel gegenüber denjenigen jeweiligen die Differenz anzeigenden Datensignalen (Δk), wie sie in den ersten und zweiten Decodierungsmitteln verglichen wurden, um jeweils die Bitfehler in den ersten und zweiten decodierten Signalen (DPBO, DPBE) von den ersten und zweiten Decodierungsmitteln zu reduzieren.
Die vorliegende Erfindung stellt außerdem eine Vorrichtung zur Aufzeichnung und Wiedergabe von Datensignalen bereit, wobei die Vorrichtung umfaßt:
Mittel zur Vorcodierung eines digitalen Datensignals (DREC) mittels der Technik einer partiellen Reaktion, um ein vorcodiertes Signal (DPR) auszubilden;
Mittel zur Aufzeichnung des vorcodierten Datensignals (DPR) auf ein magnetisches Aufzeichnungsmedium;
Mittel zum Lesen der auf das Aufzeichnungsmedium aufgezeichneten Daten und zur Erzeugung eines diesen entspechenden analogen Wiedergabesignals (SFR);
Bearbeitungsmittel zur Bearbeitung des analogen Wiedergabesignals (SFR) mittels der Technik einer partiellen Reaktion, um ein bearbeitetes Datensignal (SF) zu bilden;
Mittel zum Umsetzen des bearbeiteten Datensignals (SF) in ein digitales Wiedergabesignal (DYO, DYE);
Signalaufteilungsmittel zur Aufteilung des digitalen Wiedergabesignals in erste und zweite Signalanteile (DYO, DYE);
erste und zweite Decodierungsmittel zur jeweiligen Decodierung der ersten und zweiten Signalanteile (DYO, DYE) gemäß einem Viterbi-Algorithmus, um jeweils erste und zweite decodierte Signale (DPBO, DPBE) zu erzeugen, wobei die ersten und zweiten Decodierungsmittel außerdem die jeweilige Differenz anzeigende Datensignale (Δk) mit jeweiligen Signalpegeln erzeugen, welche Differenzen zwischen aufeinanderfolgenden Werten der jeweiligen empfangenen ersten und zweiten Signalanteile (DYO, DYE) anzeigen; und
Mittel zur Signalneuzusammensetzung, welche die ersten und zweiten decodierten Signale (DPBO/DPBE) von den ersten und zweiten Decodierungsmittel zur Ausbildung eines neu zusammengesetzten digitalen Signals (PB) daraus empfängt;
dadurch gekennzeichnet, daß außerdem Steuermittel vorgesehen sind, welche Pegeldetektionsmittel zum Vergleich der die Differenz anzeigenden Datensignale (Δk) mit einem Bezugswert (DREF) und Mittel zur Verstärkung mit einstellbarem Verstärkungsfaktor, welche zwischen den Lesemitteln und den Mitteln zur Umsetzung des analogen Wiedergabesignals (SRF) angeordnet sind, enthalten, wobei die Mittel zur Verstärkung mit einstellbarem Verstärkungsfaktor wirksam sind, um jeweils die durch die ersten und zweiten Decodierungsmittel empfangenen Pegel der ersten und zweiten Signalanteile (DYO, DYE) als Reaktion auf ein Ausgangssignal von den Pegeldetektionsmitteln zu verändern, um so jeweils die Bitfehler in den ersten und zweiten decodierten Signalen (DPBP, DPBE) von den ersten und zweiten Decodierungsmitteln zu verringern.
Die oben gemachten Ausführungen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung von bevorzugten Ausführungsformen ersichtlich, welche in Verbindung mit den beigefügten Zeichnungen zu lesen ist, in welcher entsprechende Komponenten in den unterschiedlichen Ansichten durch die gleichen Bezugszeichen gekennzeichnet sind.
Fig. 1 ist ein Blockschaltbild, welches eine Videobandaufzeichnungseinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 2(A)-2(E) sind Zeitdiagramme, welche die Wellenformen von verschiedenen Signalen zeigen, welche in der in Fig. 1 gezeigten Schaltungsanordnung erzeugt werden;
Fig. 3 ist eine schematische Schaltungsdarstellung, welche Details einer Vorcodierungsschaltung zeigt, welche in der Einrichtung von Fig. 1 verwendet wird;
Fig. 4 ist ein Diagramm, welches in Begriffen von Rauschabstand und Frequenz die Frequenzabhängigkeit der Wiedergabecharakteristiken zeigt;
Fig. 5 ist ein Diagramm, welches in Begriffen von Reaktion und Frequenz die Technik demonstriert, welche dem Verfahren der partiellen Reaktion der Klasse IV zugrunde liegt;
Fig. 6 ist eine Darstellung, welche die Anordnung von Daten zeigt, welche in der Einrichtung von Fig. 1 verwendet werden;
Fig. 7 ist ein Blockschaltbild, welches Details einer die Berechnung durchführenden Schaltung zeigt, welche in der in Fig. 1 gezeigten Einrichtung angewendet wird;
Fig. 8 und 9 sind schematische Darstellungen, welche die Wirkungsweise der Viterbi-Decodierungsschaltungen darstellen, welche in der in Fig. 1 gezeigten Ausführungsform der vorliegenden Erfindung verwendet werden;
Fig. 10 und 11 sind Blockschaltbilder, welche Äquivalenzschaltungen zeigen, welche bei den elektromagnetischen Aufzeichnungs- und Wiedergabesystemen verwendet werden, welche diese Erfindung enthalten;
Fig. 12 ist ein Blockschaltbild, welches die Anordnung einer Viterbi-Decodierungsschaltung bei der ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 13 bis 18 sind Diagramme, welche die Wirkungsweise der Viterbi-Decodierungsschaltung darstellen;
Fig. 19 ist ein Blockschaltbild, welches die Anordnung einer früher vorgeschlagenen Videobandrecordereinrichtung zeigt;
Fig. 20 ist ein Blockschaltbild ähnlich jenem von Fig. 1, welches aber eine andere Ausführung der vorliegenden Erfindung zeigt; und
Fig. 21 ist ein Blockschaltbild ähnlich jenem von Fig. 12, welches aber eine Schaltungsanordnung zeigt, welche die Ausführungsform von Fig. 20 beschreibt.
Es wird zuerst Bezug auf Fig. 1 genommen, in welcher zu erken nen ist, daß eine Aufzeichnung- und/oder Wiedergabeeinrichtung 20 gemäß einer Ausführungsform dieser Erfindung einen Aufzeichnungsabschnitt mit einem A/D-Umsetzer 22, einer Datenkomprimierungsschaltung 24, einer Fehlerkorrekturschaltung 26, einer Vorcodierungsschaltung 28, einem Addierer 29, einem Verstärker 30 und Aufzeichnungsköpfen 4A und 4B umfaßt, welche in Reihe miteinander verbunden sind.
Die Einrichtung 20 umfaßt weiterhin einen Wiedergabeabschnitt, welcher einen Verstärker 8, eine Equalizerschaltung 9, einen Verstärker 31 mit variablen Verstärkungsfaktor, eine die Berechnung durchführende Schaltung 32 und einen A/D-Umsetzer 37 umfaßt, welche ebenfalls in Reihe miteinander verbunden sind. Eine erste Auswahl- oder Umschalteschaltung 39 ist mit dem Ausgang des A/D-Umsetzers 37 verbunden und ist eingerichtet, um ausgewählt zwischen einer ersten und zweiten Viterbi- Decodierungsschaltung 40 und 41 umzuschalten. Die Ausgänge der Viterbi-Schaltungen 40 und 41 sind mit einer zweiten Auswahloder Umschalteschaltung 80 verbunden, welche ausgewählt Daten von den Viterbi-Schaltungen 40 und 41 zu einer Reihenschaltung aus einer Fehlerdetektions- und Fehlerkorrekturschaltung 81, einer Datenexpandierungsschaltung 82 und einem D/A-Umsetzer 83 leitet.
Ein Komparator 70 besitzt einen von seinen drei Eingängen, welcher mit den Anschlüssen der Viterbi-Schaltungen 40 und 41 verbunden ist, von welchen Daten Δk ausgegeben werden. Die anderen zwei Eingänge des Komparators 70 sind jeweils mit Referenzspannungsquellen DREF1 und DREF2 verbunden. Der Ausgang des Komparators 70 ist mit einer Umschalteschaltung 71 verbunden, welche, wie gezeigt ist, auf das Ausgangssignal des Komparators 70 reagiert, um ausgewählt ein Ausgangssignal einer D/A- Schaltung 72 mit einem Verstärkungssteuerungseingang des Verstärkers 31 mit variablem Verstärkungsfaktor zu verbinden oder von diesem zu trennen. Der Eingang der D/A-Schaltung 72 ist mit dem Ausgang des A/D-Umsetzers 37 verbunden. Zwischen Masse und dem Ausgangsanschluß der Umschalteschaltung 71 ist ein Abtast-Halte-Kondensator 73 angeordnet.
Bei der oben beschriebenen Anordnung empfängt der A/D-Umsetzer 22 ein Videoeingangssignal SV und wird entsprechend einem Taktsignal SCK tätig, um alle vier Taktimpulse ein digitales 8- Bit-Signal DV auszugeben. Die Datenkomprimierungsschaltung 24 empfängt das Ausgangssignal Dv des A/D-Umsetzers und gibt ein Datensignal DR aus, welches auf ungefähr 25 Mbps komprimiert ist und dann der Fehlerkorrekturschaltung (FKS) 26 zugeführt wird
Die FKS-Schaltung 26 ist eingerichtet, um außerdem ein Audiosignal DA synchron mit dem komprimierten digitalen Signal DR zu empfangen, und sie setzt die empfangenen Signale um und korrigiert die empfangenen Signale bevor sie als Aufzeichnungsdatensignal DREC (Fig. 2A) von annähernd 30 Mbps ausgegeben werden.
Wie in Fig. 3 gezeigt, kann die Vorcodierungsschaltung 28 ein Exklusiv-ODER-Gatter 28a enthalten, welches eingerichtet ist, um das Aufzuzeichnungsdatensignal DREC zu empfangen und ein Signal in Übereinstimmung mit einem Auf zeichnungstakt auszugeben. Zwei in Reihe miteinander verbundene Verzögerungsschaltungen 28B und 28C sind in einer Rückführungsschleife angeordnet, welche den Ausgang des Exklusiv-ODER-Gatters 28A mit einem seiner Eingänge verbindet.
Die Vorcodierungsschaltung 28 bearbeitet die Aufzeichnungsdaten DREC gemäß der folgenden Gleichung:
Wenn der Wert DREC zwischen 1 und 0 liegt, schwankt die Anderung der vorcodierten Daten DPR von der Schaltung 28 wie in Fig. 2B gezeigt ist. In diesem Beispiel stellt MOD2 einen Überschuß von 2 dar.
Entsprechend zeigen, wie in Fig. 4 gezeigt ist, wenn ein Signal von einem Magnetband wiedergegeben wird, die Magnetköpfe und andere Elemente des elektromagnetischen Umsetzungssystems unterschiedliche Charakteristiken bei niedrigen Frequenzen, so daß der Rauschabstand merklich abfällt und sich außerdem aufgrund der magnetischen Charakteristiken des Bandes der Rauschabstand im oberen Frequenzbereich schnell verschlechtert. Dies begrenzt natürlich den Frequenzbereich, in welchem ein digitalisiertes Signal, insbesondere ein digitalisiertes Videosignal, mit einem geeigneten hohen Rauschabstand wiedergegeben werden kann.
In diesem Zusammenhang ist vorgeschlagen worden, das Frequenzspektrum in einem Bereich zu konzentrieren, welcher jenem angenähert ist, bei welchem der Rauschabstand am größten ist, um die Wirksamkeit der Wiedergabe zu vergrößern. Bei dieser Ausführungsform wird zu diesem Zweck bei der Wiedergabe der Videosignale die sog. Technik der partiellen Reaktion der Klasse IV angewendet. Insbesondere ist es möglich, da der Rauschabstand sich bei hohen und niedrigen Frequenzen verschlechtert,
wie in Fig. 5 gezeigt ist, einen Verzögerungsoperator D in der Form einer partiellen Reaktion (1-D²) der Klasse IV in einer Weise anzuwenden, um sich den Frequenzcharakteristiken H(ω) anzunähern.
In einem solchen Fall ist die minimale Raktionsfrquenz ω&sub0; vorgegeben durch:
ω&sub0; = π/T ... (2)
wobei T die Verzögerungszeit des Cperators D und ω&sub0; die obere Frequenz ist, bei welcher die Reaktion einen minimalen Wert annimmt (Fig. 5).
Dementsprechend kann bei einer geeigneten Auswahl des Wertes von D (der Verzögerungswert) das Spektrum bei den Frequenzen, bei welchen der Rauschabstand am größten ist, konzentriert werden.
Die Gesamtübertragungsfrequenz ist gegeben durch:
(1-D) x (1+D) = 1-D² ... (3)
Dementsprechend kann bei Einstellen der Übertragungsfunktion auf 1 die Berechnungssteuerung innerhalb der Vorcodierungsschaltung 28 in einer Weise ausgeführt werden, welche die Effizienz der Wiedergabe verbessert.
Fig. 6 zeigt, daß in einen Block von vorcodierten Daten DPR von der Schaltung 28 die vorcodierten Daten zwischen einer Präambel und einer Postambel eingeschoben sind. Mit Bezug auf diese Datenformation mit einer 0,1 Beziehung werden die vorcodierten Daten DPR mittels des Verstärkers 30 in aufzuzeichnende Signaldaten DR mit Werten von z. B. -1,1 umgesetzt und auf das Band 5 geschrieben.
Die Magnetköpfe 4A, 4B sind auf einer rotierenden Trommel (nicht gezeigt) an diametral gegenüberliegenden Stellen angeordnet. Diese Köpfe schreiben in Übereinstimmung mit den Präambel- und Postambeldaten die Daten in Form einer einzigen Blockeinheit auf das um die Trommel gewickelte Band.
Die Präambel ist von der Art, daß der aufgezeichnete Block mit der Hälfte der Frequenz (nämlich 15 MHz) des DPR-Signals aufgezeichnet wird, welches in einer Weise komprimiert ist, um eine Frequenz von ungefähr 30 MHz aufzuweisen, und als ein Referenzsignal verwendet wird. Die Frequenz dieses Referenzsi gnals wird selbstverständlich in Übereinstimmung mit den Werten von ω&sub0; ausgewählt, welche aus der Gleichung (2) erhalten werden.
Bei der vorliegenden Erfindung wird die Präambel als ein Taktsignal verwendet, welches die Steuerung des Wiedergabesignals SRF von der Equalizerschaltung 9 bestimmt.
Es sind Magnetköpfe 6A und 6B vorgesehen, welche abwechselnd das Band 5 abtasten, um auf die Präambel- und Postambeldaten anzusprechen und die aufgezeichneten Daten zu lesen und ein Wiedergabesignals SR (Fig. 2C) auszugeben. Dieses Signal SR wird über den Verstärker 8, die Equalizerschaltung 9 und den Verstärker 31 mit variablem Verstärkungsfaktor der Berechnungs- oder Bearbeitungsschaltung 32 zugeführt. Wie in Fig. 7 gezeigt ist, kann die Bearbeitungsschaltung 32 eine Additionsschaltung 34 und eine Verzögerungsschaltung 35 aufweisen. Bei diese Anordnung wird das Signal SRF von der Equalizerschaltung 9 hinsichtlich (1+D) bearbeitet. Als Ergebnis der vorhergehenden Ausführungen und da das elektromagnetische Wiedergabeoder Abspielsystem derart unterschiedliche Charakteristiken zeigt, daß das Signal SRF den Verzögerungsoperator D besitzt, welcher dabei in der Form von (1-D) Anwendung findet, wird der in Fig. 5 gezeigte Effekt erhalten.
Dementsprechend wird zum Zweck der Anpassung der Wiedergabecharakteristiken zur Zeit des Aufzeichnens der vorcodierten Daten die Korrektur in Übereinstimmung mit der Gleichung (3) ausgeführt, und die Effizienz der Aufzeichnung des Videosignals wird verbessert.
Aufgrund der Bereitstellung der Bearbeitungsschaltung 32 kann die Amplitude des Ausgangssignals SF (Fig. 2D) in Übereinstimmung mit dem Logikpegel verändert werden.
Die A/D-Schaltung 37 empfängt das Signal SF gemäß dem Wiedergabetakt und setzt das Signal SF in die digitalen Daten Yk um, welche an die Selektionsschaltung 39 ausgegeben werden.
Die Selektionsschaltung 39 schaltet zwischen dem einen und dem anderen Anschluß derart hin und her, daß die Ausgabedaten Yk selektiv von der Schaltung 39 als Daten DYE mit gerader Nummer und Daten DYC mit ungerader Nummer ausgegeben werden, welche jeweils den Viterbi-Decodierungsschaltungen 40 und 41 zugeführt werden.
Wie in Fig. 8 und 9 gezeigt ist, ist die Bearbeitung des Signals SRF hinsichtlich (1-D²) derart, daß serielle Werte bn, bn+1, CC das Aufzeichnungssignal DR mit einer doppelten Taktimpulsfrequenz repräsentieren, welche verwendet wird, um die Daten Yk, welche in die Selektionsschaltung 39 eingegeben werden, in Frequenzen mit ungerader Nummer und Frequenzen mit gerader Nummer aufzuteilen, und welche es ermöglicht, die Frequenzdaten mit ungerader und gerader Nummer hinsichtlich (1-D) zu bearbeiten.
Aufgrund der vorherigen Ausführungen ist es möglich, wenn ein Rauschen SN in das elektromagnetische Wiedergabesystem z. B. über die Magnetköpfe 4A, 4B, 6A und 6B und das Magnetband 5 eindringt, wie in Fig. 10 gezeigt ist, das Aufzeichnungssignal DR hinsichtlich (1-D²) in einer Bearbeitungsschaltung 45 zu bearbeiten, um ein Ausgangssignal SF auszubilden, welches entsprechned zusammen mit dem Rauschsignal SN als ein Ausgangssignal SR von einer Additionsschaltung 46 geschrieben werden kann.
Wenn das Signal SF in Frequenzgruppen mit ungerader Nummer und gerader Nummer aufgeteilt wird, ist es möglich, das Aufzeichnungssignal DR in Bezug auf (1-D) in einer Bearbeitungsschaltung 47 (Fig. 11) zu bearbeiten, um ein Ausgangssignal SF auszubilden, welches entsprechend mit einem Rauschsignal SN als ein Ausgangssignal SR von einer Additionsschaltung 48 geschrieben werden kann.
Wenn das Aufzeichnungssignal DR, welches zwischen den ungeradzahligen und geradzahligen Zeilen aufgeteilt worden ist, codiert wird, und die (1-D)-Korrelation zwischen den Yk, Yk+1, ... Daten verwendet wird, können die Wiedergabedaten DPB mit verringertem Bitfehler in Übereinstimmung mit dem festgestellten Rauschen SN decodiert werden, welches vorher zu dem Signal hinzuaddiert worden ist. Bei einem derartigen Decodierungsverfahren wird der sog. Furguson-Algorithmus verwendet, und die Leistung dieses Verfahrens ist in Fig. 13 dargestellt.
Wie in Fig. 12 dargestellt ist, umfaßt bei der augenblicklich beschriebenen Ausführungsform jede der Viterbi-Decodierungsschaltungen 40 und 41 Addierer 50 und 51, Komparatorschaltungen 53 und 55, einen Zwischenspeicher 54, eine Datenspeicherschaltung 60, eine Steuerschaltung 61 und einen Multiplizierer 62, welche wie dargestellt verbunden sind.
Der Zwischenspeicher 54 enthält einen Speicher 57 und einen Schalter 58. Der Ausgang des Speichers 57 ist mit dem Komparator 55 verbunden, welcher von diesem ermittelte Daten Δk empfängt und bezüglich der Eingangsdaten Yk Decodierungsfolgedaten D1 (Fig. 13D) ausgibt, wenn der Schalter 58 geschlossen ist.
Der Komparator 53 ist eingerichtet, um Daten D3 mit dem Wert 1 und -1 (Fig. 13B) auszugeben, wenn der Schalter 58 geschlossen ist. Der Addierer 51 empfängt die Daten D3, welche von dem Komparator 53 ausgegeben worden sind, und ermöglicht, daß die Δk-Daten erneuert werden.
An dieser Stelle ist Δk in jedem einzelnen Zustand die Differenz zum Rand über der Gitterlinie (Fig. 13C). Der Grund dafür liegt darin, daß der Anfangswert von Δk als Datenwert 0 abgespeichert wird.
Der Komparator 53 ist ausgeführt, um die Daten D2 (Fig. 13B) welche von dem Addierer 50 ausgegeben werden, mit Schwellpegeln von +1/-1 zu vergleichen und diese in Daten umzusetzen, welche früher eingegebenen Daten D3 mit den Werten 1, 0 und -1 zugeordnet werden sollen. Das Ausgangssignal des Komparators 53 wird sowohl dem Multiplizierer 62 als auch dem Addierer 51 zugeführt.
Die Beziehung zwischen den Daten Δk und den Eingangsdaten Yk+1 ist durch die folgende Gleichung gegeben:
Δk - Yk+1 > 1 ... (4)
Wenn die vorher eingegebenen Daten D3 auf einem Pegel von 1 eingestellt sind, gibt der Addierer 51 ein Signal Δ(k+1) in Übereinstimmung mit der folgenden Gleichung aus:
A(k+1) Yk+1 + 1 ... (5)
Dieser Wert wird in dem Speicher 57 gespeichert und erneuert auf diese Weise die Δk-Daten. In diesem Zusammenhang wird die folgende Beziehung festgesetzt.
Δk - Yk+1 < -1 ... (6)
Dementsprechend ergibt sich für die Daten Δk, welche in dem Speicher 57 gespeichert werden, wenn D3 einen Wert von -1 zeigt
Δ(k+1) = Yk+1 - 1 ... (7)
und die Δk-Daten werden erneuert.
Ferner, wenn vorgegeben ist, daß
Δk - Yk+1 < 1 ... (8)
ergibt sich, wenn D3 auf 0 gesetzt wird, Δk zu
Δ(k+1) = Δk ... (9)
Da bei der vorliegenden Ausführungsform konventionelle Viterbi-Schaltungen verwendet werden und da die Wirkungsweise und die zugrunde liegende Theorie der Wirkungsweise gut dokumentiert ist, wird auf eine weitere detaillierte Offenbarung davon der Kürze wegen verzichtet. Jedoch kann zur weiteren Information ein Hinweis gemacht werden auf:
1. "The Viterbi Algorithm - an Invited Paper" von G. David Forney, Jr. - veröffentlicht in PROCEEDINGS OF THE IEEE; Vol. 6 No. 3, März 1973;
2. "The Effects of Nonlinear Distortion on Class IV Partial Response" von Paul Mewby und Roger Wood der Ampex Corporation, Redwood City, Kalifornien - veröffentlicht in IEEE TRANSACTION ON MAGNETICS, Vol. Mag-22, No. 5, September 1986; und
3. "Application of Partial-response Channel Coding to Magnetic Recording Systems" von H. Kobayashi und D.T. Tang - veröffentlicht in IBM J. RES. DEVELOP, Juli 1970.
Nachfolgend wird weiterhin die Wirkungsweise der ersten beschriebenen Ausführungsform der Erfindung erklärt:
Das aufzuzeichnende Videosignal SV wird dem A/D-Umsetzer 22 zugeführt und durch diesen in ein digitales Signal DV umgesetzt. Die digitalen Signaldaten werden in der Datenkomprimierungsschaltung 24 auf ungefähr 25 Mbps komprimiert, um das komprimierte Datensignal DR zu bilden. Dieses Signal DR wird zusammen mit dem Audiosignal DA in der Fehlerkorrekturschaltung 26 einer Umstellung und Korrektur unterzogen, um die Aufzeichnungsdaten DREC zu bilden. Die Auf zeichnungsdaten DREC werden in der Vorcodierungsschaltung 28 entsprechend der Gleichung (1) in vorcodierte Daten DFR umgesetzt. Dann werden die Daten DPR in Blöcke aufgeteilt, wobei jedem von diesem eine 15 MHz-Präambel DP in der Additionsschaltung 29 zugeführt wird. Auf diese Weise kann, wenn die Blöcke der Daten DPR auf dem Band 5 mittels der Köpfe 4A, 4B aufgezeichnet werden, die Präambel, welche mit jedem Block aufgezeichnet wird, als ein Referenzsignal fungieren.
Als Reaktion auf ein derartiges Referenzsignal geben im Wiedergabemodus der Einrichtung 20 Magnetköpfe 6A und 6B ein Wiedergabesignals SR aus, welches den Wiedergabeverstärker 8, die Equalizerschaltung 9, den Verstärker 31 mit variablem Verstärkungsfaktor und die die Berechnung durchführende Bearbeitungsschaltung 37 zu dem A/D-Umsetzer 37 durchläuft, um die Daten Yk bereitzustellen. Nach der Teilung der Daten Yk in Frequenzströme DYO und DYE mit ungerader und gerader Nummer durch die Umschalteschaltung 39 decodieren die Viterbi-Schaltungen 41 und 40 diese und geben jeweils die Datensignale DP60 und DPBE aus.
Als Reaktion auf die Daten Yk werden die Daten Δk derart erneuert, daß, wenn die Ausgangsdaten Yk "1" sind, ein Vergleich von Δk mit den ersten und zweiten Bezugspegeln DREF1 und DREF2 ausgeführt wird. Wenn der Pegel von Δk zwischen DREF1 und DREF2 fällt, wird das analoge Signal, welches in dem D/A-Umsetzer 72 erzeugt wird, über die Umschalteschaltung 71 dem Abtast-Halte- Kondensator 73 zugeführt. Auf diese Weise wird, wenn das Δk-Datenausgangssignal der Viterbi-Decodierungsschaltung "1" ist und zwischen die Bezugspegel DREF1 und DREF2 fällt, die Prüfung des Pegels des Wiedergabesignals SRF veranlaßt. Der Verstärkungsfaktor des Verstärkers 31 mit variablem Verstärkungsfaktor wird abhängig von der Spannung verändert, welche an dem Abtast-Halte-Kondensator 73 auftritt. Dieses stellt sicher, daß der Pegel der Signale SRF, welche von dem Verstärker 31 mit variablem Verstärkungsfaktor ausgegeben werden, auf einem vorgegebenen Pegel gehalten wird.
Selbst wenn mit dem Signal SRF ein Rauschen vermischt ist, kann, da dessen Pegel auf einem vorgegebenen Pegel gehalten wird, der Bitfehler in den Signalen DFBO und DFBE reduziert werden.
Durch die Auswahlschaltung 80 werden die Signale DFBO und DPBE wieder zusammengeführt und von dieser der Fehlerdetektions- und Fehlerkorrekturschaltung 81, der Datenexpansionsschaltung 82 und dem D/A-Unsetzer 83 zugeführt. Der D/A-Umsetzer 83 gibt ein Wiedergabesignal SVPB aus, welches im wesentlichen identisch mit dem ursprünglichen Eingangssignal SV ist.
Weiterhin wird von der Detektions- und Korrekturschaltung 81 vorzugsweise ein Wiedergabeaudiosignal SAPB erhalten.
Betrachtet man nun Fig. 20, so ist zu sehen, daß eine Aufzeichnungs- und/oder Wiedergabeeinrichtung 20' gemäß einer anderen Ausführungsform dieser Erfindung im großen und ganzen ähnlich der vorher beschriebenen Einrichtung 20 ist, daß aber dieser gegenüber der Verstärker 31 mit variablem Verstärkungsfaktor, der Komparator 70, die Umschalteschaltung 71, der D/A- Umsetzer 72 und der Abtast-Halte-Kondensator bzw. die Kapazität 73 fehlen.
Anstelle der vorstehend genannten Elemente in der Einrichtung 20 besitzt die gezeigte Einrichtung 20' Pegeldetektionsschaltungen 90 und 92, welche jeweils mit den Viterbi-Schaltungen 40' und 41' verbunden sind, und eingerichtet sind, um jeweils die Signale DYE und DYO von der Umschalteschaltung 39 zu empfangen.
Wie in Fig. 21 gezeigt ist, ist jede der Pegeldetektionsschaltungen 90 und 92 eingerichtet, um die Daten DYE oder DYO von der Auswahlschaltung 39 zu empfangen und als ein Komparator zu wirken, welcher jeweils die Werte der vorderen und hinteren Flanken der Daten DVE oder DYO mit einem vorgegebenen Standardpegel vergleicht.
Bei der vorliegenden Erfindung wird, wenn die Werte der vorderen und hinteren Flanken der Daten DYE oder DYO einen Wert von 1,5 überschreiten, ein Detektionssignal SCI, welches anzeigt, daß das Signal einen hohen Pegel angenommen hat, an den Komparator 53 in jeweils einer der Viterbi-Decodierungsschaltungen 40' und 41' ausgegeben.
Der Komparator 53 von jedem der Viterbi-Decodierungsschaltungen 40' und 41' ist funktionsmäßig mit der jeweiligen Pegelde tektionsschaltung 90 oder 92, wie oben erwähnt, verbunden, um so den Schnitt- oder Entscheidungspegel, bei welcher der Komparator als Reaktion auf das Signal SCI umschaltet, variabel zu gestalten. Dies ermöglicht es, daß das Signal D5 von dem Komparator 53 zur entsprechender Steuerung des Ausgangssignals des Addierers 51 gesteuert wird. Selbstverständlich beeinflußt das vorstehende das Ausgangssignal des Zwischenspeichers 54 und ermöglicht auf diese Weise, daß die Δk-Daten korrigiert werden.
Dementsprechend stellt die Ausführungsform von Fig. 20 die gleichen vorteilhaften Wirkungen wie die vorher beschriebene Ausführungsform bereit.
Obwohl die im Zusammenhang mit Fig. 1 beschriebene Ausführungsform positiv und negativ gerichtete Referenzen DREF1 und DREF2 verwendet, um zu bestimmen, wann der Δk-Wert in dem gewünschten Bereich liegt, und den Verstärker 31 mit variablem Verstärkungsfaktor in Übereinstimmung mit der Fehlerspannung oder abhängig von dem Umsetzer 72 steuert, nur wenn Δk zwischen DREF1 und DREF2 liegt, ist es möglich die Verstärkung des Verstärkers 31 durch eine derartige Fehlerspannung direkt zu steuern.
Darüber hinaus kann die Spannung des Referenzpegels, welcher in dem A/D-Umsetzer 37 verwendet wird, variabel gestaltet werden und anschließend an die A/D-Umsetzung kann der Pegel des Signals von dem Umsetzer 37 auf einem vorgegebenen Pegel in einer Weise gehalten werden, welche den Pegel der Abspielsignale korrigiert.
Darüber hinaus ist festzustellen, daß die vorliegende Erfindung nicht notwendigerweise auf ihre Anwendung bei Systemen beschränkt ist, welche die Technik der partiellen Reaktion der Klasse IV verwenden, und daß sie bei anderen Arten von Videoaufzeichnungseinrichtungen Anwendung finden kann. Darüber hinaus ist die vorliegende Erfindung nicht auf ihre Anwendung bei der Aufzeichnung von Videosignalen auf ein Magnetband beschränkt, sondern kann für andere Signale und andere Aufzeichnungsmedien angewendet werden.

Claims

1. Vorrichtung zur Aufzeichnung und Wiedergabe von Datensignalen, wobei die Vorrichtung umfaßt:

Mittel (28) zur Vorcodierung eines digitalen Datensignals (DREC) mittels der Technik einer partiellen Reaktion, um ein vorcodiertes Signal (DPR) auszubilden;

Mittel (4A, 4B) zur Aufzeichnung des vorcodierten Datensignals (DPR) auf ein magnetisches Aufzeichnungsmedium (5);

Mittel (6A, 6B) zum Lesen der auf das Aufzeichnungsmedium (5) aufgezeichneten Daten und zur Erzeugung eines diesen entspechenden analogen Wiedergabesignals (SFR);

Bearbeitungsmittel (32) zur Bearbeitung des analogen Wiedergabesignals (SFR) mittels der Technik einer partiellen Reaktion, um ein bearbeitetes Datensignal (SF) zu bilden;

Mittel (37) zum Umsetzen des bearbeiteten Datensignals (SF) in ein digitales Wiedergabesignal (DYO, DYE);

Signalaufteilungsmittel (39) zur Aufteilung des digitalen Wiedergabesignals in erste und zweite Signalanteile (DYO, DYE);

erste und zweite Decodierungsmittel (41', 40') zur jeweiligen Decodierung der ersten und zweiten Signalanteile (DYO, DYE) gemäß einem Viterbi-Algorithmus, um jeweils erste und zweite decodierte Signale (DPBO/DPBE) zu erzeugen, wobei die ersten und zweiten Decodierungsmittel (41', 40') außerdem die jeweilige Differenz anzeigende Datensignale (Δk) mit jeweiligen Signalpegeln erzeugen, welche Differenzen zwischen aufeinanderfolgenden Werten der jeweiligen empfangenen ersten und zweiten Signalanteile (DPBO/DPBE) anzeigen; und

Mittel (80) zur Signalneuzusaimmensetzung, welche die ersten und zweiten decodierten Signale (DPBO/DPBE) von den ersten und zweiten Decodierungsmitteln (41', 40') zur Ausbildung eines neu zusammengesetzten digitalen Signals (PB) daraus empfangen;

dadurch gekennzeichnet, daß weiterhin Steuermittel vorgesehen sind, welche Pegeldetektionsmittel (90, 92) zur Detektion der Signalpegel der ersten und zweiten Signalanteile (DYO/DYE), welche den ersten und zweiten Decodierungsmitteln (41', 40') zugeführt worden sind, enthalten, und, wenn die Signalpegel einen Referenzwert überschreiten, daraus ein Detektionssignal (SC1) zur Veränderung des Anteils oder der Entscheidungspegel gegenüber denjenigen jeweiligen die Differenz anzeigenden Datensignalen (Δk), wie sie in den ersten und zweiten Decodierungsmitteln (41', 40') verglichen wurden, um jeweils die Bitfehler in den ersten und zweiten decodierten Signalen (DPBO, DPBE) von den ersten und zweiten Decodierungsmitteln (41', 40') zu reduzieren.

2. Vorrichtung nach Anspruch 1, welche weiterhin Mittel (22- 26) zur Umsetzung eines eingegebenen analogen Datensignals (SV) in das digitale Datensignal (DREC) und Mittel (81-83) zur Umsetzung des neu zusammengesetzten digitalen Signals (DPB) in ein analoges Ausgangssignal (SVPB) aufweist, und bei welcher die Steuermittel erste und zweite Detektionsmittel (90, 92) zur jeweiligen Detektion der Pegel der ersten und zweiten Signalanteile (DYO, DYE) enthalten.

3. Vorrichtung nach Anspruch 2, bei welcher die ersten und zweiten Decodierungsmittel enthalten:

einen Eingangsanschluß zum Empfang von jeweils einem der Signalanteile (DYO, DYE);

erste und zweite Addierer (50, 51), von denen jeder mit dem Eingangsanschluß verbunden ist, um jeweils eines der Signalanteile (DYO, DYE) zu empfangen;

Multiplikationsmittel (62);

erste und zweite Vergleichsmittel (53, 55), wo ei jedes ein jeweiliges Ausgangssignal den Multiplikationsmitteln (62) zu führt, wobei die ersten Vergleichsmittel (53) ein Ausgangssignal von dem ersten Addierer (50) erhalten, und das Ausgangssignal von den ersten Vergleichsmitteln (53) außerdem dem zweiten Addierer (51) zugeführt wird;

Zwischenspeicherungsmittel (54), welche einen Speicher (57), einen Zwischenspeichereingang zum Empfang eines Ausgangssignals von dem zweiten Addierer (51) und einen Zwischenspeicherausgang zur Zuführung des Ausgangssignal (Δk) von diesem zu den zweiten Vergleichsmitteln (55) und dem ersten Addierer (50) enthalten;

eine Steuerschaltung (61) zum Empfang eines Ausgangssignals von der Multiplikationseinrichtung (62); und

eine Datenspeicherschaltung (60) zum Empfang des Ausgangssignals (D&sub1;) von den zweiten Vergleichsmitteln (55) und eines Ausgangssignals (SC) von der Steuerschaltung (61) und zur jeweiligen Ausgabe der ersten und zweiten decodierten Signale (DPBO, DPBE).

4. Vorrichtung nach Anspruch 2, bei welcher die detektierten Signale von den ersten und zweiten Pegeldetektionsmitteln (90, 92) jeweils den ersten Vergleichsmitteln (53) von jeweils einem der ersten und zweiten Decodierungsmitteln (41, 40) zugeführt werden.

5. Vorrichtung zur Aufzeichnung und Wiedergabe von Datensignalen, wobei die Vorrichtung umfaßt:

erste und zweite Decodierungsmittel (41, 40) zur jeweiligen Decodierung der ersten und zweiten Signalanteile (DYO, DYE) gemäß einem Viterbi-Algorithmus, um jeweils erste und zweite decodierte Signale (DPBO, DPBE) zu erzeugen, wobei die ersten und zweiten Decodierungsmittel (41, 40) außerdem die jeweilige Differenz anzeigende Datensignale (Δk) mit jeweiligen Signalpegeln erzeugen, welche Differenzen zwischen aufeinanderfolgenden Werten der jeweiligen empfangenen ersten und zweiten Signalanteile (DYO, DYE) anzeigen; und

Mittel (80) zur Signalneuzusammensetzung, welche die ersten und zweiten decodierten Signale (DPBO/DPBE) von den ersten und zweiten Decodierungsmittel (41, 40) zur Ausbildung eines neu zusammengesetzten digitalen Signals (PB) daraus empfängt;

dadurch gekennzeichnet, daß außerdem Steuermittel vorgesehen sind, welche Pegeldetektionsmittel (70) zum Vergleich der die Differenz anzeigenden Datensignale (Δk) mit einem Bezugswert (DREF) und Mittel zur Verstärkung (31) mit einstellbarem Verstärkungsfaktor, welche zwischen den Lesemitteln (6A, 6B) und den Mitteln (32, 37) zur Umsetzung des analogen Wiedergabesignals (SRF) angeordnet sind, enthalten, wobei die Mittel zur Verstärkung (31) mit einstellbarem Verstärkungsfaktor wirksam sind, um jeweils die durch die ersten und zweiten Decodierungsmittel (41, 40) empfangenen Pegel der ersten und zweiten Signalanteile (DYO, DYE) als Reaktion auf ein Ausgangssignal von den Pegeldetektionsmitteln (70) zu verändern, um so jeweils die Bitfehler in den ersten und zweiten decodierten Signalen (DPBP, DPBE) von den ersten und zweiten Decodierungsmitteln (41, 40) zu verringern.

6. Vorrichtung nach Anspruch 5, bei welcher die ersten und zweiten Decodierungsmittel enthalten:

einen Eingangsanschluß zum Empfang von jeweils einem der Signalanteile (DYO/DYE);

erste und zweite Addierer (50, 51), von denen jeder mit dem Eingangsanschluß verbunden ist, um jeweils eines der Signalanteile (DYO/DYE) zu empfangen;

Multiplikationsmittel (62);

erste und zweite Vergleichsmittel (53, 55), wobei jedes von diesen jeweils ein Ausgangssignal den Multiplikationsmitteln (62) zuführt, wobei die ersten Vergleichsmittel (53) ein Ausgangssignal von dem ersten Addierer (50) erhalten, und das Ausgangssignal von den ersten Vergleichsmitteln (53) außerdem dem zweiten Addierer (51) zugeführt wird;

Zwischenspeicherungsmittel (54), welche einen Speicher (57), einen Zwischenspeichereingang zum Empfang eines Ausgangssignals von dem zweiten Addierer (51) und einen Zwischenspeicherausgang zur Zuführung des jeweiligen die Differenz anzeigenden Datensignals (Δk) davon zu dritten Vergleichsmitteln, zu den zweiten Vergleichsmitteln (55) und zu dem ersten Addierer (50) enthalten;

eine Datenspeicherschaltung (60) zum Empfang des Ausgangssignals von den zweiten Vergleichsmitteln (55) und eines Ausgangssignals von der Steuerschaltung (61) und zur jeweiligen Ausgabe der ersten und zweiten decodierten Signale (DPBO/DPBE);

bei welcher die dritten Vergleichsmittel die Pegeldetektionsmittel (70) zum Vergleich der die Differenz anzeigenden Datensignale (Δk) mit einem Bezugswert (DREF) sind.