DE69019015T2 - Verstärkerschaltung. - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Verstärkerschaltung, die eine Symmetrierungsschaltung aufweist, und betrifft insbesondere Symmetrierungsschaltungen, die dazu dienen, daß die Eigenschaften mehrerer Verstärkungstransistoren übereinstimmen.
• Insbesondere betrifft die vorliegende Erfindung eine Verstärkungsschaltung, die zumindest einen Verstärkungstransistor zur Verstärkung eines Eingangssignals aufweist, und zumindest eine Symmetrierungsschaltung zur Festlegung eines Stroms, der durch den Verstärkungstransistor hindurchgeht, wobei die zumindest eine Symmetrierungsschaltung eine Stromfestlegungsschaltung mit einem Stromfestlegungstransistor aufweist, der an den Verstärkungstransistor angeschlossen ist, zur Festlegung eines Stroms, der durch den Verstärkungstransistor geht. Eine Verstärkerschaltung dieser Art ist in der US-A-4 587 495 beschrieben.
• Im Falle eines symmetrischen Verstärkers, in welchem ein Eingangssignal auf zwei Zweige aufgeteilt wird, die jeweils durch Verstärkungstransistoren, wie beispielsweise Feldeffekttransistoren (nachstehend als FETS bezeichnet) verstärkt werden und deren Ausgänge zusammengeschaltet werden, um ein gewünschtes Ausgangssignal zu erhalten, oder im Falle der Überwachung eines Eingangspegels eines Mischers durch Aufteilen des Ausgangssignals des symmetrischen Verstärkers in zwei Zweige, von denen der eine in den Mischer zur Durchführung einer Frequenzumwandlung eingegeben wird, und der andere gemessen wird, ist es erforderlich, die Ausgangsleistung der beiden FETS zur Übereinstimmung zu bringen. Die Einstellung zu diesem Zweck wird durch Einstellung der Drainspannung VDS und der Drainströme ID der FETS durchgeführt.
• Hierzu ist eine Symmetrierumschaltung wünschenswert, in welcher die Drainströme ID konstant gehalten werden können, und die Drainspannungen VDS unabhängig von den Drainströmen ID geändert werden können, und bei welcher die Anzahl an Einstellpunkten so klein wie möglich gehalten ist.
• In einem konventionellen symmetrischen Verstärker werden der Drainstrom und die Drainspannung bei jedem FET jeweils durch variable Widerstände eingestellt, jedoch gibt es in der Hinsicht Schwierigkeiten, daß eine große Anzahl teurer variabler Widerstände erforderlich ist, und die Einstellung der Drainströme mühsam ist, wie später noch genauer unter Bezugnahme auf die Zeichnungen erläutert wird.
• Bei einem anderen konventionallen symmetrischen Verstärker werden der Drainstrom und die Drainspannung jedes FETS automatisch unter Verwendung eines Symmetrierungstransistors festgelegt.
• Allerdings kann in diesem Fall die Drainspannung nicht unabhängig von der Festlegung des Drainstroms festgelegt werden, wie nachstehend noch genauer unter Bezugnahme auf die Zeichnungen erläutert wird.
• Daher besteht ein Ziel der vorliegenden Erfindung in der Bereitstellung einer Verstärkerschaltung, mit einer Symmetrierschaltung, welche die Drainspannung unabhängig von der Festlegung des Drainstroms festlegen kann, während der Drainstrom konstant gehalten wird, mit einer kleinen Anzahl an Einstellpunkten und unter niedrigen Kosten.
• Die Erfindung zeichnet sich dadurch aus, daß die zumindest eine Symmetrierumschaltung auch zur Festlegung einer Ausgangsspannung am Ausgang des Verstärkungstransistors dient, und weiterhin eine Spannungsfestlegungsschaltung mit einem Spannungsfestlegungstransistor aufweist, angeschlossen an den Verstärkungstransistor, zur Festlegung einer Ausgangsspannung am Ausgang des Verstärkungstransitors, wobei die Ausgangsspannung unabhängig von der Festlegung des Stroms festgelegt wird, und zeichnet sich darüber hinaus dadurch aus, daß der Verstärkungstransistor eine an eine Eingangsklemme angeschlossene Steuerelektrode aufweist, eine an eine Ausgangsklemme angeschlossene erste Elektrode, und eine mit Masse verbundene zweite Elektrode, zum Verstärken eines an die Steuerelektrode angelegten Eingangssignals, der Stromfestlegungstransistor eine erste Elektrode aufweist, die an eine Stromversorgungsspannung VDD angeschlossen ist, eine Steuerelektrode, die so angeschlossen ist, daß sie eine erste Symmetrierungsspannung VB1 empängt, die niedriger ist als die Stromversorgungsspannung, und eine zweite Elektrode, die an die Steuerelektrode des Verstärkungstransistors angeschlossen ist, wodurch der durch den Verstärkungstransistor hindurchgehende Strom dadurch festgelegt wird, daß die erste Symmetrierungsspannung VB1 eingestellt wird, und der Spannungsfestlegungstransistor eine Steuerelektrode aufweist, die so angeschlossen ist, daß sie eine zweite Symmetrierungsspannung VB2 empfängt, die niedriger ist als die erste Symmetrierungsspannung Vs&sub1;, eine an die erste Elektrode des Stromfestlegungstransistors angeschlossene erste Elektrode, und eine an die erste Elektrode des Verstärkungstransistors angeschlossene zweite Elektrode, zur Festlegung einer Spannung an der Ausgangsklemme.
• Durch den Stromfestlegungstransistor wird der durch den Verstärkungstransistor hindurchgehende Strom festgelegt. Durch den Spannungsfestlegungstransistor wird die Ausgangsspannung des Verstärkungstransistors unabhängig von dem Strom festgelegt, der durch den Verstärkungstransistor hindurchgeht.
• Das voranstehende Ziel und die Merkmale der vorliegenden Erfindung werden aus der nachstehenden Beschreibung der bevorzugten Aus führungs formen unter Bezugnahme auf die Zeichnungen noch deutlicher. Es zeigt:
• Fig. 1A ein Schaltbild mit einem Beispiel für eine konventionelle Verstärkerschaltung, die zwei Verstärker-FETS und zwei Symmetrierungsschaltungen aufweist;
• Fig. 1B ein Blockschaltbild eines Mischers und einer Überwachungsschaltung, an welche die Ausgangssignale der in Fig. 1A gezeigten Verstärkerschaltung angelegt werden;
• Fig. 1C ein Blockschaltbild einer Hybridschaltung zum Vereinigen der Ausgänge der Verstärkerschaltung, wenn der Verstärker als symmetrischer Verstärker verwendet wird;
• Fig. 2 ein Schaltbild eines weiteren Beispiels für eine konventionelle Verstärkerschaltung mit einer Symmtrierschaltung; Fig. 3 ein Schaltbild eines Beispiels für eine Verstärkerschaltung, die einstellbare Widerstände in den Symmetrierschaltungen verwendet, und vor Auffinden der vorliegenden Erfindung überlegt wurde,
• Fig. 4 ein Schaltbild einer Verstärkerschaltung mit einer Symmetrierschaltung gemäß einer Ausführungsform der vorliegenden Erfindung;
• Fig. 5A und 5B Schaltbilder einer Verstärkerschaltung. gemäß einer Ausführungsform der vorliegenden Erfindung; und
• Fig. 5C ein Blockschaltbild eines Mischers und einer Überwachungsschaltung, an welche die Ausgänge der Verstärkerschaltung angelegt werden, gemäß der Ausführungsform der vorliegenden Erfindung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
• Zum besseren Verständnis der vorliegenden Erfindung werden zuerst unter Bezugnahme auf die Fig. 1A, 1B, 1C und 2 konventionelle Verstärkerschaltungen und die dort auftretenden Schwierigkeiten beschrieben.
• Fig. 1A ist ein Beispiel für den Aufbau eines symmetrischen Verstärkers. In der Figur wird ein hochfrequentes Eingangssignal, welches an einer Eingangskleinme IN anliegt, durch eine Hybridschaltung (H&sub1;) 11 in zwei Zweige aufgeteilt, die durch zwei Verstärkertransistoren (FET&sub1; und FET&sub2;) 12 und 13 verstärkt werden. Als ein Einsatzzweck des symmetrischen Verstärkers kann eines der Ausgangssignale an den Ausgangsklemmen OUT&sub1; und OUT&sub2; als ein Eingangssignal eines Mischers (RF/IF) 102 in einem Überlagerungsempfänger verwendet werden, der einen Hochfrequenzverstärker (RFA) 101 aufweist, den Mischer (RF/IF) 102 zum Umwandeln der Hochfreguenz in eine Zwischenfreguenz, einen Zwischenfrequenzverstärker (IFA) 103, und das andere an der Ausangsklemme OUT&sub2; ausgegeben werden, die von einer Überwachungseinheit 104 überwacht wird, wie in Fig. 1B gezeigt ist. Als ein weiterer Einsatzzweck für den symmetrischen Verstärker werden die Ausgangssignale an den Ausgangsklemmen OUT&sub1; und OUT&sub2; durch eine Hybridschaltung (H&sub2;) 105 zusammengeschaltet, wie in Fig. 1C gezeigt ist, um ein gewünschtes Ausgangssignal zu erhalten.
• Wie wiederum aus Fig. 1A hervorgeht, sind ein Widerstand 14 mit einem Widerstandswert R&sub1; und ein einstellbarer Widerstand 15 mit einem variablen Widerstandswert VR&sub1; in Reihe zwischen eine Stromversorgungsspannung VGG und Masse geschaltet. Die Gatespannung des Transistors 12 wird durch die Widerstände 14 und 15 festgelegt. Daher kann die Gatespannung des Transistors 12 durch Einstellen des einstellbaren Widerstands 15 eingestellt werden. Der Drainstrom, der durch den Transistor 12 geht, wird durch dessen Gatespannung bestimmt. Sobald der Drainstrom ID festgelegt ist, wird die Drainspannung VDS an der Ausgangsklemme OUT&sub1; durch Einstellen eines einstellbaren Widerstands (VR&sub3;) 18 festgelegt, der zwischen die Stromversorgungsspannung VDD und den Drain des Transistors 12 geschaltet ist. In diesem Fall werden in Symmetriereinstellschaltungen, die aus einem Widerstand R und einem einstellbaren Widerstand VR&sub1; bestehen, und einem Widerstand R&sub2; und einem einstellbaren Widerstand VR&sub2;, die Drainströme ID jeweils auf vorbestimmte Werte dadurch eingestellt, daß die Gatespannungen VGS mit Hilfe von VR&sub1; und VR&sub2; eingestellt werden, und die Drainspannungen VDS jeweils durch Einstellung der einstellbaren Widerstände VR&sub3; und VR&sub4; eingestellt werden, die in den Drainschaltungen vorgesehen sind.
• Entsprechend kann der durch den anderen Transistor 13 fließende Drainstrom dadurch festgelegt werden, daß ein einstellbarer Widerstand (VR&sub2;) 17 eingestellt wird, und die Drainspannung des Transistors 13 kann durch Einstellung eines einstellbaren Widerstands (VR&sub4;) 19 festgelegt werden.
• Bei der in Fig. 1A dargestellten Schaltung treten verschiedene Schwierigkeiten auf, die nachstehend geschildert sind.
• (1) Wenn eines der Ausgangssignale in die lokale Oszillatorschaltung eingegeben wird, und das andere Ausgangssignal, wie in Fig. 18 gezeigt, überwacht wird, oder wenn die beiden Ausgänge zur Erzielung eines gewünschten Ausgangssignals miteinander kombiniert werden, so sollten die beiden Ausgangsleistungen gleich sein. Bei der in Fig. 1A gezeigten Schaltung werden die Drainströme durch getrennte Einstellung der einstellbaren Widerstände 15 und 17 eingestellt, und die Drainspannungen werden getrennt durch Einstellung der einstellbaren Widerstände 18 und 19 eingestellt. Anders ausgedrückt können die Drainströme nicht durch Einstellung eines einzigen einstellbaren Widerstands eingestellt werden. Dies ist deswegen der Fall, da die Feldeffekttransistoren 12 und 13 nicht immer exakt dieselben Eigenschaften aufweisen, infolge von Schwankungen bei ihrer Herstellung. Daher gibt es bei der in Fig. 1A gezeigten Schaltung eine Anzahl an Einstellpunkten. Weiterhin ist es erforderlich, die Drainströne zu messen. Daher ist die in Fig. 1A gezeigte Schaltung in der Hinsicht nachteilig, daß die Einstellung und die Messung der Drainströme mühsam ist.
• (2) Die in Fig. 1A dargestellte Schaltung erfordert eine Anzahl einstellbarer Widerstände. Da einstellbare Widerstände teuer sind, ist es nicht wünschenswert, viele zu verwenden.
• (3) Selbst nachdem die Drainströme durch Einstellung der einstellbaren Widerstände 15 und 16 auf einen gewünschten Wert eingestellt wurden, so fließt, wenn ein Hochspannungssignal an die Eingangsklemme IN angelegt wird, ein Gatestrom IG infolge einer Vorspannung in Vorwärtsrichtung zwischen dem Gate und dem N-Kanal, so daß sich die Gatespannung VGS ändert, und sich daher der Drainstrom ID ändert. Insbesonderte, wenn das Ausgangssignal des in Fig. 1A gezeigten Verstärkers an den Mischer 102 angelegt wird, und das Ausgangssignal eines okalen Oszillators (nicht gezeigt) an die Eingangsklemme IN des in Fig. 1A gezeigten Verstärkers angelegt wird, so wird häufig zu dem Zweck, einen konstanten Ausgangsleistungspegel des Verstärkers zu erzielen, der Eingangspegel des Verstärkers, welcher der Ausgangspegel des lokalen Oszillators ist, so hoch eingestellt, daß der Ausgangspegel des Verstärkers in Sättigung geht. Wenn in diesem Fall der Ausgangspegel des lokalen Oszillators infolge von Temperaturänderungen und dergleichen schwankt, so ändert sich der Gatestrom ID, so daß sich die Gatespannung VGS ändert, und daher ändert sich der Drainstrom ID. Dies führt dazu, daß die Schwankung des Ausgangspegels des lokalen Oszillators auf unerwünschte Weise verstärkt wird.
• Deswegen wurde gewünscht, eine Symmetrierschaltung zu erhalten, in welcher die Drainspannung VDS unabhängig von dem Drainstrom ID geändert werden kann, während der Drainstrom ID konstant gehalten wird.
• Fig. 2 ist ein Schaltbild, welches ein weiteres Beispiel für eine konventionelle Verstärkerschaltung zeigt, die eine Symmetrierschaltung aufweist, in welcher die Gatespannung VGS automatisch so eingestellt wird, daß die Drainspannung VDS und der Drainstrom ID konstant sind. Wenn zwei Ausgänge erforderlich sind, wie bei dem in Fig. 1A gezeigten symmetrischen Verstärker, so können zwei Schaltungen vorgesehen werden, von denen jede so aufgebaut ist wie in Fig. 2.
• Wenn bei der in Fig. 2 gezeigten Schaltung die positive Stromversorgungsspannung VDD und die negative Stromversorgungsspannung VGG konstant sind, so ist die Drainspannung VDS des Verstärkungstransistors (FET&sub1;) 21 folgendermaßen festgelegt:
• VDS = VB1 + 0,6 V
• Dies erfolgt durch Anlegen einer Basisspannung VB1, die durch das Verhältnis der Widerstände (R&sub1; und R&sub2;) 23 und 24 festgelegt ist, die in Reihe zwischen die Stromversorgungsspannung VDD und die negative Stromversorgungsspannung VGG geschaltet sind. Der Strom, der durch einen einen Widerstandswert R&sub4; aufweisenden Widerstand 26 hindurchgeht, der zwischen den Drain des Verstärkungstransistors 21 und die positive Stromversorgungsspannung VDD geschaltet ist, wird im Nebenschluß über den Feldeffekttransistor (FET&sub1;) 21 und einen pnp-Transistor (TR&sub1;) 22 verzweigt, jedoch fließt der Hauptanteil des Stroms durch den Feldeffekttransistor 21. Daher wird der Drainstrom ID dadurch festgelegt, daß die Spannung zwischen der positiven Stromversorgungsspannung VDD und der Drainspannung VDS durch den Widerstand R&sub4; aufgeteilt wird. In diesem Fall wird die Gatespannung VGS automatisch durch den Transistor Tr&sub1; auf solche Weise eingestellt, daß die Drainspannung VDS den voranstehend angegebenen Wert annimmt. Wenn nämlich der Drainstrom ID erhöht wird, wird die Drainspannung VDS verringert, welche dieselbe Spannung ist wie die Emitterspannung des Transistors 22, so daß die Kollektorspannung des Transistors 22 und daher die Gatespannung des Transistors 21 verringert wird, was zu einer Abnahme des Drainstroms ID führt, so daß die Drainspannung VDS ansteigt.
• Bei der in Fig. 2 gezeigten Schaltung wird die Drainspannung VDS durch das Verhältnis der Widerstände R&sub1; und R&sub2; eingestellt, und ändert sich der Drainstrom ID, wenn sich VDS ändert. Sobald nämlich die Drainspannung VDS festgelegt ist, kann durch Anderung des Widerstandswertes R&sub4; der Drainstrom ID unabhängig von der Drainspannung VDS eingestellt werden.
• Wenn sich allerdings die Drainspannung VDS ändert, so ändert sich auch der Drainstrom ID Anders ausgedrückt, kann bei der in Fig. 2 dargestellten Schaltung die Drainspannung VDS nicht geändert werden, während der Drainstrom ID konstant gehalten wird. Wenn das Ausgangssignal des in Fig. 2 gezeigten Verstärkers an den Eingang des in Fig. 1B dargestellten Mischers 102 angelegt wird, so ist es häufig erforderlich, unabhängig die Drainspannung VDS zu ändern, während der Drainstrom ID konstant gehalten wird. Daher kann der in Fig. 2 gezeigte Verstärker nicht als Eingangsschaltung für den Mischer 102 dienen.
• Fig. 3 ist ein Schaltbild, welches ein Beispiel für eine Verstärkerschaltung zeigt, bei welcher einstellbare Widerstände in Tandemanordnung in den Symmetrierschaltungen vorgesehen sind, wobei diese Schaltung vor dem Auffinden der vorliegenden Erfindung überlegt wurde, und hierbei sind Verstärkertransistoren (FET&sub1; und FET1a) 31 und 31a Feldeffekttransistoren, welche dieselben Eigenschaften aufweisen sollen, Transistoren (Tr&sub1; und Tr1a) 32 und 32a sind Bipolartransistoren, 33 bis 36 sind Widerstände mit Widerstandswerten R&sub1; bis R&sub4;, 35a und 36a sind Widerstände mit Widerstandswerten R3a und R4a, und 37 und 37a sind einstellbare Tandem-Widerstände mit Widerstandswerten R&sub5; und R5a, welche gleich sind.
• Da bei der in Fig. 3 gezeigten Schaltung die einstellbaren Tandem-Widerstände 37 und 37a in die Drainschaltungen der Verstärkertransistoren (FET&sub1; und FET1a) 31 und 31a eingefügt sind, können die Drainspannungen unabhängig von den jeweiligen Drainströmen durch Einstellung der Widerstände 37 und 37a eingestellt werden. Die Basisspannung der Transistoren 32 und 32a wird nämlich durch die Widerstände 33 und 34 festgelegt, die zwischen die Stromversorgungsspannung VDD und die negative Stromversorgungsspannung VGG geschaltet sind. Die Emitterspannung des Transistors 32 wird durch die Basisspannung plus die Emitter-Basisspannung festgelegt, die konstant ist und annähernd 0,6 V beträgt. Der durch den Transistor 31 fließende Drainstrom wird daher dadurch festgelegt, daß die Spannung zwischen dem Emitter des Transistors 32 und der Stromversorgungsspannung VDD durch den Widerstandswert R&sub4; des Widerstands 36 aufgeteilt wird. Die Drainspannung des Transistos (FET&sub1;) 31 wird dann durch Einstellung des einstellbaren Widerstands 37 festgelegt. Entsprechend wird die Drainspannung des Transistors 31a durch Einstellen des einstellbaren Widerstands 37a festgelegt.
• Bei der in Fig. 3 gezeigten Schaltung kann daher die Ausgangsspannung an der Ausgangsklemme OUT&sub1; oder OUT&sub2; unabhängig von dem Drainstrom ID geändert werden, und kann der Drainstrom ID unabhängig von der Ausgangsspannung geändert werden. Allerdings tritt in der Hinsicht eine Schwierigkeit auf, daß eine Erhöhung der Kosten nicht vermieden werden kann, da zwei einstellbare Widerstände als Tandem-Widerstände erforderlich sind, beim Einsatz bei einem symmetrischen Verstärker und dergleichen, und daß die jeweiligen einstellbaren Widerstände so eingestellt werden müssen, daß die Drainspannungen beider FETS übereinstimmen, was daher einstellbare Tandem-Widerstände erfordert, welche dieselben Eigenschaften aufweisen.
• Durch die vorliegende Erfindung sollen derartige Schwierigkeiten, die beim Stand der Technik auftreten, gelöst werden, und das Ziel der vorliegenden Erfindung besteht in der Bereitstellung einer Symmetrierschaltung, bei welcher eine Drainspannung VDS unabhängig eingestellt werden kann, während der Drainstrom ID des FET konstant gehalten wird, und welche eine kleine Anzahl an Einstellpunken aufweist, so daß sie kostengünstig aufgebaut sein kann.
• Der grundsätzliche Aufbau einer Ausführungsform der vorliegenden Erfindung ist wie in Fig. 4 gezeigt, in welcher ein Verstärkertransistor (FET&sub1;) 41 ein N-Kanal- Feldeffekttransistor (FET) des Flächentyps ist, ein pnp- Transistor (Tr&sub1;) 42 ein Transistor zur Festlegung des Drainstroms ist, und ein npn-Transistor (Tr&sub2;) 43 ein Transistor zur Festlegung der Drainspannung ist. Der Drainstromfestlegungstransistor 42 weist eine Basis auf, die so angeschlossen ist, daß sie eine erste Symmetrierspannung VB1 von einer ersten Symmetrierspannungsquelle 46 empfängt, einen Emitter, der über einen Drainstromfestlegungswiderstand 45 mit einem Widerstandswert R&sub4; an eine positive Stromversorgungsspannung VDD angeschlossen ist, sowie einen Kollektor, der mit der Gate-Elektrode des Verstärkertransistors 41 verbunden ist. Der Drainspannungsfestlegungstransistor 43 weist eine Basis auf, die so angeschlossen ist, da sie eine zweite Symmetrierspannung VB2 von einer zweiten Symmetrierspannungsquelle 47 empfängt, einen Kollektor, der über den Widerstand 45 mit der Stromversorgungsspannung VDD verbunden ist, und einen an den Drain des Verstärkertransistors 41 angeschlossenen Emitter. Die Gate- Elektrode des Verstärkertransistors 41 ist mit einer Eingangsklemme IN verbunden. Der Drain des Verstärkertransistors 41 ist an eine Ausgangklemme OUT angeschlossen. Die Source-Elektrode des Verstärkertransistors 41 ist an Masse gelegt. Die Gate-Elektrode des Verstärkertransistors 41 ist über einen Widerstand 44 an eine negative Stromversorgungsspannung VGG angeschlossen.
• Die zweite Symmetrierspannung VB&sub2; sollte niedriger sein als die Stromversorgungsspannung VDD. Die erste Symmetrierspannung VB1 plus die Emitter-Basisspannung des Transistors 42 sollte niedriger sein als die zweite Symmetrierspannung VB2.
• Im Betrieb wird der Drainstrom des Verstärkertransistors 41 durch Einstellen der Basisspannung des Transistors Tr&sub1; eingestellt. Die Emitterspannung des Transistors 42 wird nämlich durch VB&sub1; plus Emitter-Basisspannung des Transistors 42 festgelegt, und der durch den Widerstand 45 fließende Strom wird dadurch festgelegt, daß die Spannung zwischen VDD und der Emitterspannung des Transistors 42 durch den Widerstand R&sub4; aufgeteilt wird. Die Drainspannung des Verstärkertransistors 41 wird durch Einstellung der Basisspannung des Transistors Tr&sub2; eingestellt. Die Drainspannung kann nämlich als die Spannung VB2 minus der Basis-Emitterspannung des Transistors 43 festgelegt werden, unabhängig von der Festlegung des Drainstroms.
• Fig. 5A ist ein Schaltbild eines symmetrischen Verstärkers gemäß einer Ausführungsform der vorliegenden Erfindung. In Fig. 5A bezeichnen die gleichen Bezugszeichen wie in Fig. 4 gleiche Teile. Annliche Teile wie die Teile 41 bis 45 werden durch Bezugszeichen 41a bis 44a bezeichnet. Es gibt zwei Verstärkerschaltungen, von denen die eine durch die Teile 41 bis 45 gebildet wird, und die andere durch die Teile 41a bis 45a gebildet wird. Ein Widerstand 51 mit einem Widerstandswert R&sub1; und ein Widerstand 52 mit einem Widerstandswert R&sub2; sind in Reihe zwischen die positive Stromversorgungsspannung VDD und die negative Stromversorgungsspannung VGG geschaltet. Der Verbindungspunkt der Widerstände 51 und 52 ist gemeinsam mit den Basen der Transistoren 42 und 42a verbunden. Durch diese Anordnung wird die erste Symmetrierspannng VB1 in Fig. 4 in Fig. 5A realisiert. Ein einstellbarer Widerstand 53 mit einem einstellbaren Widerstandswert VR&sub1; ist zwischen die positive Stromversorgungsspannung VDD und die negative Stromversorgungsspannung VGG geschaltet. Der Anzapfungspunkt des einstellbaren Widerstands 53 ist gemeinsam mit den Basen der Transistoren 43 und 43a verbunden. Durch diese Anordnung wird die zweite Symmetrierspannung VB2 von Fig. 4 in Fig. 5A realisiert.
• Die Gate-Elektrode des Verstärkertransistors 42 ist mit einer ersten Eingangsklemme IN&sub1; verbunden. Die Gate-Elektrode des Verstärkertransistors 43 ist an eine zweite Eingangsklemme IN&sub2; angeschlossen. Der Drain des Verstärkertransistors 41 ist mit einer ersten Ausgangsklemme OUT&sub1; verbunden, und der Drain des Verstärkertransistors 41a ist an eine zweite Ausgangsklemme OUT&sub2; angeschlossen.
• Wenn die in Fig. 5A gezeigte Verstärkerschaltung als ein symmetrischer Verstärker verwendet wird, so wird ein Eingangssignal von einer (nicht dargestellten) Oszillatorschaltung, welches an eine Eingangsklemme IN angelegt wird, in zwei Zweige durch eine in Fig. 5B gezeigte Hybridschaltung 5B aufgeteilt, und deren beiden Ausgangssignale werden als Eingangssignale an die Eingangsklemmen IN&sub1; und IN&sub2; angelegt. Eines der beiden Ausgangssignale, die von der Ausgangsklemme OUT&sub1; ausgegeben werden, kann als Lokaloszillatoreingangssignal an einen Mischer 502 angelegt werden, der zwischen einen Hochfrequenzverstärker 501 und einen Zwischenfrequenzverstärker 503 geschaltet ist, und das andere Ausgangssignal kann durch eine Überwachungsschaltung 504 überwacht werden, wie dies in Fig. 5C gezeigt ist.
• Bei der in Fig. 5A gezeigten Schaltung wird durch den Schaltungsabschnitt, der die Transistoren 41 und 41a sowie die Widerstände 44, 45, 51 und 52 aufweist, die Gate-Spannung der Verstärkertransistoren 41 und 41a automatisch eingestellt, so daß deren Drainströme konstant sind. Darüber hinaus werden die Drainspannungen durch Einstellung des einstellbaren Widerstands 53 frei wählbar eingestellt.
• Durch die Schaltung von Fig. 5A können daher die jeweiligen Drainspannungen gleichzeitig und mit guter Symmetrie eingestellt werden, durch Einstellung des einstellbaren Widerstands 53, während die Drainströme der Verstärkertransistoren 41 und 41a konstant gehalten werden.
• Gemäß der vorliegenden Erfindung kann jede Anzahl an Verstärker-Feldeffekttransistoren vorgesehen werden, welche dieselben Eigenschaften haben sollten wie der Feldeffekttransistor 41.
• Es wird angemerkt, daß bei der Schaltung von Fig. 5A P-Kanal- FETS alternativ eingesetzt werden können, statt der N-Kanal- FETS. Darüber hinaus können die Polaritäten der npn- und pnp- Bipolartransistoren umgekehrt werden, wobei die Polaritäten der Stromversorgungsspannungen umgekehrt werden. Jeder Transistor kann nämlich auf den npn-Typ oder den pnp-Typ geändert werden, und in diesem Falle können die Polaritäten der Stromversorgungen ebenfalls geändert werden.
• Als Verstärkertransistor 41 und 41a können nicht nur Flächen- Feldeffekttransistoren verwendet werden, sondern auch MOSFETS oder Bipolartransistoren. In diesem Fall ist die Stromversorgungsspanung VGG nicht auf eine negativen Stromversorgungsspannung beschränkt, sondern kann beispielsweise auch Masse sein.
• Bei einer Verwendung bei einem symmetrischen Verstärker, einem Mischer und dergleichen, sind selbstverständlich die erforderlichen Hochfrequenzschaltungen an die Gate-Seiten und die Drain-Seiten jeweiliger FETS angeschlossen, obwohl dies in Fig. 5A weggelassen wurde.
• Gemäß der vorliegenden Erfindung können daher, wie voranstehend beschrieben wurde, in einer Symmetrierschaltung, in welcher die Gate-Spannungen automatisch auf solche Weise eingestellt werden, daß die Drain-Ströme mehrerer FETS einen bestimmten Wert annehmen, infolge der Tatsache, daß Drainspannungsfestlegungstransistoren in Reihe mit den Drainschaltungen der FETS vorgesehen sind, die Drainspannungen der jeweiligen FETS gleichzeitig mit guter Symmetrie eingestellt werden, mit Hilfe nur eines einstellbaren Widerstands, während die Drainströme konstant gehalten werden, so daß die Einstellung einfach ist, und die Vorrichtung kostengünstig.
• Bezugszeichen in den Patentansprüchen dienen zum besseren Verständnis und sollen nicht den Schutzumfang beschränken.

Claims (10)

1. Verstärkerschaltung mit:

zumindest einem Verstärkungstransistor (41) zur Verstärkung eines Eingangssignals; und

zumindest einer Symmetrierschaltung zur Festlegung eines durch den Verstärkungstransistor (41) fließenden Stroms, wobei die zumindest eine Symmetrierschaltung eine Stromfestlegungsschaltung aufweist, die mit einem Stromfestlegungstransistor (42) versehen ist, der an den Verstärkertransistor (41) angeschlossen ist, zur Festlegung eine durch den Verstärkertransistor fließenden Stroms;

dadurch gekennzeichnet, daß

die zumindest eine Symmetrierschaltung auch zur Festlegung einer Ausgangsspannung am Ausgang des Verstärkertransistors dient, und weiterhin eine Spannungsfestlegungsschaltung aufweist, die mit einem Spannungsfestlegungstransistor (43) versehen ist, der an den Verstärkertransistor (41) angeschlossen ist, um eine Ausgangsspannung am Ausgang des Verstärkertransistors festzulegen, wobei die Ausgangsspannung unabhängig von der Festlegung des Stroms festgelegt wird; und

weiterhin dadurch gekennzeichnet, daß der Verstärkertransistor (41) eine Steuerelektrode aufweist, die an eine Eingangsklemme angeschlossen ist, eine erste Elektrode, die an eine Ausgangsklemme angeschlossen ist, und eine zweite Elektrode, die an Masse angeschlossen ist, zum Verstärken eines an die Steuerelektrode angelegten Eingangssignals;

der Stromfestlegungswiderstand (42) eine erste Elektrode aufweist, die an eine Stromversorgungsspannung (VDD) angeschlossen ist, eine Steuerelektrode, die so angeschlossen ist, daß sie eine erste Symmetrierspannung (VB1) empfängt, die niedriger ist als die Stromversorgungsspannung, sowie eine zweite Elektrode, die an die Steuerelektrode des Verstärkertransistors (41) angeschlossen ist, wodurch der durch den Verstärkertransistor fließende Strom durch Einstellung der ersten Symmetrierspannung (VB1) festgelegt wird; und

der Spannungsfestlegungstransistor (43) eine Steuerelektrode aufweist, die so angeschlossen ist, daß sie eine zweite Symmetrierspannung (VB2) empfängt, die niedriger ist als die erste Symmetrierspannung (VB1), eine an die erste Elektrode des Stromfestlegungstransistors (42) angeschlossene erste Elektrode, und eine an die erste Elektrode des Verstärkertransistors (41) angeschlossene zweite Elektrode, zur Festlegung einer Spannung an der Ausgangsklemme.

2. Verstärkerschaltung nach Anspruch 1, bei welcher die erste Elektrode des Stromfestlegungstransistors (42) mit der Stromversorgungsspannung (VDD) über einen ersten Widerstand (45) verbunden ist.

3. Verstärkerschaltung nach Anspruch 1 oder 2, bei welcher die Polaritäten des Stromfestlegungstransistors (42) und des Spannungsfestlegungstransistors (43) einander entgegengesetzt sind.

4. Verstärkerschaltung nach Anspruch 1, bei welcher der Verstärkertransistor (41) ein Feldeffekttransistor ist, der eine an die Eingangsklemme angeschlossene Gate- Elektrode aufweist, eine an die Ausgangsklemme angeschlossene Drain-Elektrode, und eine an Masse angeschlossene Source-Elektrode, zur Verstärkung des an die Gate-Elektrode angelegten Eingangssignals.

5. Verstärkerschaltung nach Anspruch 4, bei welcher der Stromfestlegungstransistor (42) ein Bipolartransistor ist, der einen Emitter aufweist, der über einen ersten Widerstand (45) an die Stromversorgungsspannung (VDD) angeschlossen ist, welche positiv ist, eine Basis, die so angeschlossen ist, daß sie die erste Symmetrierspannung (VB1) empfängt, die niedriger ist als die positive Stromversorgungsspannung, und einen Kollektor, der an die Gate-Elektrode des Verstärkertransistors (41) angeschlossen ist, wodurch der durch den Verstärkertransistor fließende Strom durch Einstellung der ersten Spannung (VB1) festgelegt wird;

und der Spannungsfestlegungstransistor (43) ein Bipolartransistor ist, der einen an die Drain-Elektrode des Feldeffekttransistors angeschlossenen Emitter aufweist, einen mit dem Emitter des Stromfestlegungstransistors (42) verbundenen Kollektor, und eine Basis, die so angeschlossen ist, daß sie die zweite Symmetrierspannung (VB2) empfängt, welche niedriger ist als die erste Symmetrierspannung (VB1), wobei die Polaritäten des Stromfestlegungstransistors (42) und des Spannungsfestlegungstransistors (43) einander entgegengesetzt sind.

6. Verstärkerschaltung nach Anspruch 5, bei welcher der Emitter des Stromfestlegungstransistors (42) über einen zweiten Widerstand (44) so angeschlossen ist, daß er eine negative Stromversorgungsspannung (VGG) empfängt.

7. Verstärkerschaltung nach Anspruch 6, bei welcher die erste Symmetrierspannung (VB1) durch Aufteilung einer Spannung zwischen der positiven Stromversorgungsspannung (VDD) und der negativen Stromversorgungsspannung (VGG) durch einen zweiten Symmetrierwiderstand (51) und einen dritten Symmetrierwiderstand (52) festgelegt wird.

8. Verstärkerschaltung nach Anspruch 7, bei welcher die zweite Symmetrierspannung (VB2) durch einen einstellbaren Widerstand (53) festgelegt wird, der zwischen die positive Stromversorgungsspannung (VDD) und die negative Stromversorgungsspannung (VGG) geschaltet ist.

9. Verstärkerschaltung nach Anspruch 8, bei welcher die Emitterspannung des Stromfestlegungstransistors (42) durch die erste Symmetrierspannung (VB1) plus die Basis- Emitterspannung des Stromfestlegungstransistors (42) festgelegt wird.

10. Verstärkerschaltung nach Anspruch 9, bei welcher der durch den Verstärkertransistor (41) fließende Strom dadurch festgelegt wird, daß die Spannung zwischen der positiven Stromversorgungsspannung (VDD) und der Emitterspannung des Stromfestlegungstransistors (42) durch den Widerstandswert des ersten Widerstands (45) aufgeteilt wird.