DE69010802T2

DE69010802T2 - Vorrichtung zur Umwandlung der Bildfrequenz und des Zeilenanzähles für einen hochauflösenden Fernsehempfänger.

Info

Publication number: DE69010802T2
Application number: DE69010802T
Authority: DE
Inventors: David Gillies; Jean-Yves Moraillon
Original assignee: EUROP RECH ELECTR LAB
Current assignee: EUROP RECH ELECTR LAB
Priority date: 1989-08-22
Filing date: 1990-08-17
Publication date: 1995-01-05
Anticipated expiration: 2010-08-18
Also published as: ES2056412T3; FR2651402A1; DE69010802D1; JPH03132277A; FR2651402B1; EP0414596B1; EP0414596A1; US5138448A

Description

Die vorliegende Erfindung betrifft eine Vorrichtung zum Umsetzen der Halbbildfrequenz und der Zeilenzahl für einen hochauflösenden Fernsehempfänger, insbesondere eine Vorrichtung zum Umsetzen der Halbbildfrequenz und der Zeilenzahl für einen hochauflösenden Fernsehempfänger, der an seinem Eingang Videosignale des hochauflösenden Typs empfangen kann, die insbesondere von einer hochauflösenden Quelle mit im Zeilensprung verschachtelten 625 Zeilen und 50 Hz (625/2:1/50 Hz) stammen. Die Vorrichtung der vorliegenden Erfindung findet auch Anwendung auf Signale mit Standardauflösung wie etwa die Signale 625/2:1/50 Hz, PAL, SECAM, MAC.
In der französischen Patentanmeldung Nr. 89 03861 vom 23. März 1989 im Namen der Anmelderin (die mit der am 20. März 1990 eingereichten und am 10. Oktober 1990 veröffentlichten EP-A-0 391 760 äquivalent ist) ist bereits eine Vorrichtung zum Umsetzen der Halbbildfrequenz für einen hochauflösenden Fernsehempfänger vorgeschlagen worden. Wie in Fig. 1 gezeigt, enthält diese Vorrichtung im wesentlichen einen Analog-/Digital- Umsetzer 1, der an seinem Eingang Videosignale E wie etwa hochauflösende Signale 1250/2:1/50 Hz im Grundband oder gemäß dem HD-MAC-Verfahren in der Norm 625/2:1/50 Hz komprimierte Signale, die im folgenden Signale 625/2:1/50 Hz des hochauflösenden Typs oder Signale 625/2:1/50 Hz im PAL-, SECAM- oder MAC-Standard genannt werden, empfängt. Die Standardsignale des Typs 625/2:1/50 Hz am Ausgang des Umsetzers 1 werden direkt an eine Umschaltvorrichtung 3 geschickt, während die hochauflösenden Signale zur Vorrichtung 3 über einen Decodierer 2 bekannten Typs zum Reduzieren der Bandbreite geschickt werden. Die Umschaltvorrichtung 3 schickt entweder Signale 1250/2:1/50 Hz oder Signale 625/2:1/50 Hz an eine Frequenzumsetzungsvorrichtung 4, wie sie in Fig. 2 gezeigt ist und in der französischen Patentanmeldung Nr. 89 03861 im Namen der Anmelderin beschrieben ist. Diese Frequenzumsetzungsvorrichtung 4 empfängt eine DATV-Information (Digital Assisted Television). Dieses vom Decodierer 2 ausgegebene DATV-Signal enthält Bewegungsinformationen MI. Die Frequenzumsetzungsvorrichtung 4 gibt am Ausgang ein Signal S ab, das für die Anzeige auf dem Bildschirm verwendet wird. Dieses Ausgangssignal S ist ein hochauflösendes Signal des Typs 1250/2:1/100 Hz oder 900/2:1/100 Hz. In der Vorrichtung von Fig. 1 wird die Umsetzung der Halbbildfrequenz auf Höhe der Schaltung 4 ausgeführt. Hierzu und wie in Fig. 2 gezeigt, enthält die Schaltung 4 am Eingang einen Bildspeicher zum Speichern zweier Halbbilder, nämlich des geraden und des ungeraden Halbbildes gemäß dem Eingangsstandard, d.h. mit einer Halbbildfrequenz von 50 Hz (Halbbilddauer 20 Millisekunden). Dieser Speicher ermöglicht die Komprimierung dieser Dauer um einen Faktor 2, um die Ausgangshalbbild-Frequenz von 100 Hz, d.h. eine Halbbilddauer von 10 Millisekunden zu erhalten. Wie nämlich in Fig. 2 gezeigt ist, ist dieser Bildspeicher aus vier Speichern 10A, 10B, 10C, 10D gebildet, die die jeweilige Speicherung der geraden Punkte der geraden Halbbilder, der ungeraden Punkte der geraden Halbbilder, der geraden Punkte der ungeraden Halbbilder und der ungeraden Punkte der ungeraden Halbbilder ermöglichen. Dieser Speicher weist eine Kapazität von 576 Zeilen × 720 Punkten × 8 Bits auf, um ein Bild mit 1250 Zeilen × 1440 Punkten speichern zu können, das einem dekomprimierten hochauflösenden Bild entspricht. Die Verwendung von vier Speichern 10A, 10B, 10C, 10D hat zum Ziel, die Lesefrequenz der Speicher auf 54 MHz zu begrenzen. Wie im folgenden genauer beschrieben wird, erlauben Multiplexierer 11A, 11B oder 12 die Wiederherstellung des Abtastwert-Zuges mit 108 MHz.
Andererseits enthält die Schaltung 4, wie in Fig. 2 gezeigt, einen Teil 4B, der im folgenden genauer beschrieben wird und der die Ausführung verschiedener Operationen der Filterung, der Dezimierung und der vertikalen Interpolation ermöglicht. Diese Operationen werden mit der gewünschten Halbbildfrequenz, nämlich in der gezeigten Ausführungsform mit 100 Hz ausgeführt. Es wird daher angemerkt, daß die Schaltung 4 aus zwei verschiedenen Teilen gebildet ist, nämlich aus einem Speicherteil 4A, der die Ausführung der Umsetzung der Halbbildfrequenz ermöglicht, sowie aus einem Teil 4B. Wie oben beschrieben, benötigt der Teil 4A eine große Speicherfläche.
Die vorliegende Erfindung hat zum Ziel, eine neue Vorrichtung zum Umsetzen der Halbbildfrequenz und der Zeilenzahl für einen hochauflösenden Fernsehempfänger vorzuschlagen, die die Ausführung der Frequenzumsetzung bei hochauflösenden Signalen 625/2:1/50 Hz oder bei Signalen des Standardtyps 625/2:1/50 Hz unter Verwendung einer geringeren Speicherkapazität ermöglicht.
Daher hat die vorliegende Erfindung eine Vorrichtung zum Umsetzen der Halbbildfrequenz und der Zeilenzahl zum Gegenstand, die die Verarbeitung von Videosignalen mit hoher Auflösung mit einer vorbestimmten Zeilenzahl und Halbbildfrequenz ermöglicht, die von einem hochauflösenden Fernsehempfänger empfangen werden, der an seinem Eingang Videosignale entsprechend verschiedenen Normen empfangen kann und an seinem Ausgang ein Signal vom Typ mit hoher Auflösung mit einer neuen Halbbildfrequenz mit einer neuen Zeilenzahl abgeben kann, wobei die Vorrichtung einen ersten Speicher zum Speichern der Halbbilder des Eingangs-Videosignals enthält, wobei der Speicher am Ausgang ein Videosignal mit der neuen Halbbildfrequenz liefert, dadurch gekennzeichnet, daß sie ferner einen Decodierer zum Reduzieren des Durchlaßbandes aufweist, der am Ausgang des Speichers angeschlossen ist und am Ausgang getrennt die geraden und die ungeraden Halbbilder des Videosignals mit der neuen Halbbildfrequenz liefert, und eine Videoverarbeitungsschaltung enthält, die am Ausgang des Decodierers zum Reduzieren des Durchlaßbandes angeschlossen ist und eine vertikale Interpolation sowie eine Umsetzung der Zeilenzahl in der Weise durchführt, daß ein Video-Anzeigesignal mit der neuen Halbbildfrequenz und der neuen Zeilenzahl geliefert wird.
Gemäß einer bevorzugten Ausführungsform ist die Videoverarbeitungsschaltung gebildet durch:
- eine Signalverarbeitungsschaltung vom statischen Typ, die jeweils an die Ausgänge des Decodierers zum Reduzieren des Durchlaßbandes angeschlossen ist, die die geraden und die ungeraden Halbbilder liefern, und die ein Signal mit der gewünschten Halbbildfrequenz und der gewünschten Zeilenzahl liefert;
- eine Signalverarbeitungsschaltung vom dynamischen Typ, die mittels einer ersten Umschaltschaltung abwechselnd an die die geraden und die ungeraden Halbbilder abgebenden Ausgänge des Decodierers zum Reduzieren des Durchlaßbandes angeschlossen ist und ein Signal mit der gewünschten Halbbildfrequenz und der gewünschten Zeilenzahl liefert, und
- eine zweite Umschaltschaltung, die an die Signalverarbeitungsschaltung vom statischen Typ und an die Signalverarbeitungsschaltung vom dynamischen Typ angeschlossen ist, wobei die Umschaltung dieser Schaltung durch ein Bewegungsdetektionssignal gesteuert wird.
Außerdem enthält der Decodierer zum Reduzieren des Durchlaßbandes gemäß einer bevorzugten Ausführungsform wenigstens in Halbbildspeicher (m ≥ 3), die am Ausgang des ersten Speichers in Serie liegen, eine Decodierschaltung und vier Ausgänge, die jeweils die geraden Punkte gerader Halbbilder und die ungeraden Punkte gerader Halbbilder, die geraden Punkte ungerader Halbbilder und die ungeraden Punkte ungerader Halbbilder erzeugen.
Um andererseits die Vorrichtung der vorliegenden Erfindung ebenso für Eingangs-Videosignale vom Typ mit hoher Auflösung als auch für Signale vom Standardtyp wie etwa PAL- oder SECAM- Signale verwenden zu können, enthält diese Vorrichtung außerdem vier Umschaltschaltungen, die jeweils an einem Eingang ein Ausgangssignal des Decodierers zum Reduzieren des Durchlaßbandes und am anderen Eingang entweder das Eingangssignal der Speicher oder das Ausgangssignal der drei ersten Speicher empfangen, wobei die Schaltungen abhängig von einem den Typ der Videosignale am Eingang anzeigenden Signal auf den einen oder den anderen Eingang umschalten.
Weitere Merkmale und Vorteile der vorliegenden Erfindung werden deutlich beim Lesen der folgenden Beschreibung einer bevorzugten Ausführungsform mit Bezug auf die beiliegenden Zeichnungen, in denen:
- Fig. 1, die bereits beschrieben worden ist, ein Vereinfachtes Blockschaltbild eines hochauflösenden Fernsehempfängers ist, der eine Vorrichtung zum Umsetzen der Halbbildfrequenz enthält, wie sie etwa in der französischen Patentanmeldung Nr. 89 03861 beschrieben ist;
- Fig. 2, die bereits beschrieben worden ist, ein Blockschaltbild einer Ausführungsform der Vorrichtung zum Umsetzen der Halbbildfrequenz der französischen Patentanmeldung Nr. 89 03861 ist;
- Fig. 3 ein vereinfachtes Blockschaltbild einer Vorrichtung zum Umsetzen der Halbbildfrequenz und der Zeilenzahl gemäß der vorliegeden Erfindung ist;
- Fig. 4 ein genaueres Blockschaltbild der Vorrichtung von Fig. 3 ist; und
- Fig. 5 ein Blockschaltbild des Teils zur Filterung, Dezimierung, Interpolation und Umsetzung der Zeilenzahl, der in der Vorrichtung der vorliegenden Erfindung verwendet wird, ist.
Um die Beschreibung zu vereinfachen, tragen die gleichen Elemente in den verschiedenen Figuren die gleichen Bezugszeichen.
Wie in Fig. 3 gezeigt, enthält die Vorrichtung zum Umsetzen der Halbbildfrequenz und der Zeilenzahl gemäß der vorliegenden Erfindung eine Schaltung zum Umsetzen der Halbbildfrequenz 5, die an ihrem Eingang ein Videosignal vom Typ 625/2:1/50 Hz mit hoher Auflösung oder eventuell ein Videosignal 625/2:1/50 Hz vom Standardtyp empfängt. Das Eingangs-Videosignal ist nämlich ein komprimiertes Videosignal, das codiert worden ist, um mit dem Übertragungskanal wie etwa den Übertragungskanälen D2-MAC oder D-MAC kompatibel zu sein, wie später erläutert wird. Die Umsetzungsschaltung 5 ist durch einen Speicher gebildet, der eine Kapazität von 288 Zeilen × 720 Punkten × 8 Bits aufweist, um aufeinanderfolgende Halbbilder des codierten Videosignals zu speichern. Das Schreiben in diesen Speicher wird mit einer Frequenz ausgeführt, die von der Halbbildfrequenz am Eingang abhängt, d.h. in der gezeigten Ausführungsform mit einer Frequenz von 50 Hz. Um die Frequenzumsetzung auszuführen, wird dieser Speicher mit einer Frequenz gelesen, die von der gewünschten Frequenz am Ausgang abhängt, nämlich mit 100 Hz in der gezeigten Ausführungsform. Die Umsetzungsschaltung 5 ist an einen Decodierer zum Reduzieren des Durchlaßbandes 6 angeschlossen. Dieser Decodierer zum Reduzieren des Durchlaßbandes 6 wird genauer mit Bezug auf Fig. 4 beschrieben. Er entspricht im wesentlichen dem Decodierer zum Reduzieren des Durchlaßbandes, der von der Gesellschaft Philips im Rahmen des EUREKA-Projekts entwickelt und in "International Broadcasting Convention", IEE-Konferenzveröffentlichung 293, veröffentlicht vom Institute of Electrical Engineers, Savoy Place, London, Großbritannien, 1988, beschrieben ist. Der Decodierer 6 enthält die gleichen Hauptschaltungen wie der bekannte Decodierer. Diese Schaltungen sind jedoch in der Weise miteinander verbunden, daß am Ausgang, d.h. an einem Ausgang O die ungeraden Halbbilder und an einem Ausgang P die geraden Halbbilder erhalten werden. Andererseits muß der Decodierer 6, der am Eingang die Signale vom Typ 625/2:1/100 Hz empfängt, mit einer Frequenz arbeiten, die doppelt so hoch wie die Betriebsfrequenz des herkömmlichen Decodierers ist. Wie in Fig. 3 gezeigt, ist der Decodierer 6 an eine Schaltung 7 angeschlossen, deren Hauptaufgabe darin besteht, die Interpolation und die Umsetzung der Zeilenzahl in der Weise auszuführen, daß am Ausgang ein Signal S vom Typ 1250/2:1/100 Hz oder vom Typ 900/2:1/100 Hz erhalten wird.
Jetzt werden insbesondere mit Bezug auf die Fig. 2, 4 und 5 die verschiedenen Schaltungen beschrieben, die den Decodierer 6 und die Schaltung 7 bilden. Der Decodierer 6, der in Fig. 4 gezeigt ist, ist tatsächlich ein Decodierer, der zum Dekomprimieren eines Videosignals mit hoher Auflösung vom Typ 625/2:1/50 Hz verwendet wird, das komprimiert worden ist, um von einem Kanal vom MAC-Typ übertragen zu werden. Um diese Übertragung auszuführen, mußte das Videosignal, das 625 Zeilen pro Halbbild (alle 20 Millisekunden) und 1728 Punkte pro Zeile enthält, in ein Signal komprimiert werden, das 312,5 Zeilen pro Halbbild und 864 Punkte pro Zeile enthält. Dies hat daher ein Kompressionsverhältnis von vier zur Folge. In diesem Fall besteht das übernommene Prinzip darin, die Kompressionsart an die zeitliche Auflösung des Bildes anzupassen, das übertragen werden soll. Entsprechend der gewählten Norm werden drei mögliche Kompressionsarten verwendet, die 80 ms, 20 ms bzw. 40 ms genannt werden, wobei jede Betriebsart die räumliche Auflösung oder die zeitliche Auflösung des Bildes erhält oder einen Kompromiß aus beiden verwirklicht. Eine genauere Beschreibung der drei Kompressionsarten findet sich in der obenerwähnten Veröffentlichung. Somit muß der Decodierer zum Reduzieren des Durchlaßbandes 6 die Dekomprimierung eines Videosignals wie oben beschrieben ausführen können.
Für die Ausführung dieser Decodierung können verschiedene Algorithmen verwendet werden. Die leistungsfähigsten Algorithmen verwenden indessen die Informationen, die in sechs aufeinanderfolgenden Halbbildern übertragen werden. Sie erfordern daher die Verwendung von fünf Halbbildspeichern. Folglich enthält der in Fig. 4 gezeigte Decodierer 6 fünf Halbbildspeicher 60A, 60B, 60C, 60D, 60E. Jeder Speicher weist eine Kapazität von 288 Zeilen × 720 Punkten × 8 Bits auf. Diese Speicher sind in Serie geschaltet. Andererseits sind der Eingang des Speichers 60A sowie die Ausgänge der fünf Speicher 60A, 60B, 60C, 60D, 60E mit einer Schaltung 61 parallelgeschaltet, die Umsetzer der Unterabtastungsstruktur (SSPC) genannt wird. Die Aufgabe dieses Blocks besteht darin, an die Ausgänge 40 msA, 40 msC und 80 ms1, 80 ms2 Abtastwerte zu liefern, die den in den Betriebsarten 40 oder 80 ms verwendeten Abtaststrukturen unabhängig von der verwendeten Übertragungsart entsprechen. Diese Schaltung 61 ist mit Interpolationseinrichtungen 62, 63, 64 verbunden, die die Verarbeitung des Weges 40 ms für die Interpolationseinrichtung 62, die Verarbeitung des Weges 20 ms für die Interpolationseinrichtung 63 bzw. die Verarbeitung des Weges 80 ms für die Interpolationseinrichtung 64 ausführen. Genauer ist die Interpolationseinrichtung 62 an die Ausgänge 40 msA und 40 msC der Schaltung 61 angeschlossen, während die Interpolationseinrichtungen 63 und 64 jeweils parallel die Ausgangssignale 80 ms1, 80 ms2 der Schaltung 61 empfangen. Andererseits enthält der Decodierer 6 eine digitale Hilfsdecodierschaltung 65. Diese Schaltung verarbeitet die Signale, die die Informationen bezüglich des Typs der auszuführenden Verarbeitung wie etwa die Bewegungsvektoren oder die Informationen hinsichtlich der Übertragungsart, die digitale Hilfsinformationen genannt werden, enthalten. Die Bewegungsvektoren VD, die vom Decodierer 65 ausgegeben werden, werden zur Interpolationseinrichtung 62 übertragen. Der Decodierer 6 enthält außerdem eine Wege-Wähleinrichtung 66, die an ihrem Eingang parallel die Ausgangssignale der Interpolationseinrichtungen 62, 63 und 64 empfängt. Genauer empfängt die Wege-Wähleinrichtung parallel für jede Interpolationseinrichtung die geraden Halbbilder und die ungeraden Halbbilder. Dadurch unterscheidet sie sich von der Wege- Wähleinrichtung des bekannten Typs, der ein Multiplexierer vorgeschaltet ist, der die im Zeilensprung verschachtelten Halbbilder abgibt. Die Wähleinrichtung 66 wird durch eine Wege-Wählinformation I gesteuert, die vom Decodierer 65 ausgegeben wird. Die Wege-Wähleinrichtung 66 enthält vier Ausgänge O1, O2, P1, P2, die ermöglichen, parallel die ungeraden Halbbilder der ungeraden Punkte O1, die ungeraden Halbbilder der geraden Punkte O2, die geraden Halbbilder der ungeraden Punkte P1 und die geraden Halbbilder der geraden Punkte P2 zu erhalten. Wie in Fig. 4 gezeigt, sind die vier Ausgänge der Wähleinrichtung 66 parallel an die Schaltung 7 angeschlossen.
Damit die Vorrichtung der vorliegenden Erfindung sowohl mit einem Eingangssignal mit hoher Auflösung des Typs 625/2:1/50 Hz als auch mit einem Signal mit üblicher PAL-, SECAM- oder MAC-Auflösung arbeiten kann, enthält die Schaltung 7 an ihrem Eingang vier Multiplexierer mit zwei Wegen 70A, 70B, 70C, 70D, die an einem Eingang jeweils eines der Ausgangssignale der Wähleinrichtung 66 und am anderen Eingang entweder das mit 1 bezeichnete Eingangssignal des Speichers 60A oder die mit 2, 3 und 4 bezeichneten Ausgangssignale der Speicher 60A, 60B und 60C des Decodierers 6 empfangen. In diesem Fall werden die Speicher des Decodierers zum Reduzieren des Durchlaßbandes als Halbbildspeicher verwendet, der für die Ausführung der Umsetzung der gewünschten Zeilenzahl und für die Bewegungsdetektion für ein Videosignal vom Standardtyp notwendig ist. Die Multiplexierer 70A, 70B, 70C, 70D werden in Abhängigkeit von einem Signal, das anzeigt, ob es sich um ein Signal mit 625 Zeilen oder um ein hochauflösendes Signal mit 1250 Zeilen handelt, das von der Wähleinrichtung 66 ausgegeben wird, an den einen oder den anderen Eingang umgeschaltet. Die Schaltung 7 enthält außerdem eine Schaltung 4B, die die Filterung und die Transformation zur gewünschten Zeilenzahl ausführt. Diese Schaltung 4B ist der Schaltung 4B der in Fig. 2 gezeigten Vorrichtung völlig gleich und ist in der französischen Patentanmeldung Nr. 89 03861 im Namen der Anmelderin beschrieben.
Wie in Fig. 2 gezeigt, enthält die Schaltung 4B im wesentlichen eine Verarbeitungsschaltung 30 vom statischen Typ, die durch zwei identische vertikale Filterungsschaltungen 13A, 13B, wovon die Schaltung 13A die Filterung der ungeraden Halbbilder und die Schaltung 13B die Filterung der geraden Halbbilder ausführt, sowie durch einen Addierer 14 gebildet ist, der die Ausgangssignale der Schaltungen 13A und 13B empfängt. Genauer ist die Schaltung 13A über einen Multiplexierer 11A, der mit der Geschwindigkeit von 13,5 MHz arbeitet, an die Eingänge A und B angeschlossen. Ebenso ist die Schaltung 13B über einen Multiplexierer 11B, der mit einer Frequenz von 13,5 MHz arbeitet, an die Eingänge C und D angeschlossen. Die Filterungsschaltungen führen eine Filterung mit 108 MHz aus, wobei ihr Aufbau im folgenden genauer beschrieben wird. Die Schaltung 4B enthält außerdem eine Signalverarbeitungsschaltung 21 vom dynamischen Typ, die über einen Multiplexierer 12 an die Eingänge A, B, C und D angeschlossen ist. Die Ausgangssignale von 30 und 21 werden an den Eingang einer Umschaltschaltung 23 geschickt, die abhängig von einem Bewegungsinformationssignal DATV zur einen oder zur anderen Schaltung umschaltet, wobei das Bewegungsinformationssignal entweder der im Decodierer zum Reduzieren des Durchlaßbandes enthaltenen Bewegungsinformation oder einem Bewegungsdetektor 15 bekannten Typs, der an die Eingänge A, B, C und D der Schaltung 7 angeschlossen ist, entstammt. Das Ausgangssignal des Detektors 15 sowie die Bewegungsinformation MI werden über einen Multiplexierer 16 gewählt, der abhängig von einem Signal, das den Typ des zu verarbeitenden Videosignals, nämlich 625/1250 anzeigt, zur einen oder zur anderen Information umschaltet. Das Ausgangssignal der Umschaltvorrichtung 23 wird an eine Pufferschaltung 19 geliefert, die an ihrem Ausgang ein Videosignal S des Typs 1250/2:1/100 Hz oder 900/2:1/100 Hz abgibt.
Nun wird mit Bezug auf Fig. 5 eine mögliche Ausführungsform für die Schaltungen 30 und 21 beschrieben. In diesem Fall ist jede vertikale Filterungsschaltung der Verarbeitungsvorrichtung 30 vom statischen Typ durch zwei Zellen mit einer jeweiligen Verzögerung um eine Zeile 300 und 301 oder 310 und 311, durch drei Multiplizierer oder Additions- und Verschiebungszellen 302, 303, 304 oder 312, 313, 314 sowie durch zwei Addierer 305, 306 oder 315, 316 gebildet. Die Multiplizierer empfangen an einem ihrer Eingänge einen für jeden von ihnen spezifischen Multiplikationskoeffizienten, der unter der Wirkung eines Steuersignals C geschickt wird. Diese Multiplikationskoeffizienten hängen von der Abtastung des anzuzeigenden Signals ab. Die Multiplizierer empfangen an ihrem anderen Eingang entweder direkt das Ausgangssignal des Multiplexierers 11A oder 11B oder das Ausgangssignal der Zellen mit einer Verzögerung um eine Zeile 300, 301 oder 310, 313. Die Ausgangssignale der Multiplizierer 302, 303, 304 oder 312, 313, 314 werden zu den Addierern 305, 306 oder 315, 316 in der Weise geschickt, daß der Addierer 305 oder 315 die Ausgangssignale der Multiplizierer 302, 303 oder 312, 313 empfängt und der Addierer 306 oder 316 das Ausgangssignal des Addierers 305, 315 und des Multiplizierers 304 oder 314 empfängt. Die Ausgangssignale der beiden geraden oder ungeraden vertikalen Filter werden an einen Addierer 32 geschickt, der außerdem eine Unterbrechung des Signals ausführt, falls dies notwendig ist. Das Ausgangssignal des Addierers 32 wird an eine Zelle 33 mit einer Verzögerung um eine Zeile geschickt, um die Übertragungszeiten innerhalb der Verarbeitungsvorrichtung 30 vom statischen Typ und der Verarbeitungsvorrichtung 21 vom dynamischen Typ einander anzugleichen.
Wie in Fig. 5 gezeigt, ist die Verarbeitungsvorrichtung vom dynamischen Typ ebenfalls durch ein vertikales Filter gebildet, das vier identische Zellen 211, 212, 213 oder 214 mit einer jeweiligen Verzögerung um eine Zeile enthält, die ihrerseits in Serie geschaltet sind und jeweils eine Zeile eines Halbbildes speichern können. Andererseits enthält das vertikale Filter fünf Multiplizierer 215, 216, 217, 218, 219, die an einem ihrer Eingänge einen für den Multiplizierer spezifischen Multiplikationskoeffizienten empfangen, der unter der Wirkung eines Steuersignals C eingefügt wird. Von den Multiplizierern 215, 216, 217, 218, 219 empfängt der Multiplizierer 215 an seinem anderen Eingang das Ausgangssignal des Multiplexierers 12, der Multiplexierer 216 an seinem anderen Eingang das Ausgangssignal der Zelle 211, der Multiplizierer 217 an seinem anderen Eingang das Ausgangssignal der Zelle 212, der Multiplizierer 218 an seinem anderen Eingang das Ausgangssignal der Zelle 213 und der Multiplizierer 219 an seinem anderen Eingang das Ausgangssignal der Zelle 214. Ebenso werden die Ausgangssignale der Multiplizierer 215 bis 219 jeweils an einen der Addierer 220, 221, 222 bzw. 223 geschickt. Der Addierer 220 empfängt die Ausgangssignale der Multiplizierer 215 und 216. Die anderen Addierer 221, 222, 223 empfangen das Ausgangssignal eines Multiplizierers 217, 218 bzw. 219 sowie das Ausgangssignal des vorhergehenden Addierers 220, 221 bzw. 222. Das Ausgangssignal des Addierers 223 wird seinerseits an eine Unterbrechungsvorrichtung 224 geschickt. In dem obenbeschriebenen vertikalen Filter können die Multiplizierer durch einfache Additions- und Verschiebungszellen ersetzt sein.
Oben ist eine besondere Ausführungsform einer Vorrichtung zum Umsetzen der Halbbildfrequenz und der Zeilenzahl für einen hochauflösenden Fernsehempfänger beschrieben worden, welcher an seinem Eingang Videosignale mit hoher Auflösung oder Signale vom Standardtyp 625/2:1/ 50 Hz oder dergleichen empfangen kann. Für den Fachmann ist offensichtlich, daß der obenbeschriebene Decodierer von dem verwendeten Algorithmus abhängt und daß dieser Decodierer abgewandelt werden kann, ohne vom Rahmen der vorliegenden Erfindung abzuweichen, insbesondere was die Anzahl der verwendeten Halbbildspeicher oder der internen Verarbeitungsschaltungen des Decodierers betrifft, wobei die einzigen auferlegten Einschränkungen darin bestehen, daß sie mit einer Halbbildfrequenz arbeiten, die gleich der gewünschten Halbbildfrequenz am Ausgang ist und daß am Ausgang des Decodierers auf zwei verschiedenen Wegen parallel die geraden Halbbilder und die ungeraden Halbbilder erhalten werden. Die Trennung eines jeden geraden und ungeraden Ausgangs in zwei Wege wird im allgemeinen verwirklicht, um die Betriebsfrequenz der Filter in der verwendeten Norm auf 54 MHz zu begrenzen.

Claims

1. Vorrichtung zum Umsetzen der Halbbildfrequenz und der Zeilenzahl zur Ermöglichung der Verarbeitung von Videosignalen mit hoher Auflösung mit einer vorbestimmten Zeilenzahl und Halbbildfrequenz, die von einem hochauflösenden Fernsehempfänger empfangen werden, der an seinem Eingang Videosignale entsprechend verschiedenen Normen empfangen kann und an seinem Ausgang ein Signal vom Typ mit hoher Auflösung mit einer neuen Halbbildfrequenz und einer neuen Zeilenzahl abgeben kann, wobei die Vorrichtung einen ersten Speicher (5) zum Speichern der Halbbilder des Eingangs-Videosignals enthält, wobei der Speicher am Ausgang ein Videosignal mit der neuen Halbbildfrequenz liefert, dadurch gekennzeichnet, daß sie ferner einen Decodierer zum Reduzieren des Durchlaßbandes aufweist, der am Ausgang des Speichers angeschlossen ist und am Ausgang getrennt die geraden und die ungeraden Halbbilder des Videosignals mit der neuen Halbbildfrequenz liefert, und eine Videoverarbeitungsschaltung (7) enthält, die am Ausgang des Decodierers zum Reduzieren des Durchlaßbandes angeschlossen ist und eine vertikale Interpolation sowie eine Umsetzung der Zeilenzahl in der Weise durchführt, daß ein Video-Anzeigesignal mit der neuen Halbbildfrequenz und der neuen Zeilenzahl geliefert wird.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Videoverarbeitungsschaltung gebildet ist durch

- eine Signalverarbeitungsschaltung (30) vom statischen Typ, die jeweils an die Ausgänge des Decodierers (6) zum Reduzieren des Durchlaßbandes angeschlossen ist, die die geraden und die ungeraden Halbbilder liefern, und die ein Signal mit der gewünschten Halbbildfrequenz und der gewünschten Zeilenzahl liefert;

- eine Signalverarbeitungsschaltung (21) vom dynamischen Typ, die mittels einer ersten Umschaltschaltung abwechselnd an die die geraden und die ungeraden Halbbilder abgebenden Ausgänge des Decodierers zur Reduzierung des Durchlaßbandes angeschlossen ist und ein Signal mit der gewünschten Halbbildfrequenz und der gewünschten Zeilenzahl liefert, und

- eine zweite Umschaltschaltung (23), die an die Signalverarbeitungsschaltung (30) vom statischen Typ und an die Signalverarbeitungsschaltung (29) vom dynamischen Typ angeschlossen ist, wobei die Umschaltung dieser Schaltung durch ein Bewegungsdetektionssignal (DATV) gesteuert wird.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Signalverarbeitungsschaltung vom statischen Typ durch zwei identische vertikale Filter (13A, 13B) gebildet ist, die jeweils die vom Decodierer zum Reduzieren des Durchlaßbandes abgegebenen geraden und ungeraden Halbbilder empfangen und deren Ausgänge an einen Addierer (14) angeschlossen sind.

4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Signalverarbeitungsschaltung vom statischen Typ wenigstens eine Zelle mit einer Verzögerung um eine Zeile enthält, die am Ausgang des Addierers so angeschlossen ist, daß ein Ausgangssignal synchron mit dem Ausgangssignal der Signalverarbeitungsschaltung vom dynamischen Typ abgegeben wird.

5. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Signalverarbeitungsschaltung vom dynamischen Typ gebildet ist durch ein vertikales Filter (21), das ermöglicht, die den geraden und den ungeraden Halbbildern entsprechenden Signale zu verarbeiten.

6. Vorrichtung nach einem der Ansprüche 3 und 5, dadurch gekennzeichnet, daß jedes vertikale Filter gebildet ist durch n Verzögerungszellen (300, 301 oder 310, 311 oder 211, 212, 213, 214), die eine Verzögerung um eine Videozeile ergeben, n + 1 Multiplizierer (302, 303, 304 oder 312, 313, 314 oder 215, 216, 217, 218, 219), die jeweils an einem Eingang einen von der Anzahl der anzuzeigenden Zeilen abhängigen speziellen Multiplikationskoeffizienten und am anderen Eingang das Eingangssignal der ersten Zelle oder das Ausgangssignal der Zelle der Rangordnung j empfangen, wobei j zwischen 1 und n liegt, einen ersten Addierer (305, 315, 220), der die Ausgangssignale der zwei ersten Multiplizierer addiert, sowie n - 1 Addierer (306, 316 oder 221, 222, 223), die das Ausgangssignal des vorangehenden Addiereres und das des Multiplizierers der Rangordnung k + 1 addieren, wobei k zwischen 1 und n liegt und n von der Anzahl gleichzeitig zu verarbeitender Halbbilder abhängt.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der erste Speicher (5) eine Kapazität von 288 Zeilen x 720 Punkten x 8 Bits hat.

8. Vorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Decodierer zum Reduzieren des Durchlaßbandes wenigstens in Halbbildspeicher (60A, 60B, 60C, 60D, 60E) (m ≥ 3) enthält, die am Ausgang des ersten Speichers (5) in Serie liegen, eine Decodierschaltung und vier Ausgänge (O1, O2, P1, P2) aufweist, die jeweils die geraden Punkte gerader Halbbilder und die ungeraden Punkte gerader Halbbilder, die geraden Punkte ungerader Halbbilder und die ungeraden Punkte ungerader Halbbilder erzeugen.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß sie ferner vier Umschaltschaltungen (70A, 70B, 70C, 70D) enthält, die jeweils an einem Eingang ein Ausgangssignal (O1, O2, P1, P2) des Decodierers zum Reduzieren des Durchlaßbandes und am anderen Eingang entweder das Eingangssignal (1) der Speicher oder das Ausgangssignal (2, 3, 4) der drei ersten Speicher unter den in Speichern empfangen, wobei die Schaltungen abhängig von einem den Typ der Videosignale am Eingang anzeigenden Signal auf den einen oder den anderen Eingang umschalten.