DE69009807T2

DE69009807T2 - Breitband-Schaltmatrix für Verzögerungsausgleich und Inversionseliminierung.

Info

Publication number: DE69009807T2
Application number: DE69009807T
Authority: DE
Inventors: Michael Cooperman; Arnold Paige; Richard W Sieber
Original assignee: GTE Laboratories Inc
Current assignee: Verizon Laboratories Inc
Priority date: 1989-03-17
Filing date: 1990-03-13
Publication date: 1994-09-29
Anticipated expiration: 2010-03-14
Also published as: EP0387789A3; EP0387789A2; CA2011827A1; DE69009807D1; JPH02306795A; US4970507A; EP0387789B1

Description

Diese Erfindung betrifft elektrische Schaltsysteme und im besonderen Breitband-Schaltfelder mit Schaltungen zum Ausgleich der Laufzeitverzögerung und Polaritätsumkehr.
In der Fernmeldeindustrie werden erhebliche Anstrengungen unternommen, um das Telefonnetz durch Breitband-Videodienste zu ergänzen. Das übertragene Video wird aus technischen und wirtschaftlichen Gründen sehr wahrscheinlich in digitaler Form sein und eine Übertragungsrate von über 100 Mb/s erfordern. Da diese hohe Informationsrate tausendfach großer ist als die von digitalisierter Sprache, wird sie Verfahren benötigen, die auf die Hochgeschwindigkeitseffizienz Nachdruck legen.
Obwohl optisches Schalten ein großes Schaltgeschwindigkeitspotential besitzt, ist die Technologie nicht soweit ausgereift, um eine Entfaltung zu erlauben. Bei der ersten Einführung von Breitband-Video werden folglich elektronische Schaltverfahren zur Anwendung kommen. Herkömmliche elektronische Matrixschalter stoßen leider bei zunehmender Matrixgröße wegen der proportionalen Zunahme der kapazitiven Belastung auf eine verminderte Schaltgeschwindigkeit.
Eine besondere Matrix, die dieses Problem der Geschwindigkeitsherabsetzung anspricht, ist eine KxJ-Matrix, die so ausgelegt ist, daß jeder Kreuzpunktschalter nur einen weiteren Kreuzpunktschalter in der Matrix ansteuert. Da bei dieser Matrix die Verzögerung vom Eingang bis zum Ausgang eine Funktion des von dem Signal durchlaufenen Weges ist, wobei der kürzeste Weg von Reihe K zu Ausgang 1 und der längste Weg von Reihe 1 zu Ausgang J ist, hat die Matrix die unerwünschte Wirkung, daß die Eingaben an den betreffenden Ausgängen mit unterschiedlichen Verzögerungen erscheinen. Außerdem ist die logische Ausgangspolarität infolge der in der Matrix vorhandenen geraden und ungeraden Zahl von Stufen ungleichmäßig. Als Folge davon benötigt die Schaltung, die Ausgangssignale von dieser Schaltmatrix empfängt und verwendet, zusätzliche Steuerschaltkreise, um die veränderlichen Verzögerungen und ungleichmäßigen Ausgangspolaritäten auszugleichen.
Die vorliegende Erfindung stellt folglich ein Kreuzpunkt-Schaltfeld zur Verfügung, um einen Beliebigen aus einer Mehrzahl von M Eingangsanschlüssen mit einem Beliebigen aus einer Mehrzahl von N Ausgangsanschlüssen zu verbinden. Das Feld umfaßt MxN Kreuzpunkt-Schalteinrichtungen, die in N Reihen mal M Spalten angeordnet sind, wobei jeder Schaltweg eine bekannte Laufzeitverzögerung hat und eine Reihe von Umkehrfunktionen auf einem Eingangssignal, das den Weg durchläuft, ausführt. Der Verzögerungsausgleich zwischen allen Schaltwegen wird erreicht, indem jedem der M Eingangsanschlüsse über eine erste serielle Verbindungseinrichtung ein Satz kaskadierter Verzögerungseinrichtungen beigefügt wird. Der einzelne Satz von Verzögerungseinrichtungen für jeden Eingangsanschluß wird gemäß der Laufzeitverzögerung bestimmt, die infolge des Feldes aus MxN Kreuzpunkt-Schalteinrichtungen bereits vorhanden ist. Das Kreuzpunkt-Schaltfeld umfaßt ferner Invertereinrichtungen. Eine zweite serielle Verbindungseinrichtung fügt jedem der N Ausgangsanschlüsse einen Satz kaskadierter Invertereinrichtungen bei, so daß jeder Schaltweg eine gemeinsame Anzahl von Umkehrfunktionen auf einem Eingangssignal ausführt, das den jeweiligen Weg durchläuft, um dadurch Ausgangssignale mit der gleichen logischen Polarität zu liefern.
In der bevorzugten Ausführung enthält die Verzögerungseinrichtung eine Scheinwähleinrichtung mit einem ersten Eingang, einem zweiten Eingang, der mit einem Bezugspotentialpunkt verbunden ist, und einem Ausgang, um das an dem ersten Eingang vorhandene Digitalsignal auszuwählen und zu invertieren, bevor das invertierte Signal an den Ausgang angelegt wird.
Weitere bevorzugte Ausführungen der Erfindung werden in den abhängigen Ansprüchen beschrieben.

Inhalt der Zeichnungen:

Fig. 1 ist ein Schaltbild einer in US-Patent Nr. US-A-4,818,988 offenbarten Breitband-Schaltmatrix, die oben erörtert wird.
Fig. 2 Ist ein Schaltbild einer erfindungsgemäßen verbesserten Schaltmatrix, um die Laufzeitverzögerung auszugleichen und um Ausgänge mit der gleichen logischen Polarität zu liefern.
Ein Matrix, die sich an das Problem der Geschwindigkeitsherabsetzung wendet, ist in Fig. 1 dargestellt, wo ein KxJ Schaltfeld so ausgelegt ist, daß jeder Kreuzpunktschalter nur einen weiteren Kreuzpunkt in dem Feld ansteuert.
Da in Fig. 1 die Verzögerung vom Eingang bis zum Ausgang eine Funktion des von dem Signal durchquerten Weges ist, wobei der kürzeste Weg von Reihe K zu Ausgang 1 und der längste Weg von Reihe 1 zu Ausgang J ist, hat die Matrix die unerwünschte Wirkung, daß die Eingaben an den betreffenden Ausgängen mit unterschiedlichen Verzögerungen erscheinen. Außerdem ist die logische Ausgangspolarität infolge der in der Matrix vorhandenen geraden und ungeraden Zahl von Stufen ungleichmäßig. Als Folge davon benötigt die Schaltung, die Ausgangssignale von dieser Schaltmatrix empfängt und verwendet, zusätzliche Steuerschaltkreise, um die veränderlichen Verzögerungen und ungleichmäßigen Ausgangspolaritäten auszugleichen.
Die oben erörterte Schaltmatrix in Fig. 1 ist in US-Patent Nr. US-A- 4,818,988 mit dem Titel "Crosspoint Switching Array", erteilt am 4. April 1988, von den Erfindern dieser Anmeldung offenbart und an den gleichen Zessionar wie diese Anmeldung abgetreten worden.
Fig. 2 zeigt eine erfindungsgemäße Schaltmatrix mit neuartigen Verbesserungen gegenüber der vorerwähnten Matrix von Fig. 1. Zum Zweck der Klarheit und Einfachheit wird die Funktion der vorliegenden Erfindung in bezug auf eine 4x4 Schaltmatrix erörtert. Wie später ersichtlich sein wird, kann die Matrix leicht erweitert werden, um eine beliebige Matrixdimension zu akkomodieren.
Die in Fig. 1 gezeigte Schaltmatrix ist als Matrixstruktur 10 in der vorliegenden Erfindung enthalten. Die Konfiguration 10 enthält sechzehn Kreuzpunkt-Schalteinrichtungen, die in einer 4x4 Matrix angeordnet sind, wobei jede Kreuzpunkt-Schalteinrichtung ein als Puffer dienendes Inverterelement und ein 2:1 Auswahlelement enthält, um eines aus zwei Eingangssignalen auszuwählen und um das ausgewählte Si- auf eine Ausgangsleitung zu legen. Zum Beispiel besitzt der an der Kreuzung von Reihe 2 und Spalte 1 befindliche Kreuzpunktschalter einen Inverter 21 mit einem Eingang 213, der mit dem Ausgang eines vorangehenden Inverters in der Reihe (oder in diesem Fall mit dem Eingangsanschluß 2) verbunden ist, und einem Ausgang 214, der mit dem Eingang eines folgenden Inverters 22 in der Reihe verbunden ist. Der Schalter besitzt auch einen Selektor S21 mit einem ersten Eingang 215, der mit dem Ausgang eines vorangehenden Selektors S11 in der Spalte verbunden ist, einem zweiten Eingang 216, der mit dem Ausgang des Inverters 21 verbunden ist, und einem Ausgang 217, der mit dem ersten Eingang des nächsten Selektorelements S31 in der Spalte verbunden ist. Dieser einzelne Kreuzpunktschalter arbeitet als Reaktion auf Steuersignale, die an den Selektor S21 angelegt werden, um entweder das am Eingang 215 oder am Eingang 216 vorhandene Digitalsignal auszuwählen und es an den Ausgang 217 anzulegen. Jeder andere Kreuzpunktschalter in der Matrix 10 arbeitet in der gleichen Weise.
Die Matrix 10 bringt wegen der unterschiedlichen Zahl von Stufen in jedem schaltweg veränderliche Verzögerungen auf ein durchlaufendes Signal ein und liefert auch ungleichförmige Ausgangspolaritäten, die aus der geraden und ungeraden Zahl von Stufen in den Schaltwegen resultieren. Wie als nächstes besprochen wird, erfolgt der Verzögerungsausgleich durch Verbinden von Scheinselektoren SXX mit den Eingangsanschlüssen, während gleichmäßige Ausgangspolaritäten durch Verbinden von Scheininvertern 30 mit den Ausgangsanschlüssen erreicht werden.
Damit jeder Schaltweg in der Matrix 10 einem Eingangssignal, das den betreffenden Weg durchläuft, die gleiche Verzögerung zuteil werden läßt, wird die Matrix durch die Einführung einer weiteren Verzögerung an dem Eingangsende jedes Schaltweges in der Matrix modifiziert. Dies wird erreicht, indem ein einzelner Satz kaskadierter 2:1 Scheinselektorelemente SXX, die jeweils eine bekannte Verzögerungszeit besitzen, mit jedem der Eingangsanschlüsse der Matrix 10 verbunden wird. Da jeder Schaltweg in der Matrix 10 eine bekannte Laufzeitverzögerung hat, kann der Verzögerungsbetrag, der hinzugefügt werden muß, und somit die Anzahl von Scheinselektorelementen SXX leicht bestimmt werden. Folglich werden eine geeignete Anzahl von Scheinselektoren SXX in Reihe kaskadiert, wenn mehr als einer gebraucht wird, und dann mit dem Eingangsanschluß verbunden.
Die Scheinselektoren SXX entsprechen in Aufbau und Funktion denen in den Kreuzpunktschaltern der Matrix 10. Die Steuerung des Selektors SXX wählt immer den oberen Eingang 60 und legt das gewählte Signal an den Ausgang 70 an. Der andere Eingang 50 ist geerdet, um schwebende Eingänge zu verhindern. Der Scheinselektor SXX bringt einfach eine Zeitverzögerung auf ein Digitalsignal auf, wenn es von der Eingangsleitung 60 zur Ausgangsleitung 70 den Scheinselektor SXX durchläuft. Wie die Selektoren in der Matrix 10 führt der Scheinselektor SXX ebenfalls eine Umkehrfunktion auf dem gewählten Signal aus.
Wenn die Selektoren SXX kaskadiert werden, wird der Ausgang von einem Scheinselektor mit dem Eingang eines folgenden Scheinselektors in der Serie verbunden. Am Eingangsende der Matrix von Fig. 2 läuft ein an die ungeerdete Eingangsleitung 60 des ersten Scheinselektors in der Serie angelegtes Digitalsignal durch die übrigen Scheinselektoren SXX in der betreffenden Serie, bevor es am Ausgang des letzten Scheinselektors in der Serie erscheint, worauf das Signal in den Eingang des Puffers 31 in dem ersten Kreuzpunktschalter in der Reihe eintritt. Hiernach durchläuft das Signal die Matrix 10 gemäß den an die 2:1 Selektorelemente angelegten Steuersignalen.
Hinsichtlich der in der 4x4 Matrix von Fig. 2 erforderlichen Zahl zusätzlicher Selektoren SXX werden ein Satz von einem, zwei und drei kaskadierten Scheinselektoren SXX mit jedem der Eingangsanschlüsse 2, 3 bzw. 4 verbunden, so daß ein an jeden dieser Eingangsanschlüsse angelegtes Eingangssignal insgesamt vier Selektorelementen, ungeachtet des Schaltweges, begegnen wird, wenn das Signal seinen bestimmten Weg durchläuft. Die jeweilige Anzahl von Scheinselektoren SXX und 2:1 Kreuzpunkt-Selektorelementen von Matrix 10 in jedem Schaltweg wird offensichtlich von dem einzelnen Weg abhängen, der gewählt wird.
Bei der Ausführung von Fig. 2 werden erfindungsgemäß die Ausgangspolaritäten nichtinvertierend gemacht, indem ein kaskadierter Satz von Scheininvertern 30 mit jedem Ausgangsanschluß verbunden wird, so daß jedes geschaltete Signal eine gerade Zahl von Umkehrfunktionen erfährt, wenn es den jeweiligen Signalweg aus Scheinselektoren SXX, Scheininvertern 30 und Kreuzpunkt-Selektoren und -Invertern von den Kreuzpunktschaltern der Matrix 10 durchläuft.
Jeder Inverter 30 besitzt einen Eingang 301 und einen Ausgang 302, um ein Signal zu liefern, dessen Polarität derjenigen des Signals am Eingang 301 entgegengesetzt ist. Bei einer kaskadierten Anordnung dient der Ausgang von einem Inverter als Eingang für den in der Serie folgenden Inverter. Das Signal, das an einem Ausgangsanschluß der Matrix 10 erscheint, z.B. Ausgangsanschluß 1, wird an den Eingang 301 des ersten Scheininverters 30 in der Serie angelegt, während der Ausgang 303 von dem letzten Inverter in der Serie als Eingang für eine externe Schaltung dient, die mit den Matrixausgängen verbunden sein kann.
Wenn über die richtige Zahl der an einem Ausgangsanschluß zu verwendenden Scheininverter 30 zu entscheiden ist, wird die Wahl durch die Anforderung bestimmt, daß die Serienschaltung aus Scheininvertern nicht nur ein nichtinvertiertes Ausgangssignal am Ausgang des letzten Inverters in der Serie liefern muß, sondern auch sicherstellen muß, daß die kumulative Verzögerung sowohl von den Scheininvertern als auch den Invertern von der Matrix 10 für jeden Schaltweg gleich ist. Da jeder Schaltweg in der 4x4 Ausführung von Fig. 2 vier Inverter besitzt, muß aus diesem Grund z.B. der Ausgangsanschluß 1 drei Scheininverter umfassen, obwohl nur ein Inverter die gleiche Umkehrung hätte ausführen können. Für Felder mit anderen Dimensionen würden ähnliche Entscheidungen hinsichtlich der Zahl der benötigten Inverter angewandt werden.

Claims

1. Kreuzpunkt-Schaltfeld (10) zum Verbinden einen Beliebigen aus einer Vielzahl von M Eingangsanschlussen mit einem Beliebigen aus einer Vielzahl von N Ausgangsanschlüssen, enthaltend:

MxN Kreuzpunkt-Schalteinrichtungen ((11, S11), ... (KJ, SKJ)), die in M Reihen und N Spalten angeordnet sind, wobei die Kreuzpunktschalteinrichtung eine Polaritätsumkehr bewirkt, wenn ein digitales Eingangssignal durch die Schalteinrichtung fortpflanzt und zur nächsten Schalteinrichtung in der Reihe fortschreitet, und wobei jede der Kreuzpunktschalteinrichtungen eine allgemeine Laufzeitverzögerung einführt, wenn das Signal durch die Schalteinrichtung läuft und von der Reihe zur Spalte geschaltet wird;

eine Verzögerungseinrichtung (SXX) mit einem Eingangsende und einem Ausgangsende zum Autbringen einer Zeitverzögerung auf ein digitales Signal, das durch die Verzögerungseinrichtung läutt, welche Zeitverzögerung gleich der Laufzeitverzögerung der Kreuzpunktschalteinrichtung ist;

eine erste Einrichtung zum seriellen Verbinden eines anderen Satzes kaskadierter Verzögerungseinrichtungen mit jedem der M Eingangsanschlüsse, wobei das Eingangsende einer Verzögerungseinrichtung mit dem Ausgangsende einer vorangehenden Verzögerungseinrichtung in der Serie verbunden ist und das Ausgangsende einer Verzögerungseinrichtung mit dem Eingangsende einer nachfolgenden Verzögerungseinrichtung in der Serie verbunden ist, so daß jeder Schaltpfad in der Gruppe dieselbe kumulative Verzögerung auf ein Eingangssignal aufbringt, das durch den betreffenden Pfad läuft;

eine Invertereinrichtung (30) mit einem Eingang und einem Ausgang zum Invertieren der Polarität eines digitalen Signals, das in den Eingang der Invertereinrichtung eintritt, und die das invertierte Signal an den genannten Ausgang bringt; und

eine zweite Einrichtung (301) zum seriellen Verbinden eines anderen Satzes kaskadierter Invertereinrichtungen mit jedem N Ausgangsanschlüsse, wobei der Eingang einer Invertereinrichtung mit dem Ausgang einer vorangehenden Invertereinrichtung in der Serie verbunden ist und der Ausgang einer Invertereinrichtung mit dem Eingang einer nachfolgenden Invertereinrichtung in der Serie verbunden ist, wodurch jeder Schaltpfad in der Gruppe eine gemeinsame Anzahl Umkehrvorgänge am Eingangssignal ausführt, das durch den betreffenden Schaltpfad läuft, so daß jedes Ausgangssignal dieselbe logische Polarität wie die genannten anderen Ausgangssignale hat.

2. Die Gruppe nach Anspruch 1, der jeder der MxN Kreuzpunktschalteinrichtungen enthält:

einen Reiheneingangsanschluß (213) und einen Reihenausgangsanschluß (214), wobei der Reiheneingangsanschluß mit dem Reihenausgangsanschluß der vorangehenden Kreuzpunktschalteinrichtung in der Reihe verbunden ist und der Reihenausgangsanschluß mit dem Reiheneingangsanschluß der nachfolgenden Kreuzpunktschalteinrichtung in der Reihe verbunden ist;

einen Spalteneingangsanschluß (214) und einen Spaltenausgangsanschluß (217), wobei der Spalteneingangsanschluß mit dem Spaltenausgangsanschluß der nachfolgenden Kreuzpunktschalteinrichtung in der Spalte verbunden ist und der Spaltenausgangsanschluß mit dem Spalteneingangsanschluß der nachfolgenden Kreuzpunktschalteinrichtung in der Spalte verbunden ist;

eine Reihenpuffereinrichtung (11, ... KJ) mit einem Eingang, der mit dem Reiheneingangsanschluß verbunden ist, und einem Ausgang, der mit dem Reihenausgangsanschluß verbunden ist;

eine Kreuzpunktwähleinrichtung (S11, ... SKJ) mit einem ersten Eingang, der mit dem Spalteneingangsanschluß verbunden ist, einem zweiten Eingang, der mit dem Reiheneingangsanschluß verbunden ist, einem Ausgang, der mit dem Spaltenausgangsanschluß verbunden ist, und eine Steuereingangseinrichtung;

wobei die Kreuzpunktwähleinrichtung (S11, ... SKJ) in Abhängigkeit von einem ersten Steuerzustand an der Steuereingangseinrichtung betreibbar ist, um einen geschlossenen Schaltzustand zwischen dem ersten Eingang (215) und dem Ausgang derselben und einen geöffneten Schaltzustand zwischen dem zweiten Eingang (216) und dem Ausgang derselben einzurichten;

und wobei die Kreuzpunktwähleinrichtung in Abhängigkeit von einem zweiten Steuerzustand an der Steuereingangseinrichtung betreibbar ist, um einen offenen Schaltzustand zwischen dem ersten Eingang (215) und dem Ausgang derselben und einen geschlossenen Schaltzustand zwischen dem zweiten Eingang (216) und dem Ausgang derselben einzurichten.

3. Kreuzpunktschaltgruppe nach Anspruch 2, bei der die Kreuzpunktwähleinrichtung enthält:

eine erste Schalteinrichtung mit einem Eingang, der mit dem ersten Eingang der Wähleinrichtung verbunden ist, und einem Ausgang;

eine zweite Schalteinrichtung mit einem Eingang, der mit dem zweiten Eingang der Wähleinrichtung verbunden ist, und einem Ausgang;

eine Spaltenpuffereinrichtung mit einem Eingang, der mit den Ausgängen der ersten und zweiten Schalteinrichtungen verbunden ist, und einem Ausgang, der mit dem Spaltenausgangsanschluß verbunden ist;

wobei die erste Schalteinrichtung mit der Steuereingangseinrichtung verbunden ist; die erste Schalteinrichtung in einen geschlossenen Zustand vorgespannt ist, wenn der erste Steuerzustand der Steuereingangseinrichtung vorhanden ist, und in einen offenen Zustand vorgespannt ist, wenn der zweite Steuerzustand an der Steuereingangseinrichtung vorhanden ist; und

wobei die zweite Schalteinrichtung mit der Steuereingangseinrichtung verbunden ist; wobei die zweite Schalteinrichtung in einen offenen Zustand vorgespannt ist, wenn der erste Steuerzustand an der Steuereingangseinrichtung vorhanden isc, und in einen geschlossenen Zustand vorgespannt ist, wenn der zweite Steuerzustand an der Steuereingangseinrichtung vorhanden ist.

4. Kreuzpunktschaltgruppe nach Anspruch 3, bei der:

die Reihenpuffereinrichtung eine Treiberschaltungseinrichtung enthält zum Erzeugen eines ersten vorbestimmten Spannungspegels am Ausgang derselben in Abhängigkeit von einem digitalen Signal eines Binärwertes am Eingang derselben und zum Erzeugen eines zweiten vorbestimmten Spannungspegels am Ausgang derselben in Abhängigkeit an einem Digitalsignal vom entgegengesetzten Binärwert am Eingang derselben; und

wobei die Spaltenpuffereinrichtung eine Treiberschaltungseinrichtung enthält zum Erzeugen des ersten vorbestimmten Spannungspegels am Ausgang derselben in Abhängigkeit von einem digitalen Signal des genannten einen Binärwertes am Eingang derselben und zum Erzeugen des zweiten vorbestimmten Spannungspegels am Ausgang derselben in Abhängigkeit von einem Digitalsignal eines genannten entgegengesetzten Binärwertes am Eingang derselben.

5. Kreuzpunktschaltgruppe nach Anspruch 4, bei der:

die Treiberschaltungseinrichtung der Reihenpuffereinrichtung eine reine Inverterschaltung eines ersten Reihenpuffertransistors zwischen einer Quelle eines Betriebspotentials und dem Reihenausgangsanschluß und einen zweiten Reihenpuffertransistor, komplementär zum ersten Reihenpuffertransistor enthält, der zwischen den Reihenausgangsanschluß und einen Bezugspotentialpunkt geschaltet ist, wobei die ersten und zweiten Reihenpuffertransistoren jeweils eine Steuerelektrode haben, die mit dem Reiheneingangsangschluß verbunden sind; und

die Treiberschaltungseinrichtung der Reihenpuffereinrichtung eine Spalteninverterschaltung eines ersten Spaltenpuffertransistors zwischen einer Quelle eines Betriebspotentials und dem Spaltenausgangsanschluß und einen zweiten Spaltenpuffertransistor, komplementär zu dem ersten Spaltenpuffertransistor enthält, der zwischen den Spaltenausgangsanschluß und einen Bezugspotentialpunkt geschaltet ist, wobei die ersten und zweiten Spaltenpuffertransistoren jeweils eine Steuerelektrode haben, die mit den Ausgängen der ersten und zweiten Schalteinrichtungen verbunden sind.

6. Kreuzpunktschalteinrichtung nach Anspruch 5, bei der:

die erste Schalteinrichtung einen ersten Spaltenschalttransistor enthält der zwischen den Spalteneingangsanschluß und die Steuerelektroden der ersten und zweiten Spaltenpuffertransistoren geschaltet ist, und einen zweiten Spaltenschalttransistor, komplementär zu dem ersten Spaltenschalttransistor, der zwischen den Spalteneingangsanschluß und die Steuerelektroden der ersten udn zweiten Spaltentransistoren parallel zu den ersten Spaltenschalttransistoren geschaltet ist;

die zweite Schalteinrichtung einen ersten Reihenschalttransistor enthält, der zwischen den Reihenausgangsanschluß und die Steuerelektroden der ersten und zweiten Spaltenpuffertransistoren geschaltet ist, und einen zweiten Reihenschalttransistor, komplementär zu dem ersten Reihenschalttransistor, der zwischen den Reihenausgangsanschluß und die Steuerelektroden der ersten und zweiten Spaltenpuffertransistoren geschaltet ist, und einen zweiten Reihenschalttransistor, komplementär zu dem ersten Reihenschalttransistor, der zwischen den Reihenausgangsanschluß und die Steuerelektroden der ersten und zweiten Spaltenpuffertransistoren parallel zu dem ersten Reihenschalttransistor geschaltet ist;

wobei der erste Spaltenschalttransistor und der zweite Reihenschalttransistor komplementäre Transistoren sind und jeder eine Steuerelektrode hat, die gemeinsam mit einem ersten Steuereingangsanschluß verbunden sind;

wobei der zweite Spaltenschalttransistor und der erste Reihenschalttransistor komplementäre Tranistoren haben und jeweils eine Steuerelektrode haben, die gemeinsam mit einem zweiten Steuereingangsanschluß verbunden sind;

die ersten und zweiten Spaltenschalttransistoren zum Durchleiten vorgespannt sind und die ersten und zweiten Reihenschalttransistoren in Sperrichtung vorgespannt sind, wenn ein erster Spannungspegel an dem ersten Steuereingangsanschluß und ein zweiter Spannungspegel an dem zweiten Steuereingangsanschluß vorhanden ist; und

die ersten und zweiten Reihenschalttransistoren zum Durchleiten vorgespannt sind und die ersten und zweiten Spaltenschalttransistoren in Sperrichtung vorgespannt sind, wenn der zweite Spannungspegel an dem ersten Steuereingangsanschluß vorhanden ist und der erste Spannungspegel an dem zweiten Steuereingangsanschluß vorhanden ist;

wodurch dann, wenn der erste Spannungspegel an dem ersten Steuereingangsanschluß vorhanden ist und der zweite Spannungspegel an dem zweiten Steuereingangsanschluß vorhanden ist, digitale Signale, die an dem Spalteneingangsanschluß vorhanden sind, zum Spaltenausgangsanschluß gekoppelt werden; und wodurch dann, wenn der zweite Spannungspegel an dem ersten Steuereingangsanschluß vorhanden ist und der erste Spannungspegel an dem zweiten Steuereingangsanschluß vorhanden ist, digitale Signale, die an dem Reiheneingangsanschluß vorhanden sind, zu dem Spaltenausgangsanschluß gekoppelt werden.

7. Kreuzpunktschaltgruppe nach Anspruch 1, bei der:

jede der Verzögerungseinrichtungen eine Scheinwähleinrichtung (SXX) aufweist mit einem ersten Eingang (60), einem zweiten Eingang (50) und einem Ausgang (70) zum Aufnehmen eines digitalen Signals von dem ersten Eingang und zum Abgeben eines Signals entgegengesetzter Polarität zu der des Eingangssignals an den Ausgang, wobei der erste Eingang mit dem Ausgang einer vorangehenden Scheinwähleinrichtung in der Serie verbunden ist, der zweite Eingang mit einem Bezugspotentialpunkt verbunden ist und der Ausgang mit dem ersten Eingang einer nachfolgenden Scheinwähleinrichtung in der Serie verbunden ist; und

der erste Eingang der ersten Scheinwähleinrichtung in der Serie mit dem Eingangsanschluß verbunden ist und der Ausgang der letzten Scheinwähleinrichtung in der Serie mit dem Eingang der Reihenpuffereinrichtung der ersten Kreuzpunktschalteinrichtung in der Reihe verbunden ist;

wodurch jeder Schaltpfad in der Gruppe die genannte gemeinsame Laufzeitverzögerung auf das eingegebene digitale Signal aufbringt, wenn das Signal die betreffende Folge von Scheinwähleinrichtungen, Kreuzpunktschalteinrichtungen und Invertereinrichtungen in dem Pfad durchquert, bevor es an dem betreffenden Ausgangsanchluß erscheint.