DE68915851T2

DE68915851T2 - Datenübertragung und -aufzeichnung.

Info

Publication number: DE68915851T2
Application number: DE68915851T
Authority: DE
Inventors: Kentaro C O Patents Divi Odaka; Yoichiro C O Patents Divi Sako
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-04-19
Filing date: 1989-04-18
Publication date: 1994-10-20
Anticipated expiration: 2009-04-19
Also published as: EP0338781B1; EP0338781A2; EP0338781A3; JP2751201B2; DE68915851D1; JPH01268232A; US4975915A

Description

Diese Erfindung betrifft Datenübertragung und -aufzeichnung, insbesondere eine Datenübertragungsvorrichtung, die in jedem von zwei Moden arbeiten kann, eine Vorrichtung zum Empfang von derart übertragenen Daten und eine Vorrichtung zur Aufzeichnung von impulscodemodulierten Audiosignalen (PCM- Audiosignalen).
Im Fall eines 8-mm-Videobandrecorders (VTR) wird ein Audiosignal aufgezeichnet, indem es mit einem Farbvideosignal derart gemischt wird, daß das Audiosignal frequenzmäßig vom Farbsignal getrennt ist, wenn beide einer Frequenzmodulation unterworfen werdend, oder alternativ dazu das Audiosignal einer Impulscodemodulation (PCM) unterworfen und aufzeichnungsortmäßig vom Farbsignal getrennt werden kann, und in beiden Fällen kann die Aufzeichnung mit jeder Spur, die beide Signale enthält, ausgeführt werden.
Figur 1 zeigt ein Beispiel einer Drehkopfeinrichtung eines 8- mm-VTR und Figur 2 zeigt dessen Bandformat.
Bei der Einrichtung nach Figur 1 weisen Magnetdrehköpfe HA und HB zur Aufzeichnung und Wiedergabe verschiedene Azimutwinkel auf, sind winkelmäßig um 180º räumlich voneinander beabstandet und werden in der Richtung 3H auf einer Trommel 1, von deren Umfang sie etwas vorstehen, mit einer Frequenz (30 Hz) gedreht. Um die Trommel 1 ist ein Magnetband 2 auf einem Winkelbereich von 221º gewickelt und läuft mit einer konstanten Geschwindigkeit in der Richtung 3T.
Auf dem Band 2 werden deshalb durch die in Figur 2 gezeigten Köpfe HA und HB abwechselnd Schrägspuren 4A und 4B mit einer 221º entsprechenden Länge gebildet, und es wird ein Signal aufgezeichnet. In einem Bereich AP der Spuren 4A und 4B, der einen Winkelbereich von 36º von dem Zeitpunkt, bei welchem die Köpfe HA und HB das Abtasten beginnen, und der einen Rand zum Nachaufzeichnen und ein Führungsband zur Unterscheidung zwischen dem Bereich AP und einem Bereich AV enthält, wird ein einem Feld eines Videosignals zugeordnetes Audiosignal in einem zeitkomprimierten PCM-Zustand aufgezeichnet. In den einem Winkelbereich von 180º entsprechenden nachfolgenden Bereich AV werden ein Farbvideosignal eines Feldes, ein frequenzmoduliertes Audiosignal (FM-Audiosignal) und ein Signal zur Spurführung aufgezeichnet. Das FM-Audiosignal wird in einem niedrigeren Frequenzband als das Farbvideosignal gemischt. Die verbleibenden 5º sind als eine Erlaubnisperiode zur Trennung der Köpfe HA und HB vom Band 2 belassen. Die Figur 3 zeigt ein Spurformat zur jeweiligen Aufzeichnung eines PCM-Audiosignals auf Bereiche AP2 bis AP6, die durch Unterteilung des Bereiches AV (Figur 2) in Winkelbereiche von 36º gebildet sind, wodurch die Aufzeichnung von sechs Audiokanälen in den Bereichen AP1 bis AP6 ermöglicht ist.
Das Aufzeichnungssystem nach den Figuren 2 und 3 ist im US- Patentdokument US-A-4542419 weiter beschrieben.
Das PCM-Audiosignal beim obengenannten 8-mm-VTR weist 8-Bit- Wörter auf und ist im Vergleich mit einer CD-Platte oder einem digitalen Audioband ausführungsmäßig etwas kleiner.
Da die Ausführung eines Magnetbandes als ein Aufzeichnungsmedium verbessert ist und ohne daß sie sich über den vorhandenen Winkelbereich von 36º hinaus in den PCM-Bereich AP erstrecken, können Audiodaten mit 12-Bit-Wörtern mit einer Abtastfrequenz von 48 kHz auf einem Metallpulverband (MP- Band) aus Metallpulver und einem Bindemittel aufgezeichnet werden, und Audiodaten mit 16-Bit-Wörtern können mit einer Abtastfrequenz von 48 kHz auf einem metallbedampften Band (ME-Band) aufgezeichnet werden.
Demgemäß kann die Anzahl der Bits pro Wort der Audiodaten erhöht werden. In diesem Fall ist es für einen Anwender zweckmäßig, wenn er jeden von zwei Moden zur Aufzeichnung von 12-Bit-Audiodaten (MP-Modus) oder 16-Bit-Audiodaten (ME- Modus) auswählen kann.
Obgleich die Anpassung an zwei solche Moden möglich ist, muß jedoch das Verarbeitungssystem für 12-Bit-Daten und 16-Bit- Daten separat mit der Folge einer unerwünschten Vergrößerung der Hardware vorgesehen werden.
Ein neuerdings vorgeschlagener digitaler Audiobandrecorder (DAT) ist so aufgebaut, daß er einen 16-Bit-Modus und einen 12-Bit-Modus einnehmen kann. Im Fall eines derartigen DAT beträgt die Abtastfrequenz fs im 16-Bit-Modus 48 kHz und im 12-Bit-Modus 32 kHz, wobei bei dieser Abtastfrequenz Fs die Geschwindigkeit des Magnetbandes und die Geschwindigkeit der Drehkopftrommel zur Ermöglichung einer längeren Aufzeichnung auf die Hälfte reduziert sind. Während die Bitperiode serieller Daten im Fall von fs = 48 kHz und von 16-Bit-Wörter 13 s beträgt, ist insbesondere die Bitperiode der seriellen Daten im Fall von fs = 32 kHz und von 12-Bit-Wörtern = 26 s. Wenn die Geschwindigkeit des Bandes und der Trommel auf die Hälfte reduziert werden, kann die Aufzeichnungswellenlänge, d. h., die Bitübertragungsrate pro Bit, auf dem Band gleichgehalten werden.
In einem DAT wird eine Vergrößerung des Hardwareaufwandes durch gemeinsame Verwendung eines Fehlerkorrekturkodierers, decodierers usw. in den zwei Moden so vermieden, wie es nun beschrieben wird.
Figur 4 zeigt eine Codestruktur eines PCM-Audiosignals und redundanter Daten des Fehlerkorrekturcodes, die auf einem einzelnen durch eine einzelne Abtastung eines Drehkopfes gebildeten Segment aufgezeichnet sind.
In der Figur 4 weist jede vertikale Spalte des zweidimensionalen Arrays einen Block auf, und es sind M Blöcke in der horizontalen Richtung angeordnet. Ein PCM-Audiosignal in einem Block besteht aus N Wörtern. Zu jedem Block ist in der vertikalen Richtung des Arrays ein Fehlerdetektionscode C1 und in der horizontalen Richtung ein Fehlerkorrekturcode C2 addiert. In jeder Spalte ist ein n-Wort-Prüfcode P des Fehlerdetektionscodes C1 enthalten, und der Fehlerdetektionscode C1 bezieht sich auch auf einen m-Wort-Prüfcode Q des Fehlerkorrekturcodes C2.
In diesem Fall sind die Größen der zweidimensionalen Arrays, auf denen die Codierung von C1 und C2 ausgeführt wird, für den 12-Bit-Modus und den 16-Bit-Modus gleich. Auch ist die Länge einzelner Blockdaten, die eine einzelne Codesequenz des Codes C1 bildet, so gewählt, daß sie wenigstens das mit einer ganzen Zahl multiplizierte gemeinsame Vielfache L von 16 und 12 beträgt, und die Zahl der Bits pro Block ist in beiden Moden gleich gemacht. Im Fall des 16-Bit-Modus enthalten die 16-Bit-Wörter ein höheres (d. h., signifikanteres) 8-Bit- Symbol und ein niedrigeres (d. h., weniger signifikantes) 8- Bit-Symbol zur Bildung eines Fehlerkorrekturcodes, und im Fall der 12-Bit-Wörter wird, wie in Figur 5 gezeigt, exakt der gleiche Fehlerkorrektur-Codierungsprozeß in dem Fall der 16-Bit-Wörter ausgeführt, nachdem seine höheren acht Bits und niedrigeren vier Bits zugewiesen sind.
Dies ermöglicht die gemeinsame Verwendung des Fehlerkorrekturkodierers und des Fehlerkorrekturdecodierers in beiden Moden, wodurch eine Vergrößerung der Hardware vermieden ist (siehe US-Patentdokumente US-A-4688225 und US-A-4758907).
Das Dokument GB-A-2140178 (das mit dem Dokument US-A-4688225 korrespondiert) zeigt Aufzeichnungs- und Wiedergabeschaltungen zur Verwendung bei der Aufzeichnung von PCM-Audiosignalen auf einem Magnetband. Ein Audiosignal wird durch einen A/D- Wandler in ein PCM-Audiosignal mit 16-Bit-Wörtern umgewandelt. Das PCM-Audiosignal wird einem Eingangsanschluß eines Schalterkreises zugeführt, von dem ein erster Ausgangsanschluß an einen Aufzeichnungskodierer und ein zweiter Ausgangsanschluß an eine nichtlineare digitale Kompressionsschaltung angeschlossen ist. Der Schalterkreis wählt das erste Ausgangssignal, wenn 16-Bit-Wörter aufzuzeichnen sind, und wählt das zweite Ausgangssignal, wenn 12-Bit-Wörter aufzuzeichnen sind. Außerdem wird die Abtastfrequenz zwischen 48 kHz und 32 kHz beim Umschalten des Schalterkreises geschaltet. Folglich wird für ein 16-Bit-Wortformat die Abtastung bei 48 kHz ausgeführt und das PCM-Audiosignal dem Aufzeichnungskodierer zugeführt. Beim 12-Bit-Wortformat werden 16 Bits durch die nichtlineare Kompressionsschaltung auf 12 komprimiert, und die komprimierten 12-Bit-Daten werden weiter einer Bitwiederanordnungsschaltung zugeführt, von der ein Ausgangssignal dem Aufzeichnungskodierer zugeführt wird. Bei der Wiedergabe wird das wiederzugebende Signal einer Taktrückgewinnungsschaltung zugeführt. Die Taktrückgewinnungsschaltung erzeugt ein mit dem wiederzugebenden Signal synchronisiertes Bittaktsignal. Ein PCM-Audiosignal ist an einem Ausgang eines Wiedergabedecodierers bereitgestellt, von welchem es einem Schalterkreis zugeführt wird und von dem ein erster Ausgangsanschluß an eine Fehlerkorrekturschaltung und ein zweiter Ausgangsanschluß an eine Bitwiederanordnungsschaltung angeschlossen ist. Der Schalterkreis wählt den ersten Ausgangsanschluß für 16-Bit-Wörter und den zweiten Ausgangsanschluß für 12-Bit-Wörter aus. Die Schaltoperation des Schalterkreises wird automatisch ausgeführt, indem beispielsweise ein zum Aufzeichnungssignal addiertes Formatunterscheidungssignal identifiziert wird. Ein Ausgangssignal der Bitwiederanordnungsschaltung wird einer nichtlinearen digitalen Expansionsschaltung zugeführt, die eine zu der durch die nichtlineare Kompressionsschaltung bewirkte Kompression komplementäre Expansionsoperation ausführt, so daß an ihrem Ausgang ein PCM-Audiosignal mit 16- Bit-Wörtern erscheint. Die Fehlerkorrekturschaltung korrigiert Fehlerwörter, die durch den Wiedergabedecodierer nicht korrigiert werden könnten. Das Ausgangssignal der Fehlerkorrekturschaltung ist einem D/A-Wandler zugeführt, so daß eine wiedergegebene Version des ursprünglichen analogen Audiosignals an einem Ausgangsanschluß verfügbar ist.
Deshalb wurde bei einem 8-mm-VTR ein Verfahren zur Verwendung einer Umwandlungstabelle für 16 Bits und 12 Bits des DAT in Betracht gezogen, wenn die Aufzeichnung und Wiedergabe von Audiodaten sowohl des ME-Modus (16-Bit-Modus) als auch des MP-Modus (12-Bit-Modus) im PCM-Audiobereich AP bewirkt werden.
Im Fall eines 8-mm-VTR werden jedoch die Abtastfrequenz des Audiosignals, die Transportgeschwindigkeit des Magnetbandes und die Drehgeschwindigkeit der Drehköpfe beim 12-Bit- und 16-Bit-Modus nicht geändert. Die Aufzeichnung wird im PCM- Audiobereich AP in Abhängigkeit vom Bandtyp (ME/MP) mit einer angemessenen Aufzeichnungswellenlänge pro Bit ausgeführt, und die Übertragungsbitrate ist in den beiden Moden nicht wie beim DAT die gleiche. Dies hat zur Folge, daß die Größen der zweidimensionalen Arrays des PCM-Audiosignals in den beiden Moden unterschiedlich sind.
Die Figuren 6A und 6B zeigen beispielsweise jeweilige Beispiele eines zweidimensionalen Arrays aus Fehlerkorrekturblöcken eines 16-Bit-Einzelwortmodus und eines 12-Bit-Einzelwortmodus für NTSC. Die Arrays sind in einem Speicher gespeichert. Die Zahlen in der Zeichnung zeigen die Byteanzahl (ein Byte = 8 Bits = ein Symbol), jede Spalte in der vertikalen Richtung ist ein Block mit 4 + 40 + 4 = 48 Bytes = 48 Symbole = 8 Symbole + 20 Wörter, und dies wird in beiden Moden unverändert aufrechterhalten. Folglich kann in beiden Moden eine Schaltung zum Addieren des Blocksynchronisationssignals oder von Blockadressdaten die gleiche Struktur aufweisen. In der Zeichnung ist ein das Blocksynchronisationssignal und die Blockadreßdaten enthaltendes Kopfetikett für den Fall angedeutet, bei welchem das Kopfetikett zu jedem Block addiert ist. Die Einzelheiten des Aufbaus des in der Figur 6A gezeigten Blocks ist in unserem US-Patent Nr. 4955022, das mit dem Dokument EP-A-0311411 korrespondiert, beschrieben. Jeder Block wird im Fall des 12-Bit-Modus als Symboldaten für alle 8 Bits durch eine Umwandlungstabelle in einer dem oben genannten DAT ähnlichen Weise gehandhabt.
Auf diese Weise werden, wenn die Länge jedes Blocks in der vertikalen Richtung des Arrays aus PCM-Audiosignalen ausgewählt wird, damit ein gemeinsamer Wert (48 Bytes in den Zeichnungen) für den 16-Bit-Modus und den 12-Bit-Modus vorliegt, die Anzahlen Bytes in der horizontalen Richtung verschieden, da die in den Arrays enthaltene Anzahl Wörter (nicht die Anzahl Bits) in beiden Moden gleich ist. Es ist jedoch auf folgende Weise möglich, das Format des Fehlerkorrekturcodes unverändert zu halten.
Insbesondere beträgt bei diesem Beispiel die Anzahl Symbole aus Audiodaten in der horizontalen Richtung 80 Bytes im 16- Bit-Modus, und die Anzahl ist so gewählt, daß sie 12/16 = 3/4 von 80 Bytes (= 16 Bytes im 12-Bit-Modus) beträgt. Im 16-Bit- Modus ist, wie in Figur 6A durch einen Kreis gezeigt, eine Sequenz des Fehlerkorrekturcodes C2 in der horizontalen Richtung aus Symbolen zusammengesetzt, die alle vier Bytes auftreten. Folglich weist eine Reihe der horizontalen Richtung vier Sequenzen für den Fehlerkorrekturcode C2 auf. Beispielsweise ist eine Sequenz des Codes C2 durch einen (25, 20, 6)-Reed-Solomon-Code gebildet, der einen 5-Byte-Prüfcode pro Sequenz aufweist. Ein Prüfcode Q einer Gesamtzahl von 20 Bytes für vier Sequenzen ist der linken Seite jeder Reihe aus PCM-Audiodaten hinzuaddiert, so wie es in der Figur 6A gezeigt ist.
Außerdem ist im 12-Bit-Modus, so wie in Figur 6B durch Kreise gezeigt, eine Sequenz des Fehlerkorrekturcodes C2 aus Symbolen zusammengesetzt, die zur Bildung einer Reihe in der horizontalen Richtung alle drei Bytes angeordnet sind. Eine einzelne Sequenz des Codes C2 ist auf ähnliche Weise wie beim 16-Bit-Modus durch einen (25, 20, 6)-Reed-Solomon-Code gebildet, und ein 5-Byte-Prüfcode Q wird pro einzelner Sequenz entwickelt. Ein Prüfcode aus einer Gesamtzahl von 15 Bytes ist der linken Seiter der PCM-Audiodaten hinzuaddiert, so wie es in der Figur 6B angedeutet ist.
In diesem Fall wird die Anzahl Bytes von Audiodaten, die mit einer in dem Bereich AP auf einem Band aufzuzeichnenden einzelnen Feldperiode korrespondiert, gleich
(48000 x 16 x 2)/(59,94 x 8) = 3202,2 ...,
wenn die Abtastfrequenz 48 kHz und jedes Wort 16 Bits beträgt und zwei Kanäle (ein linker und rechter Kanal) im Fall eines MTSC-Signals verwendet werden. Dies hat zur Folge, daß 3204 Bytes erforderlich sind. Im Fall der Figur 6A sind jedoch 40 x 80 = 3200 Bytes erforderlich, so daß ein Rest von vier Bytes bleibt. Die 4-Byte-Daten können durch ihre Einfügung in das Kopfetikett angemessen gehandhabt werden. Die beim oben genannten US-Patent Nr. 4955022 beschriebene Technik kann zum Einfügen von vier Symbolen in das Kopfetikett verwendet werden.
Der Fehlerkorrekturcode C1 ist bei beiden Moden in der vertikalen Richtung der gleiche und es wird beispielsweise ein (44, 40, 5)-Reed-Solomon-Code benutzt.
Auf diese Weise können die Formate der Fehlerkorrekturcodes in den zwei Moden identisch gemacht werden und es kann eine gemeinsame Additionsschaltung zum Addieren des ein Blocksynchronisationssignal und Adreßdaten enthaltenden Kopfetiketts verwendet werden.
Wie jedoch aus den Figuren 6A und 6B klar hervorgeht, ist die Blockstruktur des zweidimensionalen Arrays zur Fehlerkorrektur für den 16-Bit-Modus und den 12-Bit-Modus unterschiedlich. Aus diesem Grund sind für die jeweiligen Moden verschiedene Prozessoren erforderlich, was einen übermäßigen Hardwareaufwand zur Folge hat.
Gemäß der vorliegenden Erfindung ist eine Datenübertragungsvorrichtung bereitgestellt, mit welcher ein erster Modus, bei dem eine einzelne Dateneinheit aus m Bit gebildet ist, und ein zweiter Modus, bei dem eine einzelne Dateneinheit aus n Bit mit n < m gebildet ist, mit der gleichen Abtastfrequenz wählbar ist, wobei die Vorrichtung besteht aus:
einer für den ersten und zweiten Modus gemeinsam benutzten Fehlerkorrektur-Codierungseinrichtung,
einer Einfügeeinrichtung zum Einfügen von m - n Einfügebits aus Fülldaten in die Dateneinheit,
einer Eliminierungseinrichtung zum Eliminieren der m - n Einfügebits aus der Dateneinheit, und
einer Additionseinrichtung zum Addieren von wenigstens einer Blocksynchronisationssignal enthaltender Kopfinformation zu den Daten,
wobei die Vorrichtung derart ausgebildet ist, daß
im ersten Modus m-Bit-Dateneinheiten in der Fehlerkorrektur- Codierungseinheit einem Codierungsprozeß unterworfen werden, für jeden Block aus den kodierten Daten ein Blocksynchronisationssignal für m-Bit-Einzeleinheitdaten in der Additionseinrichtung addiert wird und Daten aus der Additionseinrichtung übertragen werden, und
im zweiten Modus die Einfügebits in jede Dateneinheit aus n- Bit-Einzeleinheitdaten in der Einfügeeinrichtung eingefügt werden, um m-Bit-Einzeleinheitdaten zu bilden, wobei die Daten in der Fehlerkorrektur-Codierungseinrichtung einem Codierungsprozeß unterworfen werden, die Einfügebits in der Eliminierungseinrichtung eliminiert werden, um sie in n-Bit- Einzeleinheitdaten rückzuführen, Daten aus der Eliminierungseinrichtung der Additionseinrichtung zugeführt werden, in der Additionseinrichtung für jeden Block kodierter Daten ein Blocksynchronisationssignal für n-Bit-Einzeleinheitdaten addiert wird und Daten aus der Additionseinrichtung übertragen werden.
Gemäß der vorliegenden Erfindung ist auch eine Vorrichtung zum Empfang von wahlweise in einem ersten Modus, bei dem eine einzelne Einheit aus m Bit gebildet ist oder in einem zweiten Modus, bei dem eine einzelne Einheit aus n Bit mit n < m gebildet ist, mit der gleichen Abtastfrequenz übertragenen Daten wobei die Vorrichtung besteht aus:
einer Schaltsignalerzeugungseinrichtung zum Feststellen, ob die empfangenen Daten vom ersten oder zweiten Modus sind, und zur davon abhängigen Erzeugung eines Modensignals,
einer Einfügeeinrichtung zum Einfügen von m - n Einfügebits aus Fülldaten,
einer für den ersten und zweiten Modus gemeinsam benutzten Fehlerkorrektur-Decodierungseinrichtung, und
einer Eliminierungseinrichtung zum Eliminieren der m - n Einfügebits aus den Daten,
wobei die Vorrichtung derart ausgebildet ist, daß
bei Auswahl des ersten Modus durch das Modenschaltsignal die empfangenen Daten in der Fehlerkorrektur-Decodierungseinrichtung einem Fehlerkorrektur-Decodierungsprozeß unterworfen und m-Bit-Einzeleinheitdaten dekodiert werden, und
bei Auswahl des zweiten Modus durch das Modenschaltsignal die empfangenen Daten der Einfügeeinrichtung zugeführt werden, so daß in jede Einheit der n-Bit-Einzeleinheitdaten Einfügebits zur Bildung von m-Bit-Einzeleinheitdaten eingefügt werden, wobei diese Daten der Fehlerkorrektur-Decodierungseinrichtung zugeführt und dem Decodierungsprozeß unterworfen werden, und die den Decodierungsprozeß unterworfenen Daten der Eliminierungseinrichtung zugeführt und die Einfügebits eliminiert werden, um die n-Bit-Einzeleinheitdaten zu dekodieren.
Gemäß der vorliegenden Erfindung ist auch eine Vorrichtung zum Aufzeichnen eines PCM-Audiosignals auf einem Magnetband mittels Magnetköpfen bereitgestellt, mit der ein erster Modus, bei dem eine einzelne Einheit aus m Bit gebildet ist und ein zweiter Modus, bei dem eine einzelne Einheit aus n Bit mit n < m gebildet ist, mit der gleichen Abtastfrequenz auswählbar ist, wobei die Vorrichtung besteht aus:
einer für den ersten und zweiten Modus gemeinsam benutzten Fehlerkorrektur-Codierungseinrichtung
einer Einfügeeinrichtung zum Einfügen von m - n-Einfügebits aus Fülldaten in die Einheitsdaten,
einer Eliminierungseinrichtung zum Eliminieren der m - n Einfügebits aus den Daten, und
einer Additionseinrichtung zum Addieren von wenigstens ein Blocksynchronisationssignal enthaltender Kopfinformation zu den Daten,
wobei die Vorrichtung derart ausgebildet ist, daß im ersten Modus Daten, deren Einheiten aus m Bit bestehen, in der Fehlerkorrektur-Codierungseinrichtung einem Codierungsprozeß unterworfen werden, für jeden Block aus dem den Codierungsprozeß unterworfenen Daten ein Blocksynchronisationssignal für m-Bit-Einzeleinheitdaten in der Additionseinrichtung addiert wird und Daten aus der Additionseinrichtung übertragen werden und
im zweiten Modus die Einfügebits in jede Einheit aus n-Bit- Einzeleinheitdaten in der Einfügeeinrichtung eingefügt werden, um m-Bit-Einzeleinheitdaten zu bilden, wobei die Daten der Fehlerkorrektur-Codierungseinrichtung zugeführt und einem Codierungsprozeß unterworfen werden, die Einfügebits in der Eliminierungseinrichtung eliminiert werden, um die Daten in n-Bit-Einzeleinheitdaten rückzuführen, Daten aus der Eliminierungseinrichtung der Additionseinrichtung zugeführt werden, in der Additionseinrichtung für jeden Block kodierter Daten ein Blocksynchronisationssignal für n-Bit- Einzeleinheitdaten addiert wird und Daten aus der Additionseinrichtung zu den Magnetköpfen (HA, HB) übertragen und aufgezeichnet werden.
Gemäß einem Aspekt der Erfindung weist eine Datenübertragungsvorrichtung, mit welcher ein erster Modus, bei dem eine einzelne Dateneinheit aus m Bit gebildet ist, und ein zweiter Modus, bei dem eine einzelne Dateneinheit aus n Bit mit n < m gebildet ist, mit der gleichen Abtastfrequenz wählbar ist, eine für den ersten und zweiten Modus gemeinsam benutzte Fehlerkorrektur-Codierungseinrichtung, eine Einfügeeinrichtung zum Einfügen von Bits (Fülldaten) aus m - n Bits in die Datenwörter aus n Bits, eine Einrichtung zum Eliminieren der eingefügten m - n Bits aus den Daten und eine Einrichtung zum Addieren eines Blocksynchronisationssignals zu den Daten auf.
Gemäß einem anderen Aspekt der Erfindung weist eine Datenempfangsvorrichtung zum Empfang von aus der Datenübertragungsvorrichtung empfangenen Übertragungsdaten eine Synchronisationsdetektoreinrichtung zum Detektieren des Blocksynchronisationssignals aus den Übertragungsdaten, eine Schaltsignalerzeugungseinrichtung zum Feststellen, ob das detektierte Blocksynchronisationssignal ein erstes Blocksynchronisationssignal oder ein zweites Blocksynchronisationssignal ist, und Erzeugen eines Modenschaltsignals, eine Einfügeeinrichtung zum Einfügen von Bits (Fülldaten) von m - n Bits, eine für den ersten und zweiten Modus gemeinsam benutzte Fehlerkorrektur-Decodierungseinrichtung und eine Eliminierungseinrichtung zum Eliminieren der eingefügten Bits (Fülldaten) von m - n Bits aus den Daten auf.
Die Schaltsignalerzeugungseinrichtung kann eine Einrichtung zum Erzeugen eines Modenschaltsignals durch Decodieren eines Identifikationscodes, wenn zu den Daten ein Identifikationscode für den ersten Modus und den zweiten Modus addiert ist, aufweisen.
Bei einer Ausführungsform einer Datenübertragungsvorrichtung gemäß der Erfindung werden im Fall des ersten Modus Daten, bei welchem ein Wort aus m Bits zusammengesetzt ist, in der Fehlerkorrektur-Codierungseinrichtung einem Codierungsprozeß unterworfen, ein Blocksynchronisationssignal für ein m-Bit- Einzelwort den codierungsverarbeiteten Daten in der Additionseinrichtung für jeden Block hinzugefügt und Daten aus der Additionseinrichtung übertragen, im Fall des zweiten Modus die eingefügten Bits (Fülldaten) in ein Wort von n-Bit- Einzelwort-Daten in der Einfügeeinrichtung eingefügt, so daß m-Bit-Einzelwort-Daten gebildet werden, diese Daten einer Fehlerkorrektur-Codierungseinrichtung zugeführt, einem Codierungsprozeß unterworfen, die eingefügten Bits (Fülldaten) aus den codierungsverarbeiteten Daten in der Eliminierungsschaltung eliminiert, um n-Bit-Einzelwort-Daten zu bilden, Daten aus der Eliminierungsschaltung der Additionseinrichtung zugeführt, ein Blocksynchronisationssignal für ein n-Bit- Einzelwort für jeden Block hinzuaddiert und Daten aus der Additionseinrichtung übertragen.
Bei einer Ausführungsform der Datenempfangsvorrichtung gemäß der Erfindung werden, wenn von dem Modenschaltsignal der erste Modus gewählt wird, die Daten aus der Synchronisationsdetektoreinrichtung in der Fehlerkorrektur-Decodierungseinrichtung einem Fehlerkorrektur-Decodierungsprozeß unterworfen, und, wenn vom Modenschaltsignal der zweite Modus gewählt wird, die Daten aus der Synchronisationsdetektoreinrichtung der Einfügeeinrichtung zugeführt, so daß die eingefügten Bits (Fülldaten) zur Bildung von m-Bit-Einzelwort-Daten für jedes Wort der n-Bit-Einzelwort-Daten eingefügt werden, diese Daten der Fehlerkorrektur-Decodierungseinrichtung zugeführt und decodierungsverarbeitet, die decodierungsverarbeiteten Daten der Eliminierungseinrichtung zugeführt und die eingefügten Bits (Fülldaten) eliminiert, so daß die n-Bit-Einzelwort- Daten dekodiert werden.
Die Erfindung wird nun unter Bezugnahme auf die beigefügten Zeichnungen, in denen durchgängig gleiche Teile mit gleichen Bezugszeichen versehen sind, beispielhaft beschrieben. Es zeigen:
Figur 1 eine schematische Draufsicht auf einen 8-mm-VTR,
Figuren 2 und 3 magnetische Bandaufzeichnungsformate,
Figuren 4 und 5 schematische Darstellungen zur Erklärung eines Beispiels einer früher vorgeschlagenen Datenübertragungs- oder Datenempfangsvorrichtung,
Figuren 6A und 6B schematische Darstellungen eines Beispiels eines bekannten Fehlerkorrekturcodes,
Figur 7 ein Blockschaltbild einer Ausführungsform einer Datenübertragungsvorrichtung gemäß der vorliegenden Erfindung,
Figur 8 ein Blockschaltbild einer Ausführungsform einer Datenempfangsvorrichtung gemäß der vorliegenden Erfindung,
Figuren 9A und 9B schematische Darstellungen von Datenanordnungen in einem ersten Modus,
Figuren 10A und 10B schematische Darstellungen von Datenanordnungen in einem zweiten Modus,
Figur 11 eine schematische Darstellung einer detaillierten Datenanordnung,
Figuren 12A bis 12C und 13 schematische Darstellungen von Übertragungsdaten, und
Figuren 14A bis 14D schematische Darstellungen zur Erklärung eines Codierungs- und Decodierungsprozesses.
Die Figur 7 zeigt eine Ausführungsform einer Datenübertragungsvorrichtung, bei welcher die Erfindung auf ein Aufzeichnungssystem für PCM-Audiodaten in einem 8-mm-VTR angewendet ist.
Die Vorrichtung weist Modenschalterkreise MS1 bis MS5 auf, deren jeder durch ein Modenschaltsignal MDR so geschaltet wird, daß er einen Anschluß A von einem Anschluß 6 in einen 16-Bit-Einzelwortmodus (im folgenden als "A-Modus" oder "ME- Modus" bezeichnet) und durch das Modenschaltsignal MDR einen Anschluß B in einen 12-Bit-Einzelwortmodus (im folgenden mit "B-Modus" oder "MP-Modus" bezeichnet) schaltet. Das Modenschaltsignal MDR resultiert beispielsweise von einem einen Schalter betätigenden Anwender, und/oder ein Metallpulverband und ein metallbedampftes Band können automatisch durch eine Identifikationseinrichtung, beispielsweise ein Loch in der Kassette unterschieden werden, und das Modenschaltsignal MDR wird dann in Abhängigkeit vom Ausgangssignal der Identifikationseinrichtung automatisch zugeführt.
SW1 ist ein Schalterkreis zum manuellen oder automatischen Schalten zwischen digitalen und analogen Audioeingangsdaten.
Von einer CD, einem DAT oder dergleichen abgeleitete digitale Audiodaten sind einem Anschluß DT des Schalterkreises SW1 durch einen Eingangsanschluß 5D zugeführt. Die digitalen Audiodaten sind Zweikanaldaten für einen rechten und linken Kanal und parallele Daten, die aus 16-Bit-Wörtern mit einer Abtastfrequenz von 48 kHz bestehen.
Ein von einem FM-Tuner, einem Fernsehempfänger, einem Mikrophon oder dergleichen (linker und rechter Kanal) abgeleitetes analoges Audiosignal wird einem Analog-Digital-Wandler (A/D- Wandler) 11 durch einen Eingangsanschluß 5A zugeführt, mit der Abtastfrequenz von 48 kHz abgetastet, in 16-Bit-Parallelwort-Daten umgewandelt und einem Anschluß AD des Schalterkreises SW1 zugeführt.
Der A-Modus wird zuerst beschrieben.
16-Bit-Wort-Daten aus dem Schalterkreis SW1 werden durch die Schalterkreise MS1 und MS2 einem Wort-Symbolwandler 14 zugeführt, und in ein höhere und niedrigere 8-Bits enthaltendes Symbol umgewandelt. Die Symboldaten werden einem Fehlerkorrekturcodierer 15 zugeführt und auf einem Galois-Feld GF2&sup8; einem Fehlerkorrektur-Codierungsprozeß unterworfen.
Die Figuren 9A und 9B zeigen ein zweidimensionales Array aus Audiodaten eines in einem PCM-Audiobereich AP im A-Modus aufzuzeichnenden Feldes. Figur 9 ist für das MDSC-System und Figur 9B für das CCIR-System geeignet.
In den Figuren 9A und 9B enthält jede Spalte in der Längsrichtung einen einzelnen Block und für NTSC sind in der horizontalen Richtung 90 Blöcke und für CCIR in der horizontalen Richtung 109 Blöcke angeordnet. Ein einzelner Block enthält ein 36-Symbol-PCM-Audiosignal, so daß die gezeigten Arrays 3240 Symbole (Bytes) (3204 Datenbytes und 36 Reservebytes) von PCM-Audiosignalen für NTSC oder 3888 Symbole (3840 Datenbytes und 48 Reservebytes) von PCM-Audiosignalen für CCIR aufnehmen.
Ein Fehlerkorrekturcode C2, beispielsweise ein (44, 46, 9)- Reed-Solomon-Code ist in der diagonalen Richtung des Arrays ausgebildet, und ein 8-Symbol-Prüfcode R wird abgeleitet und zur niedrigeren Seite des PCM-Audiosignals hinzugefügt. Bei diesem Beispiel enthält der Fehlerkorrekturcode C2 in der diagonalen Richtung sequentiell Symbole bei Positionen, die im MTSC-System bei Verschiebung in der Längsrichtung um ein Symbol in der horizontalen Richtung um zwei Symbole verschoben sind, und die im CCIR-System bei Verschiebung um ein Symbol in der Längsrichtung um drei, zwei, drei, zwei, zwei verschoben sind, wobei sich diese Folge in der horizontalen Richtung wiederholt.
Für jeden Block ist in der Längsrichtung des Arrays ein 8- Symbol-Prüfcode R des Fehlerkorrekturcodes C2 dem Array hinzugefügt und ein Fehlerdetektions- oder Korrekturcode C1, beispielsweise ein (48, 44, 5)-Reed-Solomon-Code wird abgeleitet, um in der Längsrichtung einen 4-Symbol-Prüfcode S zu addieren.
Ein 4-Byte-Kopfetikett, das ein 1-Byte-Blocksynchronisationssignal, und drei Bytes, die ein Blockadressignal enthalten, aufweist, ist der Startposition jedes Blocks in der Längsrichtung hinzuaddiert, und ein Kopfinformation enthaltender einzelner Block, beispielsweise der Block P mit der in Figur 12A gezeigten Struktur wird durch einen später erklärten Addierer 18 addiert und wird beim Codierungsprozeß nicht addiert. Alternativ dazu kann jedoch das Kopfetikett beim Codierungsprozeß addiert werden, und die Information des Kopfetiketts kann dann als Datenfehlercodierung verarbeitet werden.
Es sei darauf hingewiesen, daß der Fehlerkorrekturcode C2 in Form zweier Symbolsequenzen ausgebildet sein kann, die sich in der Längsrichtung abwechseln, wobei auf die jeweiligen Sequenzen ein (22, 18, 5)-Reed-Solomon-Code angewendet ist. Auf diese Weise kann die Last an einem Fehlerkorrekturkodierer 15 reduziert werden.
Außerdem sind bei diesem Beispiel geradzahlige Daten LOu, LOl, L2u, L2l, ... ROu, ROl, R2u, R2l, ... der linken und rechten Kanalaudiodaten und ungeradzahlige Daten L1u, L1l, L3u, L3l, ..., R1u, R1l, R3u, R3l, ... der linken und rechten Kanalaudiodaten auf der linken und rechten Seite des Arrays, so wie dargestellt, separat angeordnet, wobei die Indizess u und l das höhere 8-Bit-Symbol bzw. das niedrigere 8-Bit- Symbol des 16-Bit-Worts bezeichnen (u steht für "upper" und 1 für "lower"). Wie später erklärt, werden die geradzahligen Daten und die ungeradzahligen Daten bei getrennten Positionen aufgezeichnet, wobei die Daten in der Längsrichtung sequentiell aufgezeichnet werden, so daß selbst dann, wenn entweder die geradzahligen Daten oder die ungeradzahligen Daten aufgrund eines Burstfehlers verloren gehen, eine Fehlerkorrektur leicht durch eine Mittelungsinterpolation unter Verwendung der verbleibenden Daten bewirkt werden kann.
Das Ausgangssignal des Fehlerkorrekturcodierers 15 wird durch die Schalterkreise MS3 und MS4 einem 8-10-Modulator 17 zugeführt und 8-Bit-Symboldaten werden in 10-Bit-Daten umgewandelt. Das Ausgangssignal des 8-10-Modulators 17 wird dem Addierer 18 zugeführt. Der 8-10-Modulator 17 ist zur Verhinderung von Fehlern vorgesehen, die durch eine Gleichsignalkomponente in Aufzeichnungsdaten verursacht werden, und erzeugt 10-Bit-Daten mit einer reduzierten Gleichsignalkomponente.
Ein 16-Bit-Blocksynchronisationssignal SYNC und ein Adressensignal werden dem Addierer 18 durch den Schalterkreis MS5 von einem Kopfetikettsignalgenerator 19 zugeführt und zu den Daten addiert. Auch kann ein Identifikationssignal ID zur Unterscheidung des A-Modus vom B-Modus in das Kopfetikettsignal eingefügt und zu den Daten addiert werden.
Das Ausgangssignal des Addierers 18 wird einem Parallel- Serien-Wandler 20 zugeführt, in welchem es in serielle Daten umgewandelt wird, die im Array nach Figur 9 eine bei links beginnende Folge bilden, und die seriellen Daten werden den Magnetdrehköpfen zur Aufzeichnung auf einem Magnetband zugeführt.
Nun wird der B-Modus beschrieben.
16-Bit-Wort-Daten aus dem Schalterkreis MS1 werden einer 16- auf-12-Kompressionsschaltung 12 zugeführt, die beispielsweise eine nichtlineare Kompression für 12-Bit-Form-Wort-Daten ausführt, die einer Einfügeschaltung 13 zugeführt werden. In der Einfügeschaltung 13 werden die 4-Bit-Fülldaten, d. h. 0000, den 12-Bit-Daten zur Bildung von 16-Bit-Daten addiert.
In diesem Fall werden die vier Einfügebits zur höheren Bitseite des 12-Bit-Wortes addiert, so wie es in der Figur 12B durch Schraffur gezeigt ist. Dies hat zur Folge, daß jedes höhere Symbol aus den höheren vier Bits des 12-Bit-Worts und den vier Einfügebits gebildet ist.
Die 16-Bit-Daten aus der Einfügeschaltung 13 werden durch den Schalterkreis MS2 einem Wort-Symbolwandler 14 zugeführt, in welchem sie in Symboldaten umgewandelt werden, und werden dann einem Fehlerkorrekturkodierer 15 zugeführt, so daß die Fehlerkorrekturcodes C1 und C2 auf ähnliche Weise wie beim A- Modus addiert werden können. Da in diesem Fall die Daten mit den vier addierten Einfügebits das gleiche zweidimensionale Array wie im A-Modus und in Figur 10 gezeigt aufweist, korrespondieren im B-Modus die in einem einzelnen Block enthaltenen Daten mit 27 Bytes, d. h., es werden nur Daten gezählt und die Einfügebits (Fülldaten) ausgeschlossen. In der Figur 10 enthalten 27 Bytes in der Längsrichtung keine Fülldaten, und nach dem Einfügen der Fülldaten ist das in der Längsrichtung 36 Bytes aufweisende Array in einem Speicher eines Fehlerkorrekturcodierers 15 ausgebildet.
Das zweidimensionale Datenarray enthält bei NTSC und wie in Figur 10A gezeigt, 2430 Bytes (2403 Datenbytes und 27 Reservebytes) und bei CCIR und wie in Figur 10B gezeigt, 2916 Bytes (2880 Datenbytes und 36 Reservebytes). Die Reservebytes sind zum Identifizieren des Charakters des PCM-Audiosignals vorgesehen.
Daten aus dem Fehlerkorrekturcodierer 15 werden durch den Schalter MS3 einer Einfügedaten-Eliminierungsschaltung 16 zum Eliminieren der vier Einfügebits zugeführt. Dies hat zur Folge, daß von der Eliminierungsschaltung sechzehn 12-Bit- Wörter enthaltende Blockdaten (27-Byte-Daten und Paritäten R, S) wie in Figur 12C erhalten werden, die durch den Schalterkreis MS4 dem 8-10-Modulator 17 zugeführt, in 10-Bit-Daten umgewandelt und dann dem Addierer 18 zugeführt werden. Im B- Modus wird durch einen Kopfetikettsignalgenerator 21 für jeden Block ein 12-Bit-Blocksynchronisationssignal usw. erzeugt, das dem Addierer 18 durch den Schalterkreis MS5 zugeführt und zu den Daten addiert wird. Das Ausgangssignal des Addierers 18 wird zusammen mit einem Videosignal aufgezeichnet, nachdem es durch den Parallel-Serien-Wandler 20 durchgegangen ist.
Wie oben beschrieben, werden die vier Einfügebits auf der Seite der höheren Bits eines 12-Bit-Worts addiert, sie können jedoch alternativ dazu auch auf der Seite der niedrigen Bits des 12-Bit-Worts addiert werden.
Außerdem können die Einfügebits, wie in der Figur 13 schraffiert angedeutet, so addiert werden, daß sie auf der niedrigeren Bitseite ungeradzahliger Wörter und auf der höheren Bitseite geradzahliger Wörter, d. h. Wörtern mit einer ungeraden bzw. einer geraden Adresse im Block addiert werden.
Ein Effekt der 8-10-Modulation ist die Fehlerreduktion im Prozeß der Fehlerkorrekturcodierung und -decodierung. Unter Bezugnahme auf die Figur 14 ist dies folgendermaßen zu erklären.
Die Figur 14A-a zeigt den Fall des Einfügens der Fülldaten (der schraffierte Teil) nur auf der höheren Bitseite jedes Wortes. Nur die wahren 8-Bit-Daten werden die Ausgangsdaten der Eliminierungsschaltung 16, so wie es in der Figur 14A-b gezeigt ist. Diese 8-Bit-Daten werden durch den 8-10-Modulator 17 in 10-Bit-Daten umgewandelt, und die Ausgangsdaten des 8-10-Modulators 17 werden magnetisch aufgezeichnet/wiedergegeben (Figur 14A-c). Es sei ein Fall betrachtet, bei welchem ein Einbyte-Fehler im Ausgangssignal des 10-8- Demodulators 27 (durch die Marke X, Δ, oder in Figur 14A-d gezeigt) auftritt, der beim Prozeß der magnetischen Aufzeichnung/Wiedergabe stattgefunden hat. In diesem Fall werden die durch Marken X und Δ
in Figur 14A-e gezeigten Eizelbyte-Fehler beim Fehlerkorrekturdecodierer 29 nach Einfügung der Fülldaten zwischen zwei Bytes gestreut. Der Zyklus der Fehlerkorrekturoperation des Codierers 29 ist in den Zeichnungen mit E angedeutet, so daß die beispielsweise mit X markierten Fehlerbits zwischen zwei Operationszyklen gestreut werden.
Figur 14B zeigt den Fall des Einfügens der Fülldaten (des schraffierten Teils) nur auf der niedrigeren Bitseite jedes Wortes (die niedrigere Seite des niedrigeren Symbols), und eine detaillierte Beschreibung dieses Falles sei der Kürze halber weggelassen. Nach Figur 14B werden durch Marken Δ und in Figur 14B gezeigte Einbyte-Fehler beim Fehlerkorrekturdecodierer 29 jeweils 2-Byte-Fehler, ähnlich wie bei der Figur 14A.
Die Figur 14C zeigt den Fall des Einfügens zweier Fülldaten aus vier Bits in die höhere Bitseite bzw. niedrigere Bitseite jeweils abwechselnder Wörter. In diesem Fall wird nur ein durch die Marke A in Figur 14C gezeigter Einbyte-Fehler beim Fehlerkorrekturdecodierer 29 ein Zweibyte-Fehler.
Dies hat zur Folge, daß in dem die Figur 14C gezeigten Fall im Vergleich zu den in den Figuren 14A und 14B gezeigten Fällen eine Herabsetzung des Fehlerkorrekturvermögens verhindert ist.
Figur 14D zeigt den Fall des Einfügens von Fülldaten aus acht Bits. In diesem Fall verursachen durch Marken X, Δ und in Figur 14D gezeigte Einbyte-Fehler keine Zweibyte-Fehler, wodurch eine Herabsetzung der Fehlerkorrektur eliminiert ist.
Es sei darauf hingewiesen, daß für beide Moden eine gemeinsame Erzeugungsschaltung für das Kopfetikettsignal verwendet werden kann, und die Kopfetikettsignalerzeugungsperiode wird in Abhängigkeit von der Blockperiode im A-Modus bzw. B-Modus durch Steuerung der Erzeugungsschaltung mit einem Modenschaltsignal variiert.
Als nächstes wird ein Wiedergabesytem beschrieben.
Figur 8 zeigt eine Ausführungsform einer Wiedergabevorrichtung, die Modenschalterkreise MS6 bis MS9 aufweist, deren jeder einen Anschluß A für den A-Modus und einen Anschluß B für den B-Modus unter der Steuerung eines unten beschriebenen Modenschaltsignals MDP schaltet bzw. in Kontakt bringt.
Von einem Signal aus einem Wiedergabedrehkopf abgeleitete PCM-Audiodaten werden einem Blocksynchronisationssignaldetektor 23 durch einen Eingangsanschluß 22 zugeführt. Die durch den Eingangsanschluß 22 zugeführten PCM-Audiodaten werden einer Phasenverriegelungsschaltung (PLL-Schaltung) 24 zugeführt, was zur Folge hat, daß ein mit dem wiedergegebenen Signal synchronisiertes Taktsignal abgeleitet wird. Das Taktsignal wird dem Detektor 23 zugeführt und das Blocksynchronisationssignal wird detektiert. Das detektierte Blocksynchronisationssignal wird einem Schaltsignalgenerator 25 zugeführt, und durch Detektieren der detektierten Periode wird bestimmt, ob das wiedergegebene Signal vom A-Modus oder vom B-Modus ist, und entsprechend wird das Modenschaltsignal MDP entwickelt.
Der Fall, bei welchem der A-Modus durch das Modenschaltsignal MDP ausgewählt wird, wird zuerst beschrieben.
Insbesondere werden Daten, in welchen das Blocksynchronisationssignal detektiert worden ist, durch einen Serien-Parallel- Wandler 26 serien-parallel-gewandelt und einem 10-8- Demodulator 27 zugeführt, in welchem 10-Bit-Daten in 8-Bit- Symboldaten umgewandelt werden. Die Symboldaten werden durch Schalterkreise MS6 und MS7 einem Fehlerkorrekturdecodierer 29 zugeführt und einer Fehlerkorrekturverarbeitung unterworfen, wobei der Fehlerdetektions- und/oder Fehlerkorrekturcode C2 und der Fehlerkorrekturcode C1 verwendet werden. Die fehlerkorrigierten Daten werden einem Symbol-Wort-Wandler 30 zugeführt und in parallele 16-Bit-Wort-Daten umgewandelt. Diese Daten werden durch die Schalterkreise MS8 und MS9 einem Schalterkreis SW2 zugeführt. Der Schalterkreis SW2 schaltet zwischen einem digitalen Ausgang und einem analogen Ausgang, und wenn er einen Anschluß DT kontaktiert, wird an einem Ausgangsanschluß 34D ein digitales Audiosignal erhalten. Wenn der Schalterkreis SW2 auf einen Anschluß AD geschaltet ist, werden die Daten von einem 16-Bit-D/A-Wandler 33 in ein Analogsignal verwandelt und an einem Ausgangsanschluß 34 wird ein analoges Audiosignal erzeugt.
Es wird nun der Fall, bei welchem der B-Modus durch das Modenschaltsignal MDP ausgewählt wird.
In diesem Fall werden durch den Schalterkreis MS6 8-Bit-Daten aus dem 10-8-Demodulator 27 einer Einfügebit-Einfügeschaltung 28 zugeführt.
Die fehlerkorrekturverarbeiteten Daten werden in einem Symbol/Wort-Wandler 30 in parallele 16-Bit-Wort-Daten umgewandelt und durch einen Schalterkreis MS8 einer Einfügebit- Eliminierungsschaltung 31 zugeführt, so daß die vier Einfügebits (Fülldaten) aus jedem Wort eliminiert werden und so 12-Bit-Wort-Daten gebildet werden. Diese Daten werden einem 12-auf-16-Dehner 32 zugeführt und einer der Kompression auf der Aufzeichnungsseite entsprechenden Expansion unterworfen, so daß sie in 16-Bit-Wort-Daten umgewandelt werden. Das Ausgangssignal des Expanders bzw. Dehners 32 wird durch einen Schalterkreis MS9 dem Schalterkreis SW2 zugeführt, und an einem Ausgangsanschluß 34D wird ein digitales Audiosignal und an einem Ausgangsanschluß 34A ein analoges Audiosignal in Abhängigkeit von der Schaltung des Schalterkreises SW2 entwickelt.
Hier kann das Modenschaltsignal MDP durch Decodierung eines A/B-Modenidentifikationssignal im Kopfetikettsignal bereitgestellt werden.
Eine Technik, bei welcher ein 8-mm-VTR als Aufzeichnungs- und Wiedergabeeinrichtung nur für ein PCM-Audiosignal verwendet werden kann, ist durch die Anwendung des für ein Farbvideosignal vorgesehenen Aufzeichnungsbereiches AV zur Aufzeichnung eines PCM-Audiosignals vorgeschlagen worden (siehe US-Patent Nr. 4542419). Da der mit einem 180º-Bereich korrespondierende Bereich AV, in welchem normalerweise ein Videosignal aufgezeichnet wird, im Vergleich zu dem mit einem 36º-Bereich korrespondierenden PCM-Bereich AP die fünffache Länge aufweist, wird der Bereich AV in fünf gleiche Teile unterteilt, so wie es in der Figur 3 gezeigt ist, zusätzlich zu einem Spurbereich AP1 des bei angedeuteten ursprünglichen PCM- Audiosignals pro Schrägspur 4A und 4B, wobei fünf Bereiche AP2 bis AP6 vorgesehen und bei bis angedeutet sind. Auf jedem der sechs Bereiche AP1 bis AP6 wird ein PCM-Audiosignal eines Kanals, d. h., das Audiosignal einer Feldperiode, in Form eines zeitkomprimierten PCM-Signals aufgezeichnet und wiedergegeben. Deshalb wird eine sechsfache Zunahme der Audioaufzeichnungszeit (Kapazität) erreicht. Die vorliegende Erfindung kann auf die Aufzeichnung und Wiedergabe des Audiosignals in und von jedem der sechs Bereiche AP1 bis AP6 angewendet werden.
Wie beschrieben, kann, da der Fehlerkorrekturcodierungs- und -decodierungsprozeß für n-Bit-Wörter mit diesen in Form von in-Bit-Wörtern (m > n) durch Addieren von m - n Einfügebits zu jedem Wort ausgeführt werden kann, der Fehlerkorrekturkodierer und -decodierer sowohl für m Bits als auch für n Bits der gleiche sein. Demgemäß ist der Hardwareaufwand erniedrigt.
Es sei darauf hingewiesen, daß, obgleich die 12-Bit-Daten in acht Bits und vier Bits unterteilt sind und vier Bits in den vorstehenden Ausführungsformen eingefügt werden, 12-Bit-Daten in sechs Bits und sechs Bits unterteilt und zu den jeweiligen sechs Bits zwei Einfügebits addiert werden können.
Obgleich der Fall des mit einem NE-Band bzw. einem MP-Band korrespondierenden 16-Bit-Modus bzw. 12-Bit-Modus beschrieben worden ist, ist es möglich, für das ME-Band einen 12-Bit- Modus zu verwenden. Außerdem kann das Schalten zwischen dem 16-Bit-Modus und den 12-Bit-Modus in Übereinstimmung mit der Bandgeschwindigkeit ausgeführt werden.
Auch ist die Zahl der Bits pro Wort nicht auf die Ausführungsformen beschränkt. überdies können die eingefügten Bits alle 1 oder ein vorbestimmtes Bitmuster sein.
Bei den obigen Ausführungsformen werden die Anzahlen m und n der Bits im Hinblick auf die Worteinheit zweier Symbole ausgewählt, wobei ein Symbol acht Bits beträgt. Es ist jedoch möglich, die Größe der Einheit zu ändern. Beispielsweise könnte die Einheit ein einzelnes Symbol oder zwei Wörter L/R, die mit dem linken bzw. rechten Audiokanal korrespondieren, sein.
Auch ist die Erfindung, die bei den obigen Ausführungsformen der Erfindung auf die Aufzeichnung und Wiedergabe eines PCM- Audiosignals in einem 8-mm-VTR angewendet ist, nicht auf diesen Fall begrenzt, und die digitalen Daten brauchen keine Audiodaten zu sein.

Claims

1. Datenübertragungsvorrichtung, mit welcher ein erster Modus, bei dem eine einzelne Dateneinheit aus m Bit gebildet ist, und ein zweiter Modus, bei dem eine einzelne Dateneinheit aus n kleiner m Bit gebildet ist, mit der gleichen Abtastfrequenz wählbar ist, bestehend aus:

einer für den ersten und zweiten Modus gemeinsam benutzten Fehlerkorrektur- Kodierungseinrichtung (15),

einer Einfügeeinrichtung (13) zum Einfügen von m - n Einfügebits aus Fülldaten in die Dateneinheit,

einer Eliminierungseinrichtung (16) zum Eliminieren der m - n Einfügebits aus der Dateneinheit, und

einer Additionseinrichtung (18) zum Addieren von wenigstens ein Blocksynchronisationssignal enthaltender Kopfinformation zu den Daten,

wobei die Vorrichtung derart ausgebildet ist, daß im ersten Modus in-Bit- Dateneinheiten in der Fehlerkorrektur-Kodierungseinheit (15) einem Kodierungsprozess unterworfen werden,

für jeden Block aus den kodierten Daten ein Blocksynchronisationssignal für m-Bit- Einzeleinheitdaten in der Additionseinrichtung (18) addiert wird und Daten aus der Additionseinrichtung (18) übertragen werden, und

im zweiten Modus die Einfügebits in jede Dateneinheit aus n-Bit-Einzeleinheitdaten in der Einfügeeinrichtung (13) eingefügt werden, um m-Bit-Einzeleinheitdaten zu bilden, wobei die Daten in der Fehlerkorrektur-Kodierungseinrichtung (15) einem Kodierungsprozess unterworfen werden, die Einfügebits in der Eliminierungseinrichtung (16) eliminiert werden, um sie in n-Bit-Einzeleinheitdaten rückzuführen, Daten aus der Eliminierungseinrichtung (16) der Additionseinrichtung (18) zugeführt werden, in der Additionseinrichtung (18) für jeden Block kodierter Daten ein Blocksynchronisationssignal für n-Bit-Einzeleinheitdaten addiert wird und Daten aus der Additionseinrichtung (18) übertragen werden.

2. Vorrichtung zum Empfang von wahlweise in einem ersten Modus, bei dem eine einzelne Einheit aus m Bit gebildet ist, oder in einem zweiten Modus, bei dem eine einzelne Einheit aus n kleiner m Bit gebildet ist, mit der gleichen Abtastfrequenz übertragenen Daten, bestehend aus:

einer Schaltsignalerzeugungseinrichtung.(25) zum Feststellen, ob die empfangenen Daten vom ersten oder zweiten Modus sind, und zur davon abhängigen Erzeugung eines Modensignals,

einer Einfügeeinrichtung (28) zum Einfügen von m - n Einfügebits aus Fülldaten,

einer für den ersten und zweiten Modus gemeinsam benutzten Fehlerkorrektur- Dekodierungseinrichtung (29), und

einer Eliminierungseinrichtung (31) zum Eliminieren der m - n Einfügebits aus den Daten,

wobei die Vorrichtung derart ausgebildet ist, daß

bei Auswahl des ersten Modus durch das Modenschaltsignal die empfangenen Daten in der Fehlerkorrektur-Dekodierungseinrichtung (29) einem Fehlerkorrektur- Dekodierungsprozess unterworfen und m-Bit-Einzeleinheitdaten dekodiert werden, und

bei Auswahl des zweiten Modus durch das Modenschaltsignal die empfangenen Daten der Einfügeeinrichtung (28) zugeführt werden, so daß in jede Einheit der n-Bit- Einzeleinheitdaten Einfügebits zur Bildung von m-Bit-Einzeleinheitdaten eingefügt werden, wobei diese Daten der Fehlerkorrektur-Dekodierungseinrichtung (29) zugeführt und dem Dekodierungsprozess unterworfen werden, und die dem Dekodierungsprozess unterworfenen Daten der Eliminierungseinrichtung (31) zugeführt und die Einfügebits eliminiert werden, um die n-Bit-Einzeleinheitsdaten zu dekodieren.

3. Vorrichtung nach Anspruch 2 zum Empfang von Übertragungsdaten mit einem Identifikationskode zum Identifizieren des ersten und zweiten Modus, wobei die Schaltsignalerzeugungseinrichtung (25) das Identifikationssignal zur Bildung eines Modenschaltsignals dekodiert.

4. Vorrichtung nach Anspruch 2 oder 3 zum Empfang von Übertragungsdaten aus der Vorrichtung nach Anspruch 1, wobei die Einpfangseinrichtung aufweist:

eine Synchronisationsdetektoreinrichtung (23) zum Detektieren des Blocksynchronisationssignals in den Übertragungsdaten,.wobei die Schaltsignalerzeugungseinrichtung (25) feststellt, ob das detektierte Blocksynchronisationssignal ein erstes oder zweites Blocksynchronisationssignal ist, und davon abhängig ein Modenschaltsignal erzeugt.

5. Vorrichtung zum Aufzeichnen eines PCM-Audiosignals auf einem Magnetband (21) mittels Magnetköpfen (HA, HB) und mit der ein erster Modus, bei dem eine einzelne Einheit aus m Bit gebildet ist, und ein zweiter Modus, bei dem eine einzelne Einheit aus n kleiner m Bit gebildet ist, mit der gleichen Abtastfrequenz auswählbar ist, bestehend aus:

einer Einfügeeinrichtung (13) zum Einfügen von m - n Einfügebits aus Fülldaten in die Einheitsdaten,

einer Eliminierungseinrichtung (16) zum Eliminieren der m - n Einfügebits aus den Daten, und

wobei die Vorrichtung derart ausgebildet ist, daß

im ersten Modus Daten, deren Einheiten aus m Bit bestehen, in der Fehlerkorrektur- Kodierungseinrichtung (15) einem Kodierungsprozess unterworfen werden, für jeden Block aus den dem Kodierungsprozess unterworfenen Daten ein Blocksynchronisationssignal für m-Bit-Einzeleinheitdaten in der Additionseinrichtung (18) addiert wird und Daten aus der Additionseinrichtung (18) übertragen werden, und

im zweiten Modus die Einfügebits in jede Einheit aus n-Bit-Einzeleinheitdaten in der Einfügeeinrichtung (13) eingefügt werden, um m-Bit-Einzeleinheitdaten zu bilden,

wobei die Daten der Fehlerkorrektur-Kodierungseinrichtung (15) zugeführt und einem Kodierungsprozess unterworfen werden, die Einfügebits in der Eliminierungseinrichtung (16) eliminiert werden, um die Daten in n-Bit- Einzeleinheitdaten rückzuführen, Daten aus der Eliminierungseinrichtung (16) der Additionseinrichtung (18) zugeführt werden, in der Additionseinrichtung (18) für jeden Block kodierter Daten ein Blocksynchronisationssignal für n-Bit-Einzeleinheitdaten addiert wird und Daten aus der Additionseinrichtung (18) zu den Magnetköpfen (HA, HB) übertragen und aufgezeichnet werden.

6. Vorrichtung nach Anspruch 5, mit einer Einrichtung zum Komprimieren von m-Bit- Einzeleinheitdaten auf n-Bit-Einzeleinheitdaten vor dem Einsetzen der m - n Bits aus Fülldaten.

7. Vorrichtung nach Anspruch 5 oder 6, mit einem der Fehlerkorrektur- Kodierungseinrichtung (15) vorgeschalteten Wort/Symbol-Datenkonverter zum Unterteilen der Dateneinheiten in höhere Datenbitsymbole und niedrigere Datenbitsymbole.

8. Vorrichtung nach Anspruch 7, mit einer der Additionseinrichtung (18) vorgeschalteten Bitzahl-Umwandlungseinrichtung (17) zum Modifizieren von Bitmustern zwecks Reduzierung einer Gleichsignalkomponente.

9. Vorrichtung nach Anspruch 8, wobei die Einfügeeinrichtung (13) die Fülldaten als die höheren Bits der Dateneinheiten hinzufügt.

10. Vorrichtung nach Anspruch 8 wobei die Einfügeeinrichtung (13) die Fülldaten als die höheren bzw. niedrigeren Bits abwechselnder Dateneinheiten hinzufügt.

11.Vorrichtung nach einem der Ansprüche 5 bis 10, wobei die Additionseinrichtung (18) ein Modenidentifikationssignal, welches anzeigt, ob für die Daten der erste oder zweite Modus gewählt ist, hinzufügt.

12. Vorrichtung nach einem der Ansprüche 5 bis 11, wobei der erste Modus gewählt wird, wenn ein Magnetband (2) aus aufgedampftem Metall benutzt wird, und der zweite Modus gewählt wird, wenn ein Magnetband (2) aus Metallpulver verwendet wird.