DE68901716T2

DE68901716T2 - Demodulator fuer digitale uebertragung mit einer vorrichtung zur automatischen fehlerkorrektur.

Info

Publication number: DE68901716T2
Application number: DE8989403209T
Authority: DE
Inventors: Eugene Delacroix; Jean-Marc Fargeas; Jean-Claude Imbeaux
Original assignee: Etat Francais
Current assignee: Orange SA
Priority date: 1988-11-21
Filing date: 1989-11-21
Publication date: 1993-01-21
Anticipated expiration: 2009-11-22
Also published as: EP0375478B1; DE68901716D1; FR2639497A1; EP0375478A1; JPH02276350A; US4959619A; FR2639497B1

Description

Die Erfindung bezieht sich auf den Bereich der digitalen Übertragung.
Sie betrifft insbesondere die Modulatoren für digitale Übertragung unter Ausnutzung der Verfahren zur Signalumsetzung in einem Grundband bekannter Art, wie in Figur 1 gezeigt.
Wie in dieser Figur gezeigt, wird bei einem solchen herkömmlichen Demodulator das empfangene Hochfrequenz-Signal zunächst von einer automatischen Verstärkungs-Steuerschaltung 10 verstärkt, die dessen Pegel regeln soll. Das verstärkte empfangene Signal wird dann in einem Koppler 12 in zwei identische Signale aufgeteilt.
Parallel wird das Ausgangssignal eines nicht synchronisierten Lokaloszillators 14, mit einer Nennfrequenz nahe bei der des empfangenen Signales, an eine Zelle 16 angelegte die an einem ihrer Ausgänge 17 ein Inphase-Oszillatorsignal und an ihrem zweiten Ausgang 18 ein um 90º phasenverschobenes Quadratur-Oszillatorsignal ausgibt.
Eines der zwei vom Koppler 12 ausgegebenen Signale wird in einem Mischer 20 durch Multiplikation mit dem Inphase-Oszillatorsignal am Ausgang 17 der Zelle 16 im Inphase-Grundband umgesetzt. Das andere vom Koppler 17 ausgegebene Signal wird in einem Mischer 30 durch Multiplikation mit dem am Ausgang 18 der Zelle 16 ausgegebenen um 90º phasenverschobenen Taktsignal im um 90º phasenverschobenen Grundband oder Quadratur-Grundband umgesetzt.
Die von den Mischern 20, 30 ausgegebenen Signale werden an Tiefpaß-Filter 22 bzw. 32 angelegt. Auf diese Weise erhält man an den Ausgängen der beiden Filter 22, 32 die zwei Bestandteile, phasenrichtig (in Phase) und um 90º phasenverschoben (Quadratur), die dem empfangenen Signal entsprechen. Diese Bestandteile werden an Verstärker 24 bzw. 34 angelegt und darauf an Analog/Digital-Umsetzer 26 bzw. 36. Am Ausgang der Analog/Digital-Imsetzer 26 bzw. 36 erhält man so die Stichproben Yp,k und Yq,k (p bezeichnet die Stichproben der Inphase-Bestandteile, q bezeichnet die Stichproben der Quadratur-Bestandteile und k bezeichnet den Rang der Stichproben).
Die Funktionen zur Synchronisierung und Entscheidung werden darauf durch eine spezielle digitale Modulations-Verarbeitung in einer in Figur 1 allgemein mit 40 bezeichneten Einheit durchgeführt.
Die Erfinder haben festgestellt, daß der analoge Teil des Demodulators, der der digitalen Verarbeitung vorgeschaltet ist, von verschiedenen Störungen betroffen ist:
- unzureichende Regelung des Pegels setzt sich durch eine Abweichung des Pegels der Stichproben als Funktion der Schwankung des empfangenen Signals fort,
- Unausgeglichenheit der Amplitude zwischen den bei den Kanälen aufgrund unterschiedlicher Verstärkungen,
- Verschiebung der Ruhespannungen in jedem Kanal, in den Verstärkern 24 und 34 und den Analog/Digital-Umsetzern 26, 36 und
- Quadratur-Fehler zwischen den beiden demodulierten Kanälen.
Diese Störungen hängen vor allem von der Betriebsfrequenz und der Temperatur ab. Sie sind daher mit den bekannten Verfahren schwer zu kompensieren. Sie bringen eine Verschlechterung der Leistungsfähigkeit des Demodulators mit sich (eine Erhöhung der binären Fehlerhäufigkeit).
Die Leistungsfähigkeit einer digitalen Verbindung ist im allgemeinen durch die Kurve der Fehlerhäufigkeit über den Bit (TEB) als Funktion des Verhältnisses Eb/No bestimmt (Eb = die zur Übertragung eines Bits benötigte Energie, No = die Dichte der Rauschleistung auf der Verbindung).
Die Existenz von Fehlern im Demodulator äußert sich durch die Notwendigkeit, das Verhältnis Eb/No um eine Größe Δ Eb/No zu erhöhen, um dieselbe Fehlerhäufigkeit zu erhalten wie ohne Störungen. Die folgenden Beispiele dienen zur Erläuterung dieses Phänomens.
Bei einer MDP2 (Modulation durch eine Phasenverschiebung um zwei Zustände) mit einer Spannungsverschiebung auf einem Kanal oder bei einer MDP4 (Modulation durch Phasenverschiebung um vier Zustände) mit einer identischen Verschiebung auf zwei Kanälen beträgt die Verschlechterung des Verhältnisses Eb/No bei geringer Fehlerhäuf igkeit (TEB < 10&supmin;&sup6;):
Δ Eb/No = 0,3 dB für eine Verschiebung um 5º des Nutzsignales und
Δ Eb/No = 0,7 dB für eine Verschiebung um 10º des Nutzsignales.
Bei einer MDP4 mit einem Quadratur-Fehier zwischen den zwei Kanälen kann die Verschlechterung einer solchen gleichgesetzt werden, die sich aus einem Fehler oder einer Abweichung der Grundwellen-Rückspeisung vonΔΘ/2 ergibt, wobei
ΔEb/No = 0,4 dB fürΔΘ = 5º und
ΔEb/No = 0,8 dB fürΔΘ= 10º.
In der US-A-4 574 244 ist ein Demodulator beschrieben, der dem bekannten, oben mit Bezug auf Figur 1 beschriebenen Demodulator genau gleich ist. Um die Störung der Quadratur zwischen den beiden vom Lokaloszillator ausgegebenen Signalen zu berücksichtigen, schlägt diese Druckschrift jedoch vor, ein aus dem niederwertigen Bit des von jedem Kanal ausgegebenen numerischen Signals ein Fehlersignal zu bilden und diese Fehlersignale zum Korrigieren der Quadratur-Störungen durch eine Korrektur der Phasenverschiebungen und Rückführungen zu nutzen.
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung anzugeben, mit der dynamisch, numerisch die vom analogen Teil des Demodulators vorhergehend aufgezeigten Fehler oder Störungen abgeschätzt und korrigiert werden können, ohne daß ein Testsignal nötig wäre und ohne die Verbindung im Betrieb zu stören, um die Leistungsfähigkeit der Übertragung zu verbessern.
Diese Aufgabe wird erfindungsgemäß durch einen Demodulator für die digitale Übertragung unter Ausnutzung der an sich bekannten Verfahren zur Signalumsetzung in einem Grundband gelöst, mit einer Vorrichtung zur Trennen eines in Form von zwei identischen Hilfssignalen empfangenen HF-Signals, einem ersten Mischer zum Umsetzen eines ersten Hilfssignals in eine Inphase-Basiskomponente durch Multiplikation mit dem Ausgangssignal eines lokalen Oszillators, einem zweiten Mischer zum Umsetzen des zweiten Hilfssignals in eine um 90º phasenverschobene Komponente (Quadratur-Komponente) durch Multiplikation des zweiten Hilfssignals mit dem um 90º phasenverschobenen Ausgangssignal des lokalen Oszillators, einer Filter- und Verstärkervorrichtung und mit jeweils mit den Ausgängen der Mischer verbundenen Analog/Digital-Wandlern, gekennzeichnet durch eine Abschätzvorrichtung zum Abschätzen der Fehler in am Ausgang der Analog/Digital-Wandler abgegriffenen Gruppen von Stichproben in Form von fünf Parametern: die im Inphasepfad zuzuführende Korrekturverstärkung, die im Quadraturpfad zuzuführende Korrekturverstärkung, die Spannungsverschiebung im Inphasenpfad, die Spannungsverschiebung im Quadraturpfad und den Phasenfehler bezüglich der Quadratur, und durch eine Vorrichtung zum laufenden Korrigieren der Stichproben auf der Basis der aufgrund einer vorhergehenden Stichprobengruppe abgeschätzten Parameter.
Weitere Eigenschaften, Aufgaben und Vorteile der Erfindung werden im folgenden anhand der Beschreibung der Ausführungsbeispiele mit Bezug auf die Zeichnung mit weiteren Einzelheiten ersichtlich. Es zeigen:
Figur 1 ein schematisches Block-Funktionsdiagramm eines Demodulators nach dem Stand der Technik,
Figur 2 ein schematisches Block-Funktionsdiagramm eines erfindungsgemäßen Demodulators,
Figur 3 ein Flußdiagramm der in der Vorrichtung zum Abschätzen der Fehler in Form von fünf Parametern ablaufenden Verarbeitung,
Figur 4 ein schematisches Block-Funktionsdiagramm der Korrekturvorrichtung und
Figuren 5,6,7 und 8 schematische Darstellungen von vier Unter-Anordnungen der Korrekturvorrichtung.
Figur 2 zeigt eine automatische Verstärkungs-Steuerschaltung 10, einen Koppler 12, einen lokalen Oszillator 14, eine Zelle 16, zwei Mischer 20, 30, zwei Filter 22, 32, zwei Verstärker 24, 34, zwei Analog/Digital-Umsetzer 26, 36 und eine digitale Verarbeitungseinheit 40, die der oben mit Bezug auf Figur 1 beschriebenen Anordnung entsprechen.
Darüberhinaus sind in Figur 1 eine Fehler-Abschätzvorrichtung 100 und eine Korrekturvorrichtung 200 zwischen dem Ausgang der Analog/Digital-Umsetzer 26, 36 und dem Eingang des Schaltkreises 40 zur Synchronisierung und Entscheidung eingefügt.
Wie bereits beschrieben, schätzt die Fehlerabschätzvorrichtung 100 den Wert der Fehler in Form von fünf Parametern aufgrund einer Stichprobenfolge Yp,k und Yq,k ab. Darauf bildet die Korrekturvorrichtung 200 die korrigierten Stichproben:
Zp,n und Zq,n ausgehend von den geltenden Stichproben Yp,n und Yq,n.
Die Abschätzung des Parameters a, der der Phasenverschiebung im Inphase-Kanal entspricht, wird aus den Stichproben Yp,k erhalten:
Die Abschätzung des Parameters b, der der Spannungsverschiebung im Quadratur-Kanal entspricht, wird auf dieselbe Weise aus den Stichproben Yq,k erhalten:
Die Wahl der Anzahl N der bei der Berechnung berücksichtigten Stichproben hängt vom Rauschpegel der Verbindung und der gewünschten Genauigkeit ab.
Wenn die komplementäre Regelung des Pegels der korrigierten Stichproben Zp,n und Zq,n nicht erwünscht ist, müssen die Parameter α und β, die der im Inphase-Kanal zuzuführenden Korrekturverstärkung bzw. der im Quadratur-Kanal zuzuführenden Korrekturverstärkung entsprechen, nicht berechnet werden, sondern es genügt das Verhältnis α/β zu berechnen. Der Wert von α (oder von β) wird also willkürlich festgelegt, und ein Parameter weniger muß abgeschätzt werden.
Die Abschätzung des Verhältnisses α/β wird mittels des Quadrates der Differenzen Yp,k - a und Yq,k - b berechnet:
Um α und β einzeln abzuschätzen, sowie die Parameter, die den Phasenfehler bezüglich der Quadratur darstellen, muß man darüberhinaus den Mittelwert des Produktes der Differenzen Yp,k - a und Yq,k - b berechnen. Die Parameter α und β werden aufgrund der folgenden Beziehung erhalten:
In diesen Gleichungen entspricht ² dem Einstellwert für den Mittelwert des Quadrates der korrigierten Stichproben. Der Parameter ΔΘ kann in der Form:
erhalten werden.
In Anbetracht der Trägheit der Veränderungen der abzuschätzenden Parameter kann die Abschätzvorrichtung 100 bezüglich der Ausgabegeschwindigkeit der Stichproben Yp,k und Yq,k mit geringer Geschwindigkeit arbeiten. Es genügt die Abschätzung periodisch mit einem Block von N-Stichproben zu wiederholen,
die nicht unbedingt unmittelbar aufeinander folgen müssen.
Die Korrekturvorrichtung 200 bestimmt dann die korrigierten Stichproben gemäß den Formeln:
Wenn, wie beschrieben, die Abschätzvorrichtung 100 mit einer im Vergleich zur Abtastfrequenz kleinen Geschwindigkeit arbeiten kann, muß dagegen die Korrekturvorrichtung 200 unbedingt im Takt der von den Digital/Analog-Wandlern 26, 36 ausgegebenen Stichproben Yp,n und Yq,n arbeiten.
Die Abschätzung der Fehler oder Abweichung in Form von fünf Parametern a, b, α, β, ΔΘ in der Vorrichtung 100 kann relativ langsam erfolgen und benötigt mehrere Rechenschritte, es scheint daher vorteilhaft, die Abschätzvorrichtung 100 mit Hilfe eines Mikroprozessors zu realisieren.
Dagegen muß die Korrektur in der Vorrichtung 200 mit hoher Geschwindigkeit erfolgen (bis zu 6 x 10&sup6; Stichproben/Sekunde), wobei die Abschätzvorrichtung 200 vorzugsweise als verdrahtete Logik ausgeführt ist.
In Figur 3 ist das Ablaufdiagramm der Verarbeitung der Fehlerabschätzung für a, b, α, β, ΔΘ durch die Vorrichtung 100 dargestellt.
Das in Figur 3 gezeigte Ablaufdiagramm kann in zwei verschiedene Phasen zerlegt werden.
Eine laufende Berechnung, die im wesentlichen den Schritten 101 bis 105 entspricht, und eine Endberechnung, die im wesentlichen den Schritten 110 bis 123 und 130 bis 135 entspricht.
In der der laufenden Berechnung entsprechendem Phase nimmt die Vorrichtung 100 N aufeinanderfolgende Stichproben Yp,k und Yq,k der Eingangssignale auf, die beispielsweise mit 8 Bit kodiert sind, und berechnet die Summen: (Schritt 101) (Schritt 102) (Schritt 103) (Schritt 104) (Schritt 105)
Wenn ein Block von N Stichproben Yp,k und Yq,k zur Berechnung der oben genannten Summen berücksichtigt wurde, berechnet die Vorrichtung 100 die folgenden Therme: (Schritt 110 unter Verwendung des Ergebnisses von Schritt 101) (Schritt 111 unter Verwendung des Ergebnisses von Schritt 101) (Schritt 112 unter Verwendung des Ergebnisses von Schritt 103) (Schritt 113 unter Verwendung des Ergebnisses von Schritt 103) (Schritt 114 unter Verwendung des Ergebnisses von Schritt 112) (Schritt 115 unter Verwendung des Ergebnisses von Schritt 104 u. 113) (Schritt 116 unter Verwendung des Ergebnisses von Schritt 102 u. 111) (Schritt 117 unter Verwendung des Ergebnisses von Schritt 114 und 105) (Schritt 118 unter Verwendung des Ergebnisses von Schritt 117)
(23) Wert von α (Schritt 119 unter Verwendung des Ergebnisses von Schritt 115, 116 und 118 und des Wertes von N) (Schritt 120 unter Verwendung des Ergebnisses des Schritts 117 und 120)
(25) Wert von β (Schritt 121 unter Verwendung des Ergebnisses von Schritt 115, 116 und 113 und des Wertes von N)
(26) sin Δθ (Schritt 122 unter Verwendung des Ergebnisses von Schritt 117 u. 120)
(27) cos Δθ (Schritt 123 unter Verwendung des Ergebnisses von Schritt 117 u. 120)
Um die Operationen bei der späteren Korrektur in der Vorrichtung 200 zu vereinfachen, liefert die Vorrichtung 100 nicht α, β, sin ΔΘ und cos ΔΘ, sondern deren Logarithmen zur Basis 2: Logα, Logβ, Log sin ΔΘ , Log cos ΔΘ , sowie die Vorzeichen von sin ΔΘ und cos ΔΘ.
In Figur 3 wird
- im Schritt 130 der Parameter a, beispielsweise mit 8 Bit, nach dem Schritt 110 erhalten,
- im Schritt 131 der Parameter α beispielsweise mit 12 Bit, nach dem Schritt 119 erhalten,
- im Schritt 132 der Parameter b, beispielsweise mit 8 Bit, nach dem Schritt 112 erhalten,
- im Schritt 133 der Parameter log β, beispielsweise mit 12 Bit, nach dem Schritt 121 erhalten,
- im Schritt 134 der Parameter log sinΔΘ , beispielsweise mit 12 Bit und das Vorzeichen von sin ΔΘ nach dem Schritt 122 erhalten und
- im Schritt 135 der Parameter log cosΔΘ , beispielsweise mit 12 Bit und das Vorzeichen von cos ΔΘ nach dem Schritt 123 erhalten.
Gemäß einer vorteilhaften Ausführungsform sind die Logarithmen mit 12 Bit dargestellt, von denen 8 Bit für die Mantisse und 4 Bit für den ganzzahligen Anteil und das Vorzeichen verwendet sind.
Die Parameter und N sind programmierbar. Übliche Werte sind: = 64 und N = 4.096.
In Figur 4 ist das Blockschaltbild der Korrekturvorrichtung 200 gezeigt. Diese Vorrichtung berechnet die korrigierten Stichproben Zp und Zq als Funktion der Stichproben Qp und Qq und der geschätzten Korrekturparameter a, b, Log α , Log β , Log sin ΔΘ und Log cos ΔΘ auf der Grundlage der genannten Beziehungen (7) und (8).
Um den Aufbau der Vorrichtung 200 zu vereinfachen, werden die Produkte mit Hilfe der Logarithmen berechnet, wodurch man die Multiplikation vermeidet und diese durch Additionen ersetzt. Mögliche Vorzeichen werden durch ein getrenntes, im einzelnen verarbeitetes Bit dargestellt.
Die Umwandlung einer Zahl in ihren Logarithmus und die inverse Operation werden durch Lesen von PROM-Speichern erreicht.
Die Additionen werden von speziellen arithmetischen und logischen Einheiten durchgeführt.
Wie in Figur 4 gezeigt, werden zum Synchronisieren der Signale und Vermeiden von Unsicherheiten die Parameter a, b, Log α , Log β , Log sin ΔΘ und Log cos ΔΘ an Gruppen von Kippschaltungen 202, 203, 204, 205, 206 bzw. 207 angelegt.
Wie in Figur 5 im einzelnen genauer gezeigt, umfaßt für die Parameter a, b und Log α je Gruppe von Kippschaltungen einen Eingangs-Kippgliedersatz und zwei Kippgliedersätze zum Korrekturlesen.
Aus Figur 5 ist ferner ein Eingangs-Kippgliedersatz 202a für den Parameter a, ein Eingangs-Kippgliedersatz 203a für den Parameter b und Eingangs-Kippgliedersätze 204a und 204c für den Parameter Log α ersichtlich ; die Eingänge dieser Eingangs-Kippgliedersätze sind mit einem Datenbus 201 verbunden.
Das Laden des Eingangs-Kippgliedersatzes 202a wird beim Auftreten eines Freigabesignals a bewirkt.
Auf ähnliche Weise wird das Laden des Eingangs-Kippgliedersatzes 203a beim Auftreten eines Freigabesignals b bewirkt.
Das Laden der Eingangs-Kippgliedersätze 204a und 204c schließlich wird beim Auftreten eine Freigabesignales α bewirkt.
Die Kippgliedersätze 202e, 203e, 204e, 204f sind jeweils mit den Ausgängen der Kippgliedersätze 202a, 203a, 204a und 204c verbunden.
Die Kippglieder zum Korrekturlesen 202e, 203e, 204e und 204f werden beim Auftreten eines allgemeinen Ladesignals mit dem in den Kippgliedersätzen 202a, 203a, 204a und 204c enthaltenen Wert geladen.
Die Kippgliedersätze zum Korrekturlesen 202b, 203b, 204b und 204d sind jeweils mit den Ausgängen der Kippgliedersätze 202e, 203e, 204e und 204f verbunden.
Die Kippglieder zum Korrekturlesen 202b, 203b, 204b und 204d werden beim Auftreten eines Freigabesignals für die Stichproben Yp und Yq mit dem in den Kippgliedersätzen 202a, 203a, 204a und 204c enthaltenen Wert geladen.
Parameter a ist am Ausgang des Kippgliedersatzes zum Korrekturlesen 202b verfügbar. Der Parameter b ist am Ausgang des Kippgliedersatzes zum Korrekturlesen 203b verfügbar. Der Parameter Log α ist am Ausgang der Kippgliedersätze zum Korrekturlesen 204b und 204d verfügbar.
Das Lesen der Parameter Log β , Log sinΔΘ und Log cosΔΘ und der Vorzeichen von sin ΔΘ und cos ΔΘ wird auf ähnliche Weise in den Kippgliedersätzen 205, 206 und 207 durchgeführt.
Eine Addiereranordnung 210 empfängt an ihren Eingängen die Stichproben Yp und den vom Kippglied 202 ausgegebenen Parameter a. Sie erzeugt an ihrem Ausgang die Differenz Yp-a sowie ein dem Vorzeichen dieser Differenz entsprechendes Signal.
Auf ähnliche Weise empfängt eine Addiereranordnung 202 an ihrem Eingang die Stichproben Yq und den vom Kippglied 203 ausgegebenen Parameter b. Sie erzeugt an ihrem Ausgang die Differenz Yq-b sowie ein das Vorzeichen zur Differenz darstellendes Signal.
Das die Differenz Yp-a darstellende, von der Addiereranordnung 210 ausgegebene Signal wird am Eingang einer PROM-Speichereinrichtung 211 angelegt. Diese erzeugt an ihrem Ausgang ein dem Logarithmus Log Ya-a entsprechendes Signal. Das Signal Log Yp-a wird von einem Kippgliedersatz zur Synchronisation 212 angelegt. Dieser empfängt ferner das von der Addiereranordnung 211 ausgegebene Vorzeichensignal.
Auf ähnliche Weise wird die von der Addiereranordnung 220 ausgegebene Differenzsignal Yq-b an den Eingang einer PROM- Speichereinrichtung 221 angelegt. Diese erzeugt an ihrem Ausgang den Logarithmus Log Yq-b . Der Logarithmus Log Yq-b wird an den Eingang eines Kippgliedersatzes zur Synchronisation 222 angelegt. Dieser empfängt auch das von der Addiereranordnung 220 ausgegebene Vorzeichensignal.
Eine Addiereranordnung 230 empfängt an ihren Eingängen einerseits das von den Kippgliedern 212 ausgegebene Signal Log Yp-a andererseits das von den Kippgliedern 204 ausgegebene Signal Log α . Diese erzeugt an ihrem Ausgang das Signal Log Yp-a + Log α .
Ähnlich empfängt eine Addiereranordnung 231 an ihren Eingängen einerseits das von den Kippgliedern 222 ausgegebene Signal Log Yq-b und andererseits das von den Kippgliedern 205 ausgegeben Signal Log β . Sie erzeugt an ihrem Ausgang das Signal Log Yq-b + Log β .
In Figur 6 ist beispielsweise eine Ausführungsform der Addiereranordnung 210, der PROM-Speichereinrichtung 211, der Kippglieder 212 von der Addiereranordnung 230 im einzelnen gezeigt.
Derselbe Aufbau wird zum Berechnen des Produkt Log Yq-β + Log β in Form des Vorzeichens und des Logarithmus in der Addiereranordnung 220, der PROM-Speichereinrichtung 221, den Kippgliedern 222 und der Addiereranordnung 231 verwendet.
Gemäß der Darstellung von Figur 6 wird die Addiereranordnung 210 von zwei kaskadenartig angeordneten Addiererchips mit vier Bit 210a, 210b gebildet, beispielsweise vom 74F181-Typ. Der Chip 210a empfängt an seinen Eingängen A0 bis A3 die vier niederwertigen Bit der Stichproben Yp. Der Chip 210a empfängt an seinen Eingängen B0, B1, B2 und B3 die vier niederwertigen Bits von den Kippgliedern 202a ausgegebenen Parameter a. Der Chip 210b empfängt an seinen Eingängen A0 bis A3 die vier hochwertigen Bits des Parameters a und an seinen Ausgängen B0 bis B3 die vier hochwertigen Bit der Stichproben Yp.
Die PROM-Speichereinrichtung 211 wird von zwei PROM-Speicherchips mit acht Bit 211a und 211b gebildet, beispielsweise vom 82S135-Typ (PROM 256 x 3).
Der Chip 211a empfängt an seinen Eingängen A0 bis A3 die vier vom Addiererchip 210a ausgegebenen Bits und an seinen Eingängen A4 bis A7 die vier vom Addiererchip 210b ausgegebenen Bits.
Ähnlich empfängt der Chip 211b an seinen Eingängen A0 bis A4 die vier vom Addiererchip 210a ausgegebenen Bits und an seinen Eingängen A4 bis A7 die vom Addiererchip 210b ausgegebenen Bits.
Der Kippgliedersatz 212 wird von zwei Chips 212a und 212b mit acht Kippgliedern gebildet, beispielsweise vom 74F374 Typ. Die Eingänge der Chips 212a und 212b sind mit den Ausgängen der PROM-Chips 211a bzw. 211b verbunden.
Die Addiereranordnung 230 wird von drei Addiererchips mit vier Bit 230a, 230b, 230c gebildet, beispielsweise vom 74F181 Typ.
Der Chip 230a empfängt an seinen Eingängen A0 bis A3 die vier vom Kippgliedersatz zum Korrekturlesen 204d ausgegebenen niederwertigen Bits der Mantisse von Log(α) und an seinen Eingängen B0 bis B3 die vier von den Kippgliedern 212a ausgegebenen Bits der Mantisse.
Der Chip 230b empfängt an seinen Eingängen A0 bis A3 die vier vom Kippgliedersatz zum Korrekturlesen 204d ausgegebene hochwertigen Bits der Mantisse des Log(α) und an seinen Eingängen B0 bis B3 die vier vom Kippgliedersatz 212b ausgegebenen hochwertigen Bits der Mantisse.
Der Chip 230c empfängt an seinen Eingängen A0 bis A3 die vier vom Kippgliedersatz zum Korrekturlesen 204d ausgegebenen Bits des ganzzahligen Anteils und des Vorzeichens von Log(α) und an seinen Eingängen B0 bis B3 die vom Kippgliedersatz 212b ausgegebenen vier Bits des ganzzahligen Anteils und des Vorzeichens.
Das Vorzeichen von Yp-a, das gleich dem Vorzeichen des Produktes α x (Yp-a) ist, wird getrennt ausgegeben. Es wird vom Ausgang des Addiererchips 210b abgenommen und geht vorzugsweise über eine Stufe des Kippgliedersatzes zum Korrekturlesen 204b.
Eine Addiereranordnung 240 empfängt an ihren Eingängen einerseits das von der Addiereranordnung 231 ausgegebene Signal Log Yq-b + Log β andererseits das von der Gruppe von Kippgliedern 206 ausgegebene Signal Log sin ΔΘ . Sie erzeugt am Ausgang das Signal Log Yq-b + Log β + Log sinΔΘ . Dieses Signal sowie das von einem Exklusiv-ODER-Gatter 243 ausgegebene Vorzeichensignal werden an eine Gruppe von Kippgliedern 241 angelegt, deren Ausgang auf ein PROM-Speichereinrichtung 242 geht, die die inverse Funktion zur Logarithmusbildung bewirkt. Folglich ist das Signal β (Yq-b)sin(Δ Θ) am Ausgang der PROM-Speichereinrichtung 242 verfügbar.
In Figur 7 ist schematisch ein Ausführungsbeispiel der Addiereranordnung 240, der Kippgliedergruppe 241 und der PROM- Speichereinrichtung 242 gezeigt.
Gemäß der Darstellung von Figur 7 wird die Addiereranordnung 240 von drei Addiererbits mit vier Bit 240a, 240b und 240c gebildet. Der Chip 240a empfängt an seinen Eingängen A0 bis A3 die vier von der Addiereranordnung 231 ausgegebenen, niederwertigen Bits der Mantisse des Signales Log Yq-b + Log β und an seinen Eingängen B0 bis B3 die vier von der Kippgliedergruppe 206 ausgegebene niederwertigen Bits der Mantisse des Signales Log sin ΔΘ .
Der Addiererkasten 240b empfängt an seinen Eingängen A0 bis A3 die vier hochwertigen Bits der Mantisse des von der Addiereranordnung 231 ausgegebenen Signals und an seinen Eingängen B0 bis B3 die vier niederwertigen Bits der Mantisse des von den Kippgliedern 206 ausgegebenen Signals.
Der Addiererkasten 240c empfängt an seinen Eingängen A0 bis A3 die vier Bits des ganzzahligen Anteils und des Vorzeichens des von der Addiereranordnung 231 ausgegebenen Signal und an seinen Eingängen B0 bis B3 die vier Bits des ganzzahligen Anteils und des Vorzeichens des von den Kippgliedern 206 ausgegebenen Signals.
Die Addiererkästen 204a, 204b und 204c können beispielsweise durch einen 74F181-Typ gebildet sein.
Die Kippgliedergruppe 241 wird von zwei Kästen mit acht Kippgliedern 241a und 241b gebildet, beispielsweise vom 74F374-Typ.
Der Kasten 241a empfängt an seinen Eingängen D0 bis D3 die vier vom Addiererkasten 240a ausgegebenen Bits und an seinen Eingängen D0 bis D7 die vier vom Addiererkasten 240b ausgegebenen Bits. Der Kasten 241b empfängt an seinen Eingängen D2 bis D5 die vier vom Addiererkasten 240c ausgegebenen Bits, an seinem Eingang D6 das vom Addiererkasten 240c ausgegebene, zurückgehaltene Signal und an seinem Eingang D7 das von einem Exklusiv-ODER-Gatter 243 ausgegebene Signal, beispielsweise von einem 74F86 Typ. Dieses Exklusiv-ODER- Gatter empfängt an seinen Eingängen einerseits das Vorzeichensignal von Yq-b und andererseits das Vorzeichensignal von sin ΔΘ.
Die PROM-Speichereinrichtung 242 der Darstellung von Figur 6 ist von einem Kasten mit vierzehn Adresseingängen und acht Ausgängen gebildet, beispielsweise vom 82HS1281-Typ. Die acht niederwärtigen Eingänge des PROM-Speichers 242 sind mit den Ausgängen des Kastens 241a verbunden. Die sechs hochwertigen Eingänge des Speicherkastens 242 sind mit den niederwertigen Eingängen des Rückgliedes 241b verbunden.
Das Produkt β (Yq-b)cos ΔΘ wird mit Hilfe einer Addiereranordnung 250, einer Kippgliedergruppe 251, einer PROM-Speichereinrichtung 251 und einem Exklusiv-ODER-Gatter 253 erhalten, die in allen Gesichtspunkten der Addiereranordnung 240, den Kippgliedern 241, der PROM-Speichereinrichtung 242 und dem Exklusiv-ODER-Gatter 243 gleich sind.
Die Addiereranordnung 250 empfängt an ihren Eingängen einerseits das von der Addiereranordnung 231 ausgegebene Signal, andererseits das von den Kippgliedern 207 ausgegebene Signal. Die Ausgänge der Addiereranordnung 250 sind mit den Eingängen des Kippgliedes 251 verbunden. Die Ausgänge des letzteren sind mit den Eingängen der PROM-Speichereinrichtung 252 verbunden.
Das Exklusiv-ODER-Gatter 253 empfängt an seinen Eingängen einerseits das Vorzeichensignal von Yq-b, andererseits das von den Kippgliedern 207 ausgegebene Vorzeichensignal von cosΔ Θ. Die korrigierten Stichproben Zq sind am Ausgang des PROM-Speichers 252 verfügbar.
Die Eingänge einer Kippgliedergruppe 260 empfangen die Ausgangssignale der Addiereranordnung 230 und das von den Kippgliedern 212 ausgegebene Signal des Vorzeichens von Yp-a. Die Ausgänge der Kippglieder 260 sind mit den Adresseingängen eines PROM-Speichers 261 verbunden. Dessen Funktion ist die inverse Umwandlung zur Logarithmusbildung mit dem Signal Log Yp-a + Log α durchzuführen. Dadurch ist am Ausgang des PROM 261 das Signal α (Yp-a) verfügbar.
Die Schlußberechnung von Zp wird in einer Addiereranordnung 262 durchgeführt, die an ihren Eingängen einerseits das Ausgangssignal des PROM-Speichers 261, andererseits das Ausgangssignals des PROM-Speichers 242 empfängt.
In Figur 8 ist ein Beispiel der Umsetzung des PROM-Speichers 261 und des Addierers 262 dargestellt.
In der Darstellung von Figur 7 wird der PROM-Speicher 261 von einen Kasten mit vierzehn Adresseingängen und acht Ausgangsbit gebildet, beispielsweise vom 82HS1281 Typ. Vorzugsweise sind die Ausgänge des PROM-Speichers 261 mit einem Zwischen-Kippgliedersatzes 263 verbunden.
Die Addiereranordnung 262 der Darstellung von Figur 7 weist zwei Addiererkästen mit vier Bit 262a und 262b auf, beispielsweise vom 74F181-Typ.
Der Kasten 262a empfängt an seinen Eingängen A0 bis A3 die vier vom Kasten 263 ausgegebenen niederwertigen Bits und an seinen Eingängen B0 bis B3 die vier niederwertigen Bits des vom PROM-Speicher 242 ausgegebenen Signals.
Der Addiererkasten 262b empfängt an seinen Eingängen A0 bis A3 die vier hochwertigen Bits des vom PROM-Speicher ausgegebenen Signals und an seinen Eingängen B0 bis B3 die vier vom Kippgliedersatz 263 ausgegebenen, hochwertigen Bits.
Die Erfindung bietet die folgenden Vorteile:
Sie ermöglicht, die Fehler oder Abweichungen der analogen Seite eines Demodulators dynamisch abzuschätzen und zu korrigieren.
Sie ermöglicht ferner, den Pegel des verarbeiteten Signals zu regeln. Die numerische Realisierung erleichtert den Einbau Demodulatoren mit digitaler Signalverarbeitung.
Die erfindungsgemäße Vorrichtung kann bei einer digital arbeitenden Verbindung eingesetzt werden, ohne diese verändern müssen.

Claims

1. Demodulator für digitale Übertragung unter Ausnutzung der Verfahren zur Signalumsetzung in einem Grundband, mit einer Vorrichtung (12) zum Trennen eines in Form von zwei identischen Hilfssignalen empfangenen HF-Signals. einem ersten Mischer (20) zum Umsetzen eines ersten Hilfssignal in eine Inphase-Basiskomponente durch Multiplikation mit dem Ausgangssignal eines lokalen Oszillators (14), einem zweiten Mischer (30) zum Umsetzen des zweiten Hilfssignals in eine um 90º phasenverschobene Komponente (Quadratur- Komponente) durch Multiplikation des zweiten Hilfssignals mit dem um 90º phasenverschobenen Ausgangssignal des lokalen Oszillators (14), einer Filter- und Verstärkervorrichtung (22, 24; 32,34) und mit jeweils mit den Ausgängen der Mischer (20,30) verbundenen Analog/Digital-Wandlern (26, 36), gekennzeichnet durch

- eine Abschätzvorrichtung (100) zum Abschätzen der Fehler in am Ausgang der Analog/Digital-Wandler (26, 36) abgegriffenen Gruppen von Stichproben (Yp,k, Yq,k) in Form von fünf Parametern: die im Inphasepfad zuzuführende Korrekturverstärkung (a), die im Quadraturpfad zuzuführende Korrekturverstärkung (β), die Spannungsverschiebung im Inphasepfad (a), die Spannungsverschiebung im Quadraturpfad (b) und den Phasenfehler (ΔΘ) bezüglich der Quadratur, und

- eine Vorrichtung (200) zum laufenden Korrigieren der Stichproben (Yp, Yq) auf der Basis der aufgrund einer vorhergehenden Stlchprobengruppe abgeschätzten Parameter.

2. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß die korrigierten Stichproben (Zp,n) und (Zq,n) gemäß der folgenden Ausdrücke bestimmt werden:

wobei

- α : die im Inphasepfad zuzuführende Korrekturverstärkung,

- β: die im Quadraturpfad zuzuführende Korrekturverstärkung,

- a : die Spannungsverschiebung im Inphasepfad,

- b : die Spannungsverschiebung im Quadraturpfad,

- Δ Θ : der Phasenfehler bezüglich der Quadaratur

- Yp,n : laufende Stichproben im Inphasepfad vor der Korrektur,

- Yq,n : laufende Stichproben in Quadraturpfad vor der Korrektur

sind.

3. Demodulator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der der Spannungsverschiebung im Inphasepfad entsprechende Parameter (a) mit der folgenden Beziehung aus den im Inphasepfad entnommenen Stichproben erhalten wird:

4. Demodulator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der der Spannungsverschiebung im Quadraturpfad entsprechnede Parameter (b) mit der folgenden Beziehung aus den im Quadraturpfad entnommenen Stichproben (Yq,k) erhalten wird:

5. Denodulater nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Parameter (α), der der im Inphasepfad zuzuführenden Korrekturverstärkung entspricht, mit Hilfe der folgenden Beziehung erhalten wird:

6. Demodulator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Parameter (β), der der Im Quadaraturpfad zuzuführenden Korrekturverstärkung entspricht, aufgrund der folgenden Beziehung bestimmt wird:

7. Demodulator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Verhältnis (α/β) der im Inphasepfad zuzuführenden Korrekturverstärkung zur im Quadaraturpfad zuzuführenden Korrekturverstärkung über die Quadarate der Differenzen (Yp,k-a) und (Yq,k-b) erhalten wird, wobei gilt:

8. Demodulator nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Parameter ( Θ), welcher dem Phasenfehler bezüglich der Quadratur entspricht. aufgrund der folgenden Beziehung abgeschätzt wird:

9. Demodulator nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Abschätzvorrichtung (100) einen Mikroprozessor aufweist.

10. Demodulator nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Korrekturvorrichtung (200) als verdrahtete Logik ausgebildet ist.

11. Demodulator nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Abschätzvorrichtung (100) bestimmte abgeschätzte Parameter (α.β, Θ) logarithmisch ausgibt und daß die Korrekturvorrichtung (200) Addierer (230, 231, 240, 250) aufweist.

12. Demodulator nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Korrekturvorrichtung (200) Speicher (211, 221), die eine Transformation der Zahlen im Logarithmus durchführen, und Speicher, die die inverse Operation durchführen aufweist.

13. Demodulator nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die Korrekturvorrichtung (200) Kippschaltungen zum erneuten Lesen (202b, 203b, 204b, 204d, 205, 206, 207) aufweist. die das Synchronisieren der Signale ermöglichen.

14. Demodulator nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Korrekturvorrichtung (200) folgende digitale Komponenten aufweist:

- einen ersten Satz Kippglieder (202), der den der Spannungsverschiebung im Inphasepfad entsprechenden Parameter (a) empfängt,

- einen zweiten Satz Kippglieder (203), der den der Spannungsverschiebung im Quadraturpfad entsprechenden Parameter (b) empfängt,

- einen dritten Satz Kippglieder (204), der den Logarithmus des Parameters (α) empfängt, welcher der im Inphasepfad zuzuführenden Korrekturspannung entspricht,

- einen vierten Satz Kippglieder (205). der den Logarithmus des Parameters (β) empfängt, der der im Quadraturpfad zuzuführenden Korrekturspannung entspricht,

- einen fünften Satz Kippglieder (206), der den Logarithmus des Sinus des Parameters ( Θ) empfängt, welcher dem Phasenfehler bezüglich der Quadratur entspricht,

- einen sechsten Satz Kippglieder (207), der den Logarithmus des Kosinus des Parameters ( Θ) empfängt, welcher dem Phasenfehler entspricht,

- einen ersten Addierer (210), der an seinem Eingang die laufenden Stichproben Yp im Inphasepfad und das Ausgangssignal des ersten Kippgliedersatzes (202) empfängt,

- einen ersten Speicher (211), der das Ausgangssignal des ersten Addierers (210) in den Logarithmus umsetzt.

- einen siebten Satz Kippglieder (212), der mit dem Ausgang des ersten Speichers (211) verbunden ist,

- einen zweiten Addierer (230), der an seinem Eingang die Ausgangssignale des dritten und des siebten Kippgliedersatzes (204, 212) empfängt.

- einen dritten Addierer (220), der an seinem Eingang die laufenden Stichproben Yq aus dem Quadraturpfad und das Ausgangssignal des zweiten Kippgliedersatzes (203) empfängt,

- einen zweiten Speicher (221), der das Ausgangssignal des dritten Addierers (220) in den Logarithmus umsetzt,

- einen achten Satz Kippglieder (222), der mit dem Ausgang des zweiten speichers (221) verbunden ist,

- einen vierten Addierer (231), der an seinem Ausgang die Ausgangssignale des vierten und des achten Kippgliedersatz (205, 222) empfängt,

- einen fünften Addierer (240), der an seinem Eingang die Ausgangangssignale des fünften Kippgliedersatzes (206) und des vierten Addierers (231) empfängt,

- einen sechsten Addierer (250), der an seinem Eingang die Ausgangssignale des sechsten Kippgliedersatzes (207) und des vierten Addierers (231) empfängt,

- einen neunten Satz Kippglieder (260), der mit dem Ausgang des zweiten Addierers (230) verbunden ist,

- einen dritten Speicher (261), der die zur Umsetzung in den Logarithmus inverse Umsetzung mit den Ausgangssignalen des neunten Kippgliedersatzes (260) ausführt,

- einen zehnten Satz Kippglieder (241), der mit dem Ausgang des fünften Addierers (240) verbunden ist,

- einen vierten Speicher (242), der die zur Umsetzung in den Logarithmus inverse Umsetzung mit den Ausgangssignalen des zehnten Kippgliedersatzes (241) ausführt,

- einen siebten Addierer (262), der an seinem Eingang die Ausgangssignale des dritten und des vierten Speichers (261, 242) empfängt und am Ausgang die korrigierten Stichproben Zp ausgibt,

- einen elften Satz Kippglieder (251), der mit dem Ausgang des sechsten Addierers (250) verbunden ist, und

- einen fünften Speicher (252), der die zur Umsetzung in den Logarithmus inverse Umsetzung der Ausgangssignale des elften Kippgliedersatzes (251) ausführt und an seinem Ausgang die korrigierten Stichproben Zq ausgibt.