DE60315160T2 - Pixelschaltung für eine bildanzeige mit aktiver matrix und aktualisierungsverfahren dafür - Google Patents

Pixelschaltung für eine bildanzeige mit aktiver matrix und aktualisierungsverfahren dafür Download PDF

Info

Publication number
DE60315160T2
DE60315160T2 DE60315160T DE60315160T DE60315160T2 DE 60315160 T2 DE60315160 T2 DE 60315160T2 DE 60315160 T DE60315160 T DE 60315160T DE 60315160 T DE60315160 T DE 60315160T DE 60315160 T2 DE60315160 T2 DE 60315160T2
Authority
DE
Germany
Prior art keywords
pixel
voltage
data
electrode
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60315160T
Other languages
English (en)
Other versions
DE60315160D1 (de
Inventor
Herbert De Smet
Jean Van Den Steen
Geert Van Doorselaer
Andre Van Calster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemidis NV
Original Assignee
Gemidis NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemidis NV filed Critical Gemidis NV
Publication of DE60315160D1 publication Critical patent/DE60315160D1/de
Application granted granted Critical
Publication of DE60315160T2 publication Critical patent/DE60315160T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Description

  • Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen Displays mit aktiver Matrix und insbesondere Displays mit aktiver Matrix mit kleinen Pixeln, wie beispielsweise LCOS-Displays, sowie Verfahren zum Antrieb solcher Displays und zum Anzeigen einer Information.
  • Hintergrund der Erfindung
  • Eine herkömmliche aktive Matrix (AM) ist in 1 dargestellt. Sie umfasst eine Matrix von sich kreuzenden Zeilen und Spalten von Flüssigkristallpixeln (LC-Pixeln) P1, P2, ..., Pn. An jedem Kreuzungspunkt dieser Zeilen und Spalten sind Schalttransistoren T1, T2, ... Tn vorgesehen. Jedes Pixel P1, P2, ..., Pn umfasst auch zwei Kondensatoren: einen Speicherkondensator C11, C21, ..., Cn1, der die Spannung an dem LC zwischen zwei Auffrischungsmomenten konstant hält, und einen intrinsischen (parasitischen) Pixelkondensator C12, C22, ..., Cn2, der selbst durch den Flüssigkristallstapel (Pixelelektrode – LC-Gegenelektrode) gebildet ist. Wenn die Schalttransistoren Ti einer Zeile geschlossen werden (leitfähig gemacht werden), werden die jeweiligen Spaltenspannungen an den jeweiligen Speicherkondensatoren Ci1 der Pixel Pi dieser Zeile gespeichert.
  • Flüssigkristalle auf Silizium (Liquid Crystal an Silicon) (LCOS) ist eine besondere Art von reflektiven Flüssigkristalldisplays (LCD) mit aktiver Matrix (AM), wobei die AM in einem Standardsiliziumverfahren implementiert ist.
  • Ein Querschnitt eines LCOS 1 ist in 2 dargestellt. Es umfasst ein Halbleitersubstrat 2, beispielsweise ein Siliziumsubstrat, mit integrierten CMOS-Transistoren und umfasst unterschiedliche Schichten, beispielsweise eine erste Metallschicht 3, eine zweite Metallschicht 4 und eine dritte Metallschicht 5 (im Allgemeinen sind mindestens vier Metallschichten vorgesehen). An der Oberseite des CMOS-Chip ist eine LC-Schicht 6 zwischen zwei Ausrichtungsschichten 7, 8 vorgesehen. Darauf ist ein Glassubstrat 9 mit einer Indium–Zinn-Oxid (ITO)-Gegenelektrode 10 vorgesehen, wobei ITO ein leitfähiges und transparentes Material ist.
  • Das LC arbeitet mit einer Wechselspannung nicht korrekt, d.h. die Pixelspannung muss sich im Laufe der Zeit ändern, wobei der Mittelwert der (zeitlichen) Pixelspannung Null ist. Die elektro-optische Reaktion eines LC-Pixels ist in 3 in einem Diagramm als Funktion der RMS (quadratischer Mittelwert)-Spannung angegeben. Es ist ersichtlich, dass eine bestimmte Schwellenspannung Vth angelegt werden muss, bevor das LC Licht (in Abhängigkeit von der Art des LC) zu übertragen oder zu reflektieren beginnt.
  • Aus der elektro-optischen Reaktion des LC kann ersehen werden, dass nur ein beschränkter Teil der Kurve für die praktische Implementierung geeignet ist. Dieser Teil wird "Modulationsbereich" genannt und befindet sich zwischen einer Schwellenspannung Vth und einer Inversionsspannung Vinv. Bei vertikal ausgerichteten nematischen (VAN)-LC-Arten liegt die Schwellenspannung Vth typischerweise bei etwa 2V, und liegt die Modulationsspannung Vm typischerweise bei etwa 1V. Bei einer konstanten Gegenelektrodenspannung muss die Pixelelektrode eine Spannungsspanne von 2·(2V + 1V) = 6V durchlaufen. Diese Spannungswerte können für andere LC-Arten ziemlich unterschiedlich sein.
  • Da jedoch LCOS grundsätzlich eine durch die LC-Technologie ergänzte CMOS-Technologie ist, gelten die Vorteile von CMOS auch für LCOS. Insbesondere nehmen die Kosten für größere Wafer und kleinere Abmessungen von Einrichtungen auf den Wafern ab. Gegenwärtig werden bei CMOS 0,35 μm Verfahren auf 8 Zoll Wafern verwendet. Die maximale Steuerspannung für Transistoreinrichtungen, die in diesem CMOS-Verfahren hergestellt werden, liegt bei 3,3 bis 3,5V. Dies scheint mit den für die Steuerung des LC benötigten Spannungen nicht kompatibel zu sein.
  • Dieses Problem kann durch Schalten der Gegenelektrodenspannung, auch Spannungsmodulation der gemeinsamen Elektrode genannt, gelöst werden, wie dies in US-5920298 beschrieben ist.
  • In einem Artikel von S.C. Tan und X.W. Sun, "P-1: Generic design of Silicon Backplane for LCOS Microdisplays", SID 02 Digest, Seiten 200–203, ist die Verwendung der Span nungsmodulation der gemeinsamen Elektrode in einem LCOS-Display beschrieben. Die Spannung an der gemeinsamen Elektrode wird zwischen 0 V und der Spannung VDD zwischen den zwei Versorgungsschienen in dem positiven bzw. dem negativen Frame geschaltet. Das positive Potenzial an der LC-Zelle wird erreicht, wenn die angelegte Spannung der 0 V-gemeinsamen Kathode zugewiesen wird, während das negative Potenzial erreicht wird, wenn die Spannung an der gemeinsamen Elektrode auf VDD geschaltet wird und die angelegte Spannung niedriger als VDD ist. Dieses Verfahren gestattet die Zuführung der gleichen Spannung als zu verwendende LC-Arbeitsspannung und ist somit eine Realisierung mit niedriger Leistung.
  • Eine Pixel-Aufrischschaltung auf der Grundlage des Schaltens der Gegenelektrode wird ebenfalls von Tan et al. im selben Dokument beschrieben. Pixeldaten von einer Datenleitung werden über einen Schalt- oder Zugriffstransistor in Richtung zu einem Zwischenspeicherkondensator übertragen, der die Bilddaten hält. Ein In-Pixel-Puffer dient zum Replizieren der in dem Zwischenspeicherkondensator gespeicherten Spannung an einem Endspeicherkondensator, von dem die Pixeldaten an die Pixelelektrode abgegeben werden. Der in dem Dokument angegebene In-Pixel-Puffer ist entweder ein PMOS-Quellennachfolger oder ein NMOS-Quellennachfolger. In beiden Fällen gibt es mindestens einen Schwellenspannungsverlust an den In-Pixel-Schaltungstransistoren. Dieser Verlust setzt die maximale Restspannung herab. Des Weiteren erfordert ein Quellennachfolger eine Stromquelle. Der durch diese Stromquelle erzeugte Strom muss über dem gesamten Chip für jedes Pixel genau gleich sein. Ein weiteres Problem ist der Gesamtstromverbrauch, da die Anzahl der Pixel typischerweise größer als 1 Million ist. Dies kann durch gepulste Stromquellen gelöst werden, die ihrerseits mehr Transistoren für jedes Pixel und somit mehr Raum auf dem Chip erforderlich machen.
  • WO 01/95619 offenbart ein Verfahren und ein System für die Zurverfügungstellung einer verbesserten Leistung eines Siliziumsubstrats in einem LCOS-Mikrodisplay. Sie offenbart insbesondere die Schichten einer Pixelanordnung zur Verwendung in einem Mikrodisplay eines Videoprojektionssystems. Antriebsverfahren zum Antrieb der Pixel sind offenbart.
  • Zusammenfassung der Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung, die von der Adressierungsschaltung unter einem Pixel benötigte Fläche zu verkleinern. Die benötigte Flä che ist kleiner als 15 μm × 15 μm, vorzugsweise kleiner als 12 μm × 12 μm, noch stärker bevorzugt misst sie etwa 7 μm × 7 μm.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Displayeinrichtung und ein Verfahren zur Übertragung von Bildpixeldaten von einer analogen Speichereinrichtung an ein Pixelelement der Displayeinrichtung bei verringertem Energieverlust zur Verfügung zu stellen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Displayeinrichtung und ein Verfahren zur Übertragung von Bildpixeldaten von einer analogen Speichereinrichtungen an ein Pixelelement der Displayeinrichtung unter Verwendung von weniger Bauteilen zur Verfügung zu stellen.
  • Die oben angegebenen Aufgaben werden mittels eines Verfahrens und einer Einrichtung gemäß der vorliegenden Erfindung gelöst.
  • Die vorliegende Erfindung stellt eine Anordnung von Pixeln zur Verfügung, wobei jedes Pixel aufweist: ein Pixelelement mit einem Flüssigkristallmaterial, eine Pixel-Auffrischschaltung, ein erstes Speicherelement und ein erstes Schaltelement. Jedes Pixelelement weist eine erste Pixelelektrode zur Einzelsteuerung des Pixelelements und eine zweite Pixelelektrode auf, wobei die zweite Pixelelektrode im Wesentlichen alle Pixelelemente in der Anordnung verbindet und an einer gemeinsamen Gegenelektrode angeschlossen ist. Die erste und zweite Pixelelektrode bilden einen ersten Kondensator. Das Pixelelement weist eine Schwellenspannung, die eine Spannung ist, bei der das Pixelelement Licht abzugeben beginnt, und eine Modulationsspannung auf, die ein praktisch brauchbarer Spannungsbereich ist, innerhalb dessen das Pixelelement Licht abgibt. Die Pixel-Auffrischschaltung dient zum Übertragen der elektrischen Ladung in Bezug auf einen Pixeldatenwert von einem Dateneingang des Pixels zur ersten Pixelelektrode über einen Ladungsübertragungsweg. Das erste Speicherelement ist an den Pixeldateneingang gekoppelt zum Speichern der elektrischen Ladung in Bezug auf den Pixeldatenwert. Das erste Schaltelement befindet sich zwischen dem ersten Speicherelement und der ersten Pixelelektrode und dient zum Steu ern der Ladungsübertragung vom ersten Speicherelement durch den Ladungsübertragungsweg zur ersten Pixelelektrode. Erfindungsgemäß arbeiten das erste Schaltelement und das erste Speicherelement zusammen, um Ladung in Bezug auf den Pixeldatenwert passiv entlang des Ladungsübertragungswegs zum ersten Kondensator zu übertragen. Die Anordnung weist zudem eine Einrichtung zum Anlegen einer sich dynamisch ändernden Spannung an die gemeinsame Gegenelektrode auf. Die sich dynamisch ändernde Spannung ändert sich zwischen minus der Schwellenspannung der Pixelelemente und der Summe der Schwellenspannung und Modulationsspannung der Pixelelemente derart, dass der Pixeldatenwert ein Signal ist, welches zwischen null Volt und einem Datenspannungswert beinhaltet ist, und der Datenspannungswert nicht kleiner als die Modulationsspannung und kleiner als die Summe der Modulationsspannung und Schwellenspannung eines der Pixelelemente ist. Auf diese Weise absorbiert die sich dynamisch ändernde Spannung an der Gegenelektrode die Schwellenspannung des Pixelelements.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist das erste Speicherelement eine erste und eine zweite Elektrode auf, wobei die erste Elektrode an den Pixeldateneingang gekoppelt ist und die zweite Elektrode geerdet ist.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung weist jedes Pixel zudem eine Umwandlungseinrichtung zum Umwandeln einer gespeicherten Menge an elektrischer Ladung in Bezug auf den Pixeldatenwert in einen Impuls mit einer Impulsdauer zum Steuern des Pixelelements auf, wobei die Impulsdauer der gespeicherten Menge an elektrischer Ladung entspricht.
  • Die Umwandlungseinrichtung kann eine Komparatorvorrichtung aufweisen.
  • Die Komparatorvorrichtung kann einen Schaltkreis und eine Wellenformungsschaltung aufweisen.
  • Der Schaltkreis kann einen ohmschen Lastwechselrichter aufweisen.
  • Der ohmsche Lastwechselrichter kann einen ersten und einen zweiten Versorgungsanschluss zum Anschließen an einer niedrigeren Versorgungsspannung bzw. höheren Versorgungsspannung aufweisen, wobei einer des ersten oder zweiten Versorgungsanschlusses an einer Quelle einer schrägen Spannung angeschlossen ist.
  • Die Wellenformungsschaltung kann mindestens einen komplementären Wechselrichter aufweisen.
  • Gemäß einer alternativen Ausführungsform kann der Komparator eine parallel schaltende Widerstandsvorrichtung und einen Wechselrichter aufweisen. Die parallel schaltende Widerstandsvorrichtung kann beispielsweise ein Widerstand oder ein Transistor mit einem gepulsten Gatesignal mit einer niedrigen Einschalterdauer sein, oder sie kann eine Stromspiegelschaltung aufweisen.
  • Die Komparatorvorrichtung kann des Weiteren mindestens einen Strombegrenzungstransistor aufweisen.
  • Entsprechend bevorzugten Ausführungsformen der vorliegenden Erfindung weist die Umwandlungseinrichtung weniger als 10 Transistoren, vorzugsweise weniger als 8 Transistoren, noch stärker bevorzugt weniger als 5 Transistoren, auf.
  • Gemäß einer weiteren Ausführungsform erzeugt die Ladung in Bezug auf den Pixeldatenwert, wenn in einem ersten Speicherelement gespeichert, eine Datenspannung über das erste Speicherelement, und legt die passive Ladungsübertragung im Wesentlichen die gleiche Spannung wie die Datenspannung an der ersten Pixelelektrode an.
  • Gemäß einer Ausführungsform kann die Pixel-Auffrischschaltung zudem aufweisen eine Spiegelungsschaltung zur verlustfreien Spiegelung des auf dem ersten Speicherelement gespeicherten Pixeldatenwertes zur ersten Pixelelektrode des Pixelelements.
  • Die Spiegelungsschaltung kann aufweisen das erste Schaltelement mit einer ersten und einer zweiten Datenelektrode und einer Steuerelektrode, wobei das erste Schaltelement mit der ersten Datenelektrode desselben an einer Elektrode des ersten Speicherelements und mit der zweiten Datenelektrode desselben an der ersten Pixelelektrode angeschlossen ist, ein zweites Speicherelement zum Speichern von Datenwerten, wobei das zweite Speicherelement eine erste und eine zweite Elektrode aufweist, wobei das zweite Speicherelement mit der ersten Elektrode desselben an der zweiten Datenelektrode des ersten Schaltelements und mit der zweiten Elektrode desselben an der Steuerelektrode des ersten Schaltelements angeschlossen ist, und eine Rückstelleinrichtung zum Zurückstellen des im zweiten Speicherelement gespeicherten Datenwertes.
  • Alternativ weist bei einer Anordnung der vorliegenden Erfindung die Pixelauffrischschaltung jedes Pixels eine Vielzahl von ersten Speicherelementen, wobei jedes erste Speicherelement zum Speichern eines Pixeldatenwertes dient, jedes Speicherelement einen Ladungsübertragungsweg zwischen der Vielzahl der ersten Speicherelemente und der ersten Pixelelektrode aufweist, und eine Vielzahl von ersten Schaltelementen auf, wobei jedes erste Schaltelement zur Steuerung der Ladungsübertragung von einem ersten Speicherelement über den jeweiligen Ladungsübertragungsweg zu der ersten Pixelelektrode dient, die ersten Schaltelemente eines Pixels wechselseitig alleinig zu schließen sind.
  • Eine Anordnung gemäß der vorliegenden Erfindung kann ferner ein zweites Schaltelement zwischen dem ersten Speicherelement und einer Datenleitung zur Schaffung von Pixeldatenwerten aufweisen.
  • Das Pixelelement kann ein Flüssigkristall, beispielsweise ein LCOS-Element, aufweisen.
  • Das erste Speicherelement bzw. die ersten Speicherelemente kann bzw. können ein Speicherkondensator bzw. Speicherkondensatoren sein.
  • Das zweite Speicherelement kann ein Speicherkondensator sein.
  • Das erste und das zweite Schaltelemente können ein Transistor sein.
  • Die Anordnung kann eine aktive Matrix ein.
  • Die vorliegende Erfindung stellt auch ein Verfahren zum Auffrischen von Pixelwerten einer Anordnung aus Flüssigkristallmaterial-Pixeln zur Verfügung, wobei jedes Pixel ein Pixelelement mit einer ersten Pixelelektrode zur Einzelsteuerung des Pixelelements und einer zweiten Pixelelektrode aufweist, wobei die zweite Elektrode von im Wesentlichen allen Pixelelementen in der Anordnung an einer gemeinsamen Gegenelektrode angeschlossen ist, das Pixelelement eine Schwellenspannung und eine Modulationsspannung aufweist. Das Verfahren weist das passive Übertragen von Ladung in Bezug auf die Pixeldaten zur ersten Pixelelektrode und das Anlegen einer sich dynamisch ändernden Spannung an die gemeinsame Gegenelektrode auf, wobei sich die sich dynamisch ändernde Spannung zwischen minus der Schwellenspannung der Pixelelemente und der Summe der Schwellenspannung und der Modulationsspannung der Pixelelemente derart ändert, dass die Pixeldaten ein Signal sind, welches zwischen null Volt und einem Datenspannungswert beinhaltet ist, wobei der Datenspannungswert nicht kleiner als die Modulationsspannung und kleiner als die Summe der Modulationsspannung und der Schwellenspannung eines der Pixelelemente ist. Auf diese Weise absorbiert die sich dynamisch ändernde Spannung an der Gegenelektrode die Schwellenspannung des Pixelelements.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist das Verfahren zudem das Speichern von Ladung in Bezug auf Pixeldaten und das Umwandeln der gespeicherten Ladung in einen Impuls mit einer Impulsdauer zur Steuerung des Pixelelements auf, wobei die Impulsdauer einer Menge der gespeicherten Ladung entspricht.
  • Der Schritt des passiven Übertragens von Pixeldaten kann die verlustfreie Spiegelung der Daten von einem ersten Speicherelement zur ersten Pixelelektrode des Pixelelements umfassen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist der Schritt des passiven Übertragens von Pixeldaten das Übertragen der Daten von einem eines Satzes von Speicherelementen über ein Schaltelement von einer Vielzahl von wechselseitig alleinig angetriebenen Schaltelementen auf.
  • Diese und weitere Merkmale und Vorteile der vorliegenden Erfindung sind aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen ersichtlich, die die Prinzipien der Erfindung beispielhaft darstellen.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine schematische Darstellung einer aktiven Matrix gemäß Stand der Technik.
  • 2 ist ein Schnitt durch eine LCOS-Einrichtung.
  • 3 ist ein Diagramm mit der Darstellung der elektro-optischen Charakteristik eines Flüssigkristalls.
  • 4 ist eine schematische Darstellung einer optischen 3-Ventil-Maschine zum Projizieren von Farbbildern mit Hilfe von LCOS-Pixeln.
  • 5 ist ein Diagramm mit der Darstellung der Lichtabgabe eines 1-Lichtventils als Funktion der Zeit in einem Fall, bei dem 3-Lichtventile vorgesehen sind, mit einem kleinen Arbeitszyklus (etwa 33%).
  • 6 ist ein Diagramm mit der Darstellung der Lichtabgabe eines 1-Lichtventils als Funktion der Zeit in einem Fall, bei dem 3-Lichtventile vorgesehen sind, mit einem Arbeitszyklus von 100%.
  • 7 ist eine schematische Darstellung einer optischen 1-Ventil-Maschine zum Projizieren von Farbbildern mit Hilfe von LCOS-Pixeln.
  • 8 ist ein Diagramm mit der Darstellung der Lichtabgabe als Funktion der Zeit in einem Fall, bei dem nur 1 Lichtventil vorgesehen ist.
  • 9 ist ein Diagramm der Gegenelektrodenmodulation als Funktion der Zeit und der Wirkung, die diese auf die sich ergebende Pixelspannung hat.
  • 10 ist ein Diagramm des zeitlichen Ablaufs eines Pixels oder einer Zeile in einem Gegenelektrodenschaltschema in einem optischen 3-Ventil-System.
  • 11 ist ein Diagramm des zeitlichen Ablaufs eines Pixels oder einer Zeile in einem Gegenelektrodenschaltschema in einem optischen 1-Ventil-System mit gepulster Lichtquelle.
  • 12 ist ein Diagramm des zeitlichen Ablaufs eines Pixels oder einer Zeile in einem Gegenelektrodenschaltschema in einem optischen 1-Ventil-System mit Farbscrollen.
  • 13 zeigt eine Pixelarchitektur gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 14 zeigt eine Simulation der Ladungsübertragung bei der Ausführungsform von 12, wenn die Gegenelektrode nicht geschaltet wird.
  • 15 zeigt die Beziehung zwischen der Spannung an dem Speicherkondensator CS1 und dem Speicherkondensator CS2 von 12.
  • 16 zeigt eine Pixelarchitektur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 17 zeigt eine Pixelarchitektur gemäß einer weiteren Ausführungsform der vorliegenden Erfindung, die eine verbesserte Datenzuführung zu der zweiten Ausführungsform aufweist.
  • 18 zeigt eine Pixelarchitektur gemäß einer noch weiteren Ausführungsform der vorliegenden Erfindung, die eine verbesserte Datenzuführung zu der ersten Ausführungsform aufweist.
  • 19 zeigt das generelle Prinzip von PWM in einem Pixel gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 20(a) zeigt eine erste Anordnung einer DRAM-Schaltung, bei der PWM gemäß einer Ausführungsform der vorliegenden Erfindung implementiert ist.
  • 20(b) zeigt Simulationsergebnisse einer Schaltung von 20(a) für unterschiedliche Eingabedatensignale.
  • 21(a) zeigt eine zweite Anordnung einer DRAM-Schaltung, bei der PWM gemäß einer Ausführungsform der vorliegenden Erfindung implementiert ist.
  • 21(b) zeigt Simulationsergebnisse einer Schaltung von 21(a) für unterschiedliche Eingabedatensignale.
  • 22(a) zeigt eine dritte Anordnung einer DRAM-Schaltung, bei der PWM gemäß einer Ausführungsform der vorliegenden Erfindung implementiert ist.
  • 22(b) zeigt Simulationsergebnisse einer Schaltung von 22(a) für unterschiedliche Eingabedatensignale.
  • 23 zeigt eine vierte Anordnung einer DRAM-Schaltung, bei der PWM gemäß einer Ausführungsform der vorliegenden Erfindung implementiert ist.
  • 24 zeigt eine fünfte Anordnung einer PWM-Schaltung in Kombination mit einer DDRAM-Schaltung gemäß einer Ausführungsform der vorliegenden Erfindung, wobei die PWM-Schaltung mit Strombegrenzungstransistoren ausgestattet ist.
  • 25 zeigt Spannungsbereiche, die für den Antrieb eines Flüssigkristallpixels ohne und mit Gegenelektrodenumschalten notwendig sind.
  • 26 ist ein Diagramm der Spaltentreiberabgabe und der Spiegelspannung bei einem "normalen" Frameinversionsschema.
  • 27 zeigt das CE-Umschalten mit und ohne Umschalten einer In-Pixel-Speichereinrichtung.
  • 28 zeigt ein fortgeschrittenes CE-Umschalten gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Beschreibung von erläuternden Ausführungsformen
  • Die vorliegende Erfindung wird in Hinblick auf besondere Ausführungsformen und mit Bezug auf bestimmte Zeichnungen beschrieben, jedoch ist die Erfindung nicht hierauf, sondern nur durch die Ansprüche beschränkt. Die beschriebenen Zeichnungen sind nur schematisch und nicht-einschränkend. In den Zeichnungen kann die Größe einiger der Elemente zu Erläuterungszwecken übertrieben und nicht maßstabsgerecht gezeichnet sein.
  • LCOS-Displays können Farbbilder anzeigen. Im Allgemeinen werden Farbbilder mit LCOS-Pixeln in irgendeiner Weise von zwei Arten hergestellt: mittels einer optischen 3-Ventil-Maschine oder mittels einer optischen 1-Ventil-Maschine. Jedoch ist auch schon über optische 2-Ventil-Maschinen mit einem LCOS-Ventil für grün und einem LCOS-Ventil für rot + blau berichtet worden.
  • Eine schematische Darstellung einer optischen 3-Ventil-Maschine 11 ist in 4 angegeben. Eintreffendes Licht 12 wird mittels dichroitischer Spiegel 13 in rote-R-, grüne-G- und blaue-B-Komponenten aufgeteilt, und jede dieser Komponenten R, G, B wird auf LCOS-Zellen 14 gerichtet. Die drei reflektierten Lichtstrahlen 15 werden wieder zusammengebracht, und der Verbundlichtstrahl 16 wird (im Fall einer Projektion) projiziert oder (im Fall von Anwendungen nahe dem Auge (NTE)) auf der Netzhaut abgebildet. Jedes Pixel wird, entweder kontinuierlich oder nicht, mit Licht nur einer einzigen Farbe (5 und 6) beleuchtet. Im Fall einer Projektion ist es wichtig, so viel Licht wie möglich auf dem Projektionsschirm zu haben. In diesem Fall wird der Arbeitszyklus so groß wie möglich gehalten, vorzugsweise bei 100% wie in 12 dargestellt.
  • Eine schematische Darstellung einer optischen 1-Ventil-Maschine ist in 7 dargestellt. Abwechselnd werden die rote-R-, die grüne-G- und die blaue-B-Komponente des sichtbaren Lichtspektrums, wie in 8 dargestellt, zu jedem Pixel der LCOS-Matrix (und der Bilder) gerichtet. Dies wird als "temporales Multiplexing" bezeichnet. Es können zwei Systeme verwendet werden: gepulste Lichtquelle oder Farbscrollen.
  • In dem Fall einer "gepulsten Lichtquelle" wird die Lichtquelle gepulst, und sendet sie abwechselnd die rote-R-, die grüne-G- und die blaue-B-Komponente des sichtbaren Lichtspektrums aus. Mögliche Lichtquellen sind LEDs, Laser oder herkömmliche Lichtquellen, die mit einem optischen System mit schnellen Blenden (beispielsweise LC-Blenden) ausgestattet sind. Alle Pixel werden mit derselben Farbe des Lichts zur selben Zeit beleuchtet.
  • In dem Fall des "Farbscrollens" werden sich bewegende Farbbänder auf der LCOS-Matrix mittels eines geeigneten optischen Systems abgebildet. Diese optischen Systeme können beispielsweise ein Farbrad 17, wie in 7 dargestellt, oder ein sich drehendes Prisma (nicht dargestellt) sein. Jedes Pixel empfängt aufeinander folgend die rote-R-, die grüne-G- und die blaue-B-Komponente des sichtbaren Lichtspektrums. Jedoch wird zu jedem Zeitpunkt ein Teil der Pixel mit dem roten Licht beleuchtet, während ein anderer Teil der Pixel mit dem grünen Licht und ein noch weiterer Teil der Pixel mit dem blauen Licht beleuchtet werden. Typischerweise werden alle Pixel auf einer Zeile mit derselben Farbe des Lichts beleuchtet.
  • 25 zeigt die Spannungsbereiche, die benötigt werden, um ein Flüssigkristallpixel in einer AM anzutreiben, wenn kein Umschalten der Gegenelektrode (CE) verwendet wird, wenn das Umschalten der Gegenelektrode (CE) verwendet wird und wenn ein fortschrittliches CE-Umschalten gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird. Das fortschrittliche CE-Umschalten wird weiter unten erläutert.
  • Die rechte Seite von 25 ist die herkömmliche Übertragungskurve (elektro-optische Reaktion) einer typischen Flüssigkristallzelle. Die Schwellenspannung VT und die Modulationsspannung Vm sind dargestellt. Um eine permanente Gleichstromkomponente zu verhindern, die ein CL-Pixel zerstören würde, wird ein solches Pixel normalerweise in einer Wechselstrombetriebsart angetrieben, was bedeutet, dass die Polarität der angelegten Spannung auf einer regelmäßigen Basis abgewechselt wird (üblicherweise geschieht dies einmal je Framezeit). Für den Pixeltransistor selbst, den Zeilen- und den Spaltentreiber, bedeutet dies, dass sie in der Lage sein müssen, mindestens den Spannungsbereich von –(VT + Vm) bis (VT + Vm) auszuhalten; dies bedeutet einen Gesamtspannungsbereich von (mehr als) 2 (VT + Vm).
  • 26 zeigt eine typische Wellenform an einem der Ausgänge des Spaltentreibers. Zur Beibehaltung der Gleichstromkompensation wird die Polarität der Signale zu jeder Framezeit FT geändert, was zu positiven und negativen Frames führt. Der Spaltentreiber muss mit 2(VT + Vm) arbeiten, während die Spannung der Gegenelektrode (CE-Spannung) auf VT + Vm gehalten wird. Bei Betrachtung der Spannung an dem Spiegel (Al-Elektrode) eines einzelnen Pixels in dieser Spalte wird so etwas wie die Spiegelspannung in 26 beobachtet. Die Spannung an der Pixelspiegelelektrode wird für eine gesamte Framezeit konstant gehalten und ändert sich, wenn die entsprechende Linie der aktiven Matrix gewählt wird. Die tatsächliche Pixelspannung ist Vmirror – VCE und ist eine perfekt symmetrische quadratische Welle, wie in 9 dargestellt ist.
  • Unter Verwendung des Umschaltens der Gegenelektrode (des CE-Umschaltens), d.h. des Anlegens einer sich ändernden Spannung an der Gegenelektrode, können die benötigten Spannungen, die der Spaltentreiber erzeugen muss, auf (VT + Vm) herabgesetzt werden. Unter Verwendung des fortschrittlichen Umschaltens der Gegenelektrode gemäß einer Ausführungsform der vorliegenden Erfindung kann der benötigte Spannungsbereich weiter auf die brauchbare Spannungsschwankung Vm herabgesetzt werden.
  • In 27 ist dargestellt, dass die Spaltentreiberausgangsspannung zwischen 0V und VT + Vm begrenzt ist, während die Gegenelektrodenspannung CE von 0V zu VT + Vm zwischen positiven und negativen Frames umschaltet. Die sich ergebende Spiegelspannung ist wiederum dargestellt.
  • Jedoch gibt es 2 unterschiedliche Fälle in Abhängigkeit von der Art, wie ein In-Pixel-Speicherkondensator Cs verdrahtet ist (siehe Einfügung von 27).
  • Wenn ein In-Pixel-Speicherkondensator Cs normalerweise geerdet ist (Situation 2 in 27), wird das in 27 dargestellte Spiegelsignal unter der Annahme, dass Cs >> CLC ist, erhalten. Jetzt bleiben alle Spannungen zwischen 0V und VT + Vm begrenzt, was mit LCOS kompatibel ist, jedoch ist die tatsächliche Pixelspannung (Vmirror – VCE) nur für einen Bruchteil der Framezeit korrekt. Dieser Bruchteil ist für diejenigen Pixel, die später (untere Reihen) ausgewählt werden, kleiner als für diejenigen Pixel, die früher (obere Reihen) ausgewählt werden.
  • Wenn die "Erde" von Cs an die CE-Spannung (Situation 1 in 27) angeschlossen ist, wird dann die gestrichelte Linie erhalten: die Spiegelspannung folgt den Diskontinuitäten der CE-Spannung, und die effektive Pixelspannung (Vmirror – VCE) bleibt während der gesamten Zeit korrekt. Es ist jedoch zu beachten, dass die maximale Spanne der Spannung, die der Pixeltransistor aushalten muss, 3 × (VT + Vm) ist. Das gleiche gilt für den Zeilentreiber, der die Gatespannung für den Pixeltransistor zur Verfügung stellt. Mit anderen Worten sind die Anforderungen an die Spannung für den Spaltentreiber wirksam herabgesetzt, sind je doch die Anforderungen an die Spannung für die Pixeltransistoren und für die Zeilentreiber heraufgesetzt. Dieses Schema wird häufig bei TFT-Displays mit externen Treibern verwendet, weil die Spaltentreiber die kompliziertesten Treiber-ICs sind und es vorteilhaft ist, ihre Anforderungen an die Spannung auf Kosten der Anforderungen an die Spannung für die (viel einfacheren) Zeilentreiber und die Pixeltransistoren herabzusetzen. Bei LCOS sind alle Treiber und Pixeltransistoren in der gleichen Technologie hergestellt und weisen die gleichen Spannungsbeschränkungen auf. Deshalb ist dieses Schema bei LCOS nicht brauchbar.
  • 28 zeigt den Fall des fortschrittlichen CE-Umschaltens gemäß einer Ausführungsform der vorliegenden Erfindung. Das CE wird nicht nur zur Kompensation für die Polaritätsinversionen verwendet, sondern auch für die Absorption der Schwellenspannung VT des Flüssigkristalls oder mindestens eines Teil hiervon. Dieser Teil kann 25% oder mehr, vorzugsweise 50% oder mehr, stärker bevorzugt 75% oder mehr, noch stärker bevorzugt 80% oder mehr ausmachen. Das Absorbieren eines Teils der Schwellenspannung VT des Flüssigkristalls kann zu einer ernsthaften Herabsetzung der benötigten Spannungen führen und kann zu besseren Ergebnissen in Hinblick auf die Schaltgeschwindigkeit führen. Ein Grund hierfür besteht darin, dass das Schalten zu exakt der Schwellenspannung bei den meisten Flüssigkristallbetriebsarten langsam ist, d.h. die optische Reaktion ist langsam, während das Schalten zu einer Spannung unterhalb der Schwellenspannung üblicherweise schneller stattfindet Bei dem in 28 dargestellten Beispiel schaltet die Gegenelektrode CE zwischen einer Spannung –VT und einer Spannung VT + Vm um. Das Ziel ist es, die Spannungen an der LCOS-Pixelelektrode oder Spiegelelektrode auf den Intervall [0, Vm] zu beschränken.
  • Ein schematischer Schaltplan zur Implementierung des verbesserten CD-Umschaltens ist in der Einfügung in 28 dargestellt. Eine Elektrode des Speicherkondensators Cs ist geerdet. Ein Pufferelement ist vorgesehen, das zum Kopieren einer Spannung an dem Speicherkondensator Cs zu dem Pixelkonden sator CLC geeignet ist, wenn ein Befehl gegeben wird, dies zu tun, wie beispielsweise ein Abtastzwischenspeicherpuffer, der beispielsweise synchron mit dem Umschalten der CE-Spannung abtastet. Bei dem in der Einfügung von 28 dargestellten Schaltplan ist die dargestellte Pixelschaltung eine einfache DRAM-Schaltung. Jedoch können andere geeignete Schaltungen mit In-Pixel-Speicher, wie beispielsweise doppelte DRAM- oder Gruppenorganisations-Pixelschaltungen wie unten beschrieben, mit dieser verbesserten CE-Umschaltschaltung verwendet werden.
  • Wenn eine bestimmte Zeile der aktiven Matrix ausgewählt wird, werden die neuen Spaltendaten Vd in den Speicherkondensator Cs geschrieben, und auf einem Befehl hin wird dieser Datenwert auf den Pixelspiegel mittels des Pufferelements kopiert. Gleichzeitig mit dem Kopieren der Spaltendaten auf den Pixelspiegel (oder unmittelbar danach) werden die komplementären Daten Vm – Vd im Speicher Cs gespeichert. Immer wenn das CE-Umschalten stattfindet, wird die Spannung im Speicher auf den Spiegel kopiert. Während des negativen Frames werden die komplementären Daten auf den Pixelspiegel geschrieben, und werden die regulären Daten auf den Speicher geschrieben. Auf diese Weise ist die tatsächliche Pixelspannung (Vmirror – VCE) stets korrekt, und sind alle Spannungen (Spaltentreiber, Pixeltransistor und Zeilentreiber) herabgesetzt worden.
  • Dies lockert die Anforderungen an die Spannung für die LCOS-Pixelelektrode, oder gestattet die Verwendung von LC-Materialien mit höherer Spannung.
  • Dies macht es auch möglich, eine Übersteuerung der Spannung zu verwenden, um die Pixelreaktionszeit zu beschleunigen.
  • Was das fortgeschrittene CE-Umschalten bewirkt, besteht darin, das verfügbare CMOS-Spannungsintervall so gut wie möglich zu verwenden. Das verfügbare CMOS-Spannungsintervall liegt im Bereich von 0V und Vmax, wobei Vmax die verfügbare maximale Spannung ist, welche maximale Spannung von der Technologie abhängt, beispielsweise ist Vmax gleich 3V oder 5V. Das verfügbare CMOS-Spannungsintervall wird so gut wie möglich durch seine Bewegung zu dem Modulationsteil der elektro-optischen Charakteristik des Flüssigkristalls verwendet (siehe 25). Bei dem oben angegebenen Beispiel wird es zu einem Intervall in dem Bereich zwischen der Schwellenspannung und der Summe der Schwellenspannung und der Modulationsspannung [VT, VT + Vm] bewegt. Wenn die Modulationsspannung kleiner als die maximale Spannung (Vm < Vmax) ist, dann kann der Spannungsüberschuss Vmax – Vm symmetrisch unterhalb und oberhalb des Intervalls [VT, VT + Vm] aufgeteilt werden. In diesem Fall kann das CE-Umschalten zwischen –[VT – (Vmax – Vm)/2] und [VT + Vm + (Vmax – Vm)/2] durchgeführt werden. Die Spannungen "am Chip" sind auf eine Spannung zwischen 0V und Vmax begrenzt. Es ist zu beachten, dass dann, wenn Vm = Vmax ist, die gleichen Ergebnisse wie oben angegeben erhalten werden.
  • Nachfolgend wird ein Beispiel angegeben:
    Vmax = 5V
    VT = 2V
    Vm = 4V
  • Dies bedeutet, dass VT + Vm = 6V ist, was größer als Vmax ist, weshalb ein herkömmliches CE-Umschalten nicht durchgeführt werden kann. Jedoch ist Vm < Vmax, weshalb ein fortgeschrittenes CE-Umschalten gemäß der vorliegenden Erfindung noch durchgeführt werden kann. Die Differenz zwischen der maximalen Spannung und der Modulationsspannung kann, muss jedoch nicht, unterhalb und oberhalb des benötigten Spannungsbereichs aufgeteilt werden. Dies bedeutet, dass das CE-Umschalten zwischen –1,5V und +6,5V durchgeführt werden kann. Die Spannungen am Spaltentreiber liegen im Bereich zwischen 0V und 5V, und das Flüssigkristall liegt an einer Spannung zwischen 1,5V und 6,5V.
  • Es ist zu beachten, dass, um die Intensität an einem Pixel während zwei aufeinander folgender Frames konstant zu halten, Daten und komplementäre Daten an diesem Pixel vorgesehen sein müssen (da die Gegenelektrode schaltet). Die Summe der Spannung, die dem entspricht (Vdata + Vcomplementary-data), ist eine Konstante, die von der Modulationsspannung und der Wahl der zwei Gegenelektrodenspannungen, zwischen denen geschaltet wird, abhängt.
  • Es können zwei Konfigurationen unterschieden werden: Zeile auf einmal und Frame auf einmal.
  • Das herkömmliche Verfahren zum Auffrischen eines Displays ist das Auffrischverfahren einer Zeile auf einmal, bei dem das Auffrischen Zeile für Zeile durchgeführt wird, während die AM nicht beleuchtet ist. Wenn alle Zeilen geschrieben worden sind und somit alle Pixelelektroden die richtige Spannung angenommen haben und das IC jedes Pixels einen stabilen Zustand erreicht hat, wird die Lichtquelle wieder aktiv. Wenige Augenblicke später wird die Lichtquelle wieder deaktiviert, wird die Gegenelektrodenpolarität geschaltet, und wird das Display wieder Zeile für Zeile beschrieben, diesmal mit Daten, die der neuen Polarität der Gegenelektrode entsprechen. Mindestens die für das Schreiben der Daten auf dem Display benötigte Zeit kann nicht dazu verwendet werden, das Display zu beleuchten. Dies ist nur brauchbar für 3-Ventilsysteme mit kleinen Arbeitszyklen und mit gepulsten Lichtquellen mit kleinen Arbeitszyklen. Zeile auf einmal arbeitet nicht mit dem Farbscrollen in Kombination mit dem Gegenelektrodenschalten oder -umschalten.
  • Bei Frame auf einmal sind maximale Arbeitszyklen für die Lichtquelle gestattet. Dies kann nur erreicht werden, wenn zu jedem Augenblick (somit auch unmittelbar nach dem Schalten der Gegenelektrode) der absolute Wert der Pixelspannung gleich der gewünschten RMS-Spannung ist. Da die Gegenelektrode allen Pixeln gemeinsam ist, erfordert dies eine Lösung nach der Konfiguration Frame auf einmal. Frame auf einmal impliziert das Vorhandensein eines Speicherelements in jedem Pixel. Die minimalen Speicherelement-Funktionen sind WRITE (analoge Daten werden auf den Pixelspeicherelement geschrieben, während die Spannung an der Pixelelektrode unverändert bleibt) und TRANSFER (die analogen Daten werden von dem Speicherelement an die Pixelelektrode übertragen; im Allgemeinen, jedoch nicht notwendigerweise, zerstört diese Funktion die Daten in der Speicherzelle).
  • Im Fall des Farbscrollens kombiniert mit dem Gegenelektrodenschalten fin det ein Informationsupdate der Pixelelektroden des gesamten Schirms statt, jedoch muss dies auch für jede Zeile ausgeführt werden, wenn eine neue Farbe geschrieben wird.
  • Für ein optisches 3-Ventilsystem wird die Information an der Pixelelektrode während des Schreibens der neuen Daten während eines WRITE-Schritts aufrechterhalten (10). Wenn die untere Zeile geschrieben wird, schaltet die Gegenelektrode die Polarität, während alle Pixelelektroden (durch den TRANSFER-Schritt T) ihre neuen Spannungen empfangen. Das Diagramm des zeitlichen Verlaufs von 10 ist somit nur für alle Pixel einer Zeile gültig.
  • Für ein optisches 1-Ventilsystem mit gepulster Lichtquelle werden die Informationen an der Pixelelektrode aufrechterhalten, während neue Daten (eine neue Farbe und eine neue Gegenelektrodenpolarität werden erwartet) in dem Speicherelement während eines WRITE-Schritts geschrieben werden (11). Wenn die untere Zeile geschrieben worden ist, wird die Lichtquelle aktiviert, und ändert die Gegenelektrode die Polarität, während alle Pixelelektroden ihre neuen Spannungen (durch den TRANSFER-Schritt) erreichen. Erst hiernach wird, wenn das IC jedes Pixels seinen endgültigen Wert erreicht hat, die Lichtquelle mit einer neuen Farbe aktiviert. Das Diagramm des zeitlichen Verlaufs von 11 ist somit nur für alle Pixel einer Zeile gültig. In 11 ändert sich die Polarität der Gegenelektrode nach jedem Subframe; sie kann sich ebenfalls beispielsweise nach jedem Frame oder als anderes Beispiel nach jeweils zwei Subframes ändern.
  • Für ein optisches 1-Ventilsystem mit Farbscrollen bewegen sich 3 horizontale Farbbänder von oben nach unten (und umgekehrt) über dem Displayschirm. Wenn ein bestimmtes Farbband eine Zeile gerade vollständig passiert hat, werden die Pixelelektrodenspannungen dieser Zeile an die Spannungen für die neue Farbe angepasst, die in der Zwischenzeit geschrieben worden ist. Dies erfolgt mittels eines WRITE + TRANSFER-Schritts. Unmittelbar danach werden die komplementären Daten in die Speicherzellen dieser Pixel mittels eines WRITE-Schritts geschrieben (12). Das Schalten der Gegenelektrode kann jederzeit stattfinden unter der Voraussetzung, dass nicht zwei TRANSFER-Schritte aufeinander folgen, oder mit anderen Worten muss einem TRANSFER-Schritt ein WRITE-Schritt vorausgehen. Dies bedeutet, dass die Gegenelektrode maximal einmal je Subframe schalten kann (dies ist in 12 dargestellt). Weniger als einmal je Subframe ist auch möglich, beispielsweise einmal je Frame.
  • Eine Pixelarchitektur gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist in 13 dargestellt. Sie umfasst drei separat angetriebene Schaltelemente in Reihe, nämlich Transistoren M1, M2, M3, und verwendet die Technik des Gegenelektrodenschaltens. Der Hauptvorteil des Gegenelektrodenschaltens besteht in der Herabsetzung der Herstellungskosten: der Bereich niedriger Spannung ermöglicht die Verwendung billigerer IC-Technologien. Diese Schaltung überwindet einen der großen Nachteile des Gegenelektrodenschaltens angewendet bei der grundlegenden Einzelpixel-Einzelspeicher-Architektur, der Beleuchtungsdurchsatz des Displaysystems wird verbessert. Auch ist die Anzahl der Bauteile gering, was die Herstellung der Steuerschaltung in einer kleinen Pixelfläche gestattet, d.h. kleiner als 15 × 15 = 225 Mikron2, stärker bevorzugt gleich oder kleiner als 12 × 12 = 144 Mikron2 und am stärksten bevorzugt gleich oder kleiner als 7 × 7 = 49 Mikron2. Es sind zwei Speicherelemente vorgesehen, nämlich Speicherkondensatoren CS1 und CS2. Der Speicherkondensator CS1 weist eine erste Elektrode, die zwischen dem ersten Schaltelement M1 und dem zweiten Schaltelement M2 angeschlossen ist, und eine zweite Elektrode auf, die an einem festgelegten Spannungsniveau angeschlossen ist, wie beispielsweise der Erde. Der Speicherkondensator CS2 ist schwimmend, was eine Extramaske oder einen Extraschritt für die IC-Bearbeitung erforderlich macht (CAPA-Dotierungs- oder doppelte Polytechnologie). Er weist eine erste Elektrode, die zwischen dem zweiten Schaltelement M2 und dem dritten Schaltelement M3 angeschlossen ist, und eine zweite Elektrode auf, die an einer Antriebselektrode des zweiten Schaltelements M2 angeschlossen ist Der Speicherkondensator CS2 hält die Bilddaten während eines Frames, während der andere Speicherkondensator CS1 mit den Daten des nächsten Frames upgedatet wird. Nachdem die Gegenelektrode geschaltet ist, werden die neuen Bilddaten von CS1 an CS2 entlang eines Ladungsübertragungswegs übertragen. Eine Charakte ristik der Schaltung besteht darin, dass sie ein "analoges Schieberegister" implementiert: die Signalübertragung von CS1 an CS2 findet ohne einen Verlust an der Signalamplitude statt. Die verlustfreie Signalübertragung entlang des Ladungsübertragungswegs erfordert zwei weitere Transistoren, was den Antrieb der aktiven Matrix etwas kompliziert gestaltet, (zwei weitere Signale (fi2 und fi3) je Zeile, die durch die nicht dargestellte Schaltung für den zeitlichen Verlauf zugeführt werden).
  • Die Abfolge der Arbeiten, die durchgeführt werden, wenn Daten in einem LCOS-Pixel angezeigt werden, das durch eine Pixelarchitektur wie in 13 dargestellt gesteuert wird, wird unten beschrieben. 14 zeigt eine Simulation der Ladungsübertragung (die Gegenelektrode wird bei diesem Beispiel nicht geschaltet). Im nachfolgenden Teil werden alle Antriebssignale durch eine Schaltung für den zeitlichen Verlauf (nicht dargestellt) zur Verfügung gestellt.
  • Während eines WRITE-Schritts wird die Datenspannung von der Spalte col an das erste Speicherelement, nämlich den Speicherkondensator CS1 übertragen. Dies erfordert die Aktivierung des ersten Schaltelements, nämlich des Transistors M1 über ein Gatesignal "row". Dieser Vorgang entspricht der Speicherung der Inhalte des nächsten Frames.
  • Dann folgt ein TRANSFER-Schritt. Zuerst findet, zur Zeit t1, die Aktivierung eines anderen Schaltelements, nämlich des Transistor M3, als Vorbereitung für die tatsächliche verlustfreie Übertragung statt. In diesem Augenblick befindet sich die Spannung an dem Gate des zweiten Schaltelements, des Transistor M2, auf einem niedrigen Potenzial, beispielsweise 0V. Der Speicherkondensator CS2 weist eine entlang desselben abgefallene Spannung auf, die durch Vreset bestimmt ist. Nachdem der Speicherkondensator CS2 durch den Transistor M3 zurückgestellt worden ist (zur Zeit t2 wird das Gate von M3 auf Erdpotenzial zurückgestellt), entlädt die Aktivierung eines weiteren Schaltelements zur Zeit t3, nämlich des Transistors M2, CS2 so weit, wie es der Transistor M2 gestattet, bevor dieses Schaltelement abschaltet. Beim Schalten an M2 zur Zeit t3 geht fi2 hoch, beispielsweise zu VDD, und Vmirror folgt infolge der Ladung an CS2 sofort.
  • Die Spiegelspannung steigt zu einem Spitzenwert von beispielsweise 8V für eine kurze Zeitspanne (~ 20 ns) an; die Höhe dieses Spitzenwertes kann durch Verlängerung der Anstiegszeit von V(fi2) verringert werden; bei dem vorliegenden Beispiel von 14 wurde sie auf 1 ns eingestellt, andere Beispiele der Anstiegszeiten mit 10 ns zeigen Spitzenspannungen etwas oberhalb 6,5V. Dies beruht darauf, dass dem CS2 Zeit zur Entladung zur Verfügung gestellt wird, während das Gate von M2 noch ansteigt.
  • Ein Teil der Ladung an CS2 fließt in Richtung zu CS1 entlang des Ladungsübertragungswegs, wie aufgrund der Teile 20 und 21 des Diagramms von 14 ersichtlich ist. Die Spannung an CS1 kann fi2 – Vth nicht überschreiten, dies unter der Annahme, dass alle Bedingungen für eine positive Ladungsübertragung in Richtung zu CS1 erfüllt sind. Das Abschalten des Transistors M2 zur Zeit t4 bewirkt, dass die Spiegelspannung Vmirror gleich der zuvor gespeicherten Spannung an dem Speicherkondensator CS1 wird. In diesem Augenblick hat der TRANSFER-Schritt stattgefunden, da der Wert, der zuvor auf den Speicherkondensator CS1 geschrieben worden ist, jetzt auf die Pixelelektrode gelegt wird.
  • In einem nächsten Schritt, zur Zeit t5, wird der Schaltelementtransistor M1 durch Anlegen einer hohen Spannung, beispielsweise VDD, an "row", aktiviert. Die Datenspannung wird von der Spalte "col" an das erste Speicherelement, nämlich den Speicherkondensator CS1, übertragen, und somit werden die Daten für den nächsten Frame während dieses WRITE-Schritts gespeichert. Zur Zeit t6 wird der Schaltelementtransistor M1 wieder deaktiviert, und kann ein TRANSFER-Schritt wie oben erläutert durchgeführt werden.
  • Die Arbeitsweise der Schaltung kann wie folgt zusammengefasst werden: das Speicherelement, nämlich der Speicherkondensator CS2, wird vorab auf eine Referenzspannung Vref,S2 eingestellt, und das Schaltelement M2 bewirkt, dass der Speicherkondensator CS2 das weitere Speicherelement, nämlich den Speicherkondensator CS1, um eine auf genau Vref,S2 – Vdata beschränkte Größe auflädt. Die sich an dem Speicherkondensator CS2 ergebende Spannung ist dann Vref,S2 [vorab eingestellt] –(Vret,S2 – Vdata) [Größe geliefert an CS1] = Vdata. Es ist zu beachten, dass Vdata gleich dem Modulationsanteil der LC-Antriebspannung ist. Der Schwellenanteil Vthlc wird durch Schalten der Gegenelektrode erhalten.
  • Die relativen Größen der Speicherkondensatoren CS1 und CS2 solltten korrekt in Verbindung mit den Spannungsgrößen Vrow, fi2, fi3 und Vreset gewählt werden. Zur Erläuterung der Betriebsbeschränkungen ist die Beziehung zwischen der Spannung an CS1 und CS2 in 15 dargestellt. Es können drei Arbeitsbereiche beobachtet werden: einer des zusätzlichen Anklemmens der M2-Anschlusssubstratsdiode an dem 'Spiegel'-Knoten, ein zweiter linearer Bereich, in dem die Datenspannung um den Faktor (CS2 + CLC)/CS1 verstärkt wird, und ein dritter Sättigungsbereich, in dem M2 nie in den leitfähigen Zustand kommen kann.
  • Vorzugsweise unterbindet die Anschlussdiode des Transistors M2 an der Seite der Pixelelektrode (Spiegel) negative Spannungen. Vmirror kann negativ werden, beispielsweise dann, wenn CS1 im Vergleich zu CS2 sehr groß ist und wenn sich CS1 auf einem niedrigen Potenzial befindet: das Einschalten von M2 entlädt dann CS2 vollständig auf ein niedriges Spannungsniveau. Das Ausschalten von CS2 würde die Spiegelspannung unter Null 'heruntersetzen', wenn es die Anschlussdiode nicht gäbe. Vorzugsweise sind die Werte von CS1 und CS2 gleich, und ist CLC viel kleiner als CS2.
  • Der lineare Bereich ist durch die Verstärkung von Vdata um (CS2 + CLC)/CS1 gekennzeichnet.
  • Das Schalten der Gegenelektrode erfolgt vor der Ladungsübertragung, um eine Fehlerspannung, die sich aus dem finiten Verhältnis zwischen CS2 und CLC ergibt, auf Null zu stellen. Zusätzlich überwindet dies die Abhängigkeit von dem genauen Verhältnis der Speicherkapazität CS2 und der Pixelkapazität CLC. Jedoch muss es, wenn die Gegenelektrode geschaltet worden ist, noch möglich sein, dass der Transistor M3 CS2 zurückstellt: Vdata,max + Vpp.counter-electrodex CLC(CLC + CS2) <= fi3 – Vth. Mit anderen Worten muss fi3 groß genug sein, um CS2 sogar nach dem Schalten der Gegenelektrode zurückzustellen.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist in 16 dargestellt. Diese Schaltung stellt jedem Pixel ein zweites oder 'Schatten'-Speicherelement, nämlich einen Speicherkondensator, der die Spannung für ein nächstes Frame mit beispielsweise entgegengesetzter elektrischer Polarität speichert, und ein zweiten oder Schattenladungsübertragungsweg zur Verfügung. Während das 'Schatten'-Speicherelement aufgefrischt wird, treibt das 'aktive Speicherelement die komplette Pixelmatrix an. Zusammen mit der Gegenelektrodenspannung schafft das aktive Speicherelement, das an der Pixelanordnung (AM) angeschlossen ist, ein Muster elektrischer Felder einer Polarität an dem Flüssigkristall. Die zwei Elektroden (Gegenelektrode und Pixelelektrode) bilden einen Kondensator CLC; die Kapazität ist eine Funktion der LC-Schicht, und häufig ist dieser Kondensator nicht-linear. Das Schalten der Gegenelektrode zu einer anderen Spannung bewirkt, dass sich das elektrische Feld ändert, und das Schalten zu einer geeigneten Spannung kann sogar bewirken, dass das elektrische Feld die Polarität ändert. Das Schalten der Gegenelektrodenspannung dient dazu, zu einem alternierenden elektrischen Feld an dem IC zu führen. Das Muster der elektrischen Felder wird geändert, und das sich ergebende Bild ist nicht länger korrekt. Daher speichert das Schattenspeicherelement die Spannungen, die benötigt werden, um die korrekten elektrischen Felder (entgegengesetzte elektrische Polarität) nach dem Schalten der Gegenelektrodenspannung zu erreichen. Die Tatsache, dass das Schalten der Gegenelektrode zur Anwendung gebracht werden kann, führt zu einer beträchtlichen Herabsetzung des benötigten Spannungsbereichs der Pixelelektrode. Das Vorhandensein des Schattenspeicherelements vermeidet das Abtasten der vollständigen AM nach dem Schalten der Gegenelektrode. Als eine Folge kann das Schalten innerhalb eines verhältnismäßig kurzen Zeitfensters durchgeführt werden. Das Schattenspeicherelement führt zu einer Maximierung des Zeitfensters, während dessen die Pixelspannungen korrekt sind, oder mit anderen Worten es führt zu einem maximalen Beleuchtungsarbeitszyklus.
  • Obwohl zwei Speicherelemente je Pixel und zwei Ladungsübertragungswege je Pixel dargestellt sind, ist die vorliegende Erfindung nicht hierauf be schränkt. Die Schaltelemente, nämlich die Transistoren SA, SB, MA, MB, können solche entweder des n- oder des p-Typs sein; jedoch haben n-Typen üblicherweise höhere Mobilitätsparameter, so sind sie schneller und werden bevorzugt. Das Schwimmen der p-Typen kann vorteilhaft sein, weil die körperliche Wirkung minimiert ist; jedoch gibt es immer einen Verlust einer Schwellenspannung Vt mit einem einzelnen Transistorschaltkreis, und ist die Amplitude der Spaltenspannung stets auf die maximale Gatespannung minus Vt beschränkt. Die Speicherelemente, nämlich die Speicherkondensatoren Csta, Cstb können nicht-schwimmend sein, dies vereinfacht die Anforderungen an die IC-Technologie (beispielsweise eine doppelte Polytechnologie wird nicht benötigt) und deren Kosten.
  • Die Signale readA und readB, die an den Gates der zwei Schaltelemente, nämlich der Transistoren MA bzw. MB, zur Einwirkung gebracht werden, sind grundsätzlich zueinander invers. Sie verbinden die Pixelelektrode ihrerseits mit dem Speicherkondensator Csta und mit dem Speicherkondensator Cstb. Die zwei Serien von Speicherkondensatoren bilden eine doppelte Speicherelementstruktur, die als doppeltes DRAM oder D2RAM bezeichnet wird. DRAM_a ist ein Speicherelement, das die Spannungsgrößen für einen Frame (beispielsweise einer Polarität) speichert, während DRAM_b ein Speicherelement ist, das mit den Spannungsdaten für den nächsten Frame oder Subframe (beispielsweise entgegengesetzter Polarität oder anderer Farbe) upgedated wird. In der Praxis sollten die zwei Signale readA und readB nicht gleichzeitig aktiv sein, um eine nicht-erwünschte Ladungsübertragung zwischen den zwei DRAMs auszuschalten.
  • Wenn das Signal readA hoch oder aktiv ist, treibt das Speicherelement DRAM_a die Pixelmatrix an (die Daten des Speicherkondensator Csta werden auf das entsprechende Pixelelement CLC gelegt, und das Updaten des Speicherkondensators Csta wird inaktiviert (das 'rowA'-Signal ist inaktiv). Während das Speicherelement DRAM_a das entsprechende Pixelelement CLC antreibt, werden die Inhalte der DRAM_b-Matrix upgedated.
  • Während eines WRITE + TRANSFER-Schritts ist readA hoch oder aktiv, und ist readB niedrig oder inaktiv. Auch rowB ist niedrig oder inaktiv. readA ist hoch oder aktiv, bis Csta die gewünschte Spannung erreicht hat. Alternativ ist während des WRITE + TRANSFER-Schritts readB hoch oder aktiv, und readA ist niedrig oder inaktiv. Auch rowB ist niedrig oder inaktiv. readA ist hoch oder aktiv, bis Csta die gewünschte Spannung erreicht hat.
  • Während eines WRITE-Schritts wird dann, wenn readA hoch oder aktiv war, rowB auf einen hohen oder aktiven Status gebracht, bis Cstb die gewünschte Spannung erreicht hat, die durch den Datenwert auf der Datenleitung col gegeben ist. Wenn readB hoch oder aktiv war, dann wird rowA auf einen hohen oder aktiven Status gebracht, bis Csta die gewünschte Spannung erreicht hat, die durch den Datenwert auf der Datenleitung col gegeben ist.
  • Während eines nachfolgenden TRANSFER-Schritts wird dann, wenn sich readA auf einem hohen oder aktiven Status befindet, das readA niedrig oder inaktiv gemacht. readB wird bis zu einem nächsten TRANSFER- oder WRITE + TRANSFER-Schritt hoch/aktiv gemacht. Wenn sich readB auf einem hohen oder aktiven Zustand befindet, wird readB niedrig oder inaktiv gemacht, und wird readA bis zu einem nächsten TRANSFER- oder WRITE + TRANSFER-Schritt hoch/aktiv gemacht.
  • Nur 4 Niederspannungs-Schaltelemente, nämlich die Transistoren SA, MA, SB, MB, und zwei Niederspannungs-Speicherelemente, nämlich die Speicherkondensatoren Csta, Cstb, werden für die Schaltung von 16 benötigt. Die Speicherkondensatoren Csta, Cstb können als Gatekondensatoren implementiert werden. Die Kapazitätsdichte dieser Kondensatoren ist im Vergleich mit doppelten Poly-Speicherkondensatoren mittlerer bis hoher Spannung höher. Mit zwei Transistoren in Reihe ist dieselbe Massenwirkung wie bei der klassischen DRAM-Architektur gegeben, weil die Datenspannung nie Vmax(gate)-Vt überschreitet. Der Pixelschalter könnte mit CMOS-Schaltern implementiert werden, jedoch verdoppelt dies die Anzahl der Transistoren, und macht dies das Vorhandensein von vormagnetisierten Vertiefungen und deren Freizonen erforderlich – diese Lösung beansprucht mehr als die doppelte Fläche.
  • Die Idee von zwei parallelen Schaltungen, die die Pixelmatrix antreiben/unter der Pixelmatrix liegen, kann erweitert werden, um für mehr Parallelität zu sorgen. Die Idee kann für statische AMs oder für rein-digitale AMs (beispielsweise für den Antrieb von ferro-elektrischen Flüssigkristallen (FLCs)) von Interesse sein.
  • Die Kombination unterschiedlicher Einzelplattenlfarbschemata und des Gegenelektrodenschaltens kann bei den oben genannten AM-Ausführungsformen solange verwendet werden, wie die Auffrischgeschwindigkeit hoch genug ist. Das Ausmaß der Erhöhung der Auffrischgeschwindigkeit hängt von der minimalen Geschwindigkeit, die benötigt wird, um die Wirkungen der Farbaufteilung abzuschwächen, und von dem verwendeten Farbschema ab. Die geringste Erhöhung gibt es bei framesequenziellen Farbschemata.
  • Bei der klassischen DRAM-artigen AM wird die Lichtabgabe mit der framesequenziellen Farbe durch den Arbeitszyklus der Plattenlbeleuchtung herabgesetzt und durch den größer als 60%igen Verlust an weißem Licht in dem Farbfilter herabgesetzt. Jedoch gestatten Ausführungsformen der vorliegenden Erfindung, die oben als D2RAM-Architektur beschrieben sind, ein quasi-gleichzeitiges Update aller Pixelspannungen. Dies bedeutet, dass der Arbeitszyklus in einem framesequenziellen Farbschema sehr nahe bei 100% liegen kann. Die Framerate muss mindestens 3-mal so groß sein wie die Framerate bei einem Dreifach-Platten-Set-up. Höhere Raten können erwünscht sein, um Farbaufteilungsartefakte herabzusetzen.
  • Die Schemata mit scrollender Farbe (Farbrad) und sich drehendem Prisma (bekannt von Philips) sind Verbesserungen gegenüber dem klassischen DRAM-framesequenziellen Farbschema, weil der Lichtdurchsatz größer ist. Das Farbrad kann mit einer Farbwiedergewinnungstechnik kombiniert werden, die den 60%-Verlust vermeidet. Bei dem sich drehenden Prisma wird kein Farbfilter, sondern ein 'Farbseparator verwendet, sodass weniger oder keine Lichtenergie ver schwendet wird.
  • Die Anwendung der Gegenelektrodeninversion macht es erforderlich, dass beide DRAMs upgedatet werden. Auf diese Weise kann die Gegenelektrodeninversion jederzeit durchgeführt werden. Jedoch erfordert dies die doppelte Framerate: entweder muss ein doppeltes Spaltenpixellayout oder ein Spaltentreiber mit zweimal so großer Parallelität vorgesehen werden.
  • Gemäß einer weiteren Ausführungsform, die eine Änderung zu der Schaltung von 16 ist, werden Daten und komplementäre Daten gleichzeitig auf Speicherelementen, nämlich Speicherkondensatoren C1 und C2, gespeichert. Eine schematische Darstellung einer dieser Ausführungsform entsprechenden Schaltung ist in 17 angegeben. Diese Ausführungsform gestattet es, die Anzahl der Zeilensignale auf eins für jede Zeile herabzusetzen. Ein Vorteil hiervon besteht darin, dass bei einigen Steuerschemata, beispielsweise für das Scrollen der Farbe mit Gegenelektrodenschalten, die Sequenz WRITE + TRANSFER gefolgt von WRITE durch eine gleichzeitige Aktion ersetzt wird, insbesondere sind die Schaltelemente M1 und M3 gleichzeitig offen, und entweder ist das Schaltelement M2 offen und das Schaltelement M4 geschlossen oder umgekehrt. Die TRANSFER-Aktion umfasst dann das folgende: wenn M2 offen war, dann wird M2 geschlossen, und danach wird M4 geöffnet; wenn M4 offen war, dann wird M4 geschlossen, und danach wird M2 geöffnet. Das Ersetzen von 2 Aktionen (WRITE + TRANSFER gefolgt von WRITE) durch 1 Aktion hat einen bedeutenden Einfluss auf die Gestaltung des Spaltentreibers. Weil Daten und komplementäre Daten stets auf die Speicherelemente, nämlich die Speicherkondensatoren, gleichzeitig gebracht werden, kann der Datenstrom (die Bandbreite) in dem Spaltentreiber gegenüber dem herkömmlichen Verfahren auf die Hälfte unter Verwendung verschiedener analoger elektronischer Einrichtungen (opamp) mit etwa der gleichen Komplexität herabgesetzt werden.
  • Gemäß einer noch weiteren Ausführungsform kann die Schaltung von 13 in einer analogen Weise geändert werden. Das Ergebnis ist in 18 dargestellt. Auch hier werden Daten und komplementäre Daten gleichzeitig auf die Speicherelemente, nämlich die Speicherkondensatoren C5 beziehungsweise C6, gebracht. Ein Vorteil dieser Ausführungsform besteht darin, dass bei bestimmten Steuerschemata, beispielsweise das Scrollen der Farbe mit Schalten der Gegenelektrode, die Sequenz WRITE + TRANSFER gefolgt von WRITE, bei der der Spaltentreiber zweimal aktiv ist, ersetzt wird durch die Sequenz WRITE und TRANSFER. Der WRITE-Schritt besteht dann aus dem Öffnen von zwei Schaltelementen, nämlich dem Transistor M9 und dem Transistor M10, während alle anderen Schaltelemente (Transistoren in der Figur) geschlossen gehalten werden. Dies speichert Daten auf den Speicherelementen, nämlich den Speicherkondensatoren C5 beziehungsweise C6. Der TRANSFER-Schritt besteht dann, wenn die Daten auf dem Speichertransistor C5 übertragen werden müssen, aus dem Öffnen des Schaltelements M11, während das Schaltelement M12 geschlossen gehalten wird; und dann, wenn die Daten auf dem Speichertransistor C6 übertragen werden müssen, aus dem Öffnen von M12, während M11 geschlossen gehalten wird. Danach wird das Verfahren wie oben unter Bezugnahme auf 13 erläutert verfolgt. Das Ersetzen der Sequenz von 2 Aktionen durch 1 Aktion hat den gleichen Einfluss auf die Gestaltung des Spaltentreibers wie bei der vorausgehenden Ausführungsform.
  • Ein Doppeltes DRAM involviert einen analogen Antrieb des IC-Pixels. Es ist bekannt, dass Übergänge von einer Zwischengrauskala zu einer anderen bei LC-Pixeln sehr langsam sein kann, während Übergänge von vollständig weiß zu vollständig schwarz (und umgekehrt) üblicherweise schneller sind. Daher wird gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ein binäres Adressieren (schwarz/weiß) mit Impulsdauermodulation (PWM) bei jeder der oben angegebenen Schaltungen angewandt, um Grauwerte zu erreichen, wodurch eine optimierte Pixelreaktionsgeschwindigkeit zur Verfügung gestellt wird.
  • Die Verwendung der Impulsdauermodulation hat den Vorteil, dass sie die Wahl der LC-Materialien und -Betriebsart erleichtert: nur das schwarz/weiß-Verhalten muss gemäß Spezifikation sein. Das Zwischenverhalten ist nicht relevant, beispielsweise bei der Verwendung von PWM gestattet es, dass das IC-Pixel eine Hysterese aufweist.
  • Das allgemeine Prinzip einer PWM-Pixelarchitektur ist in 19 dargestellt. Das Pixel P umfasst ein Schaltelement, beispielsweise einen Schalttransistor T, damit eine an einer Spaltenleitung COL vorhandene elektrische Ladung auf einem Speicherkondensator Cs gespeichert werden kann, und eine PWM-Schaltung für die Impulsdauer, die die auf dem Speicherkondensator Cs gespeicherte elektrische Ladung moduliert, um ein gepulstes Signal zu erhalten, wobei die Dauer der Impulse der Größe der auf dem Speicherkondensator Cs gespeicherten elektrischen Ladung entspricht. Dieses gepulste Signal wird an der Pixelelektrode der LC-Einrichtungen angelegt. Je länger ein an der Pixelelektrode anzulegender Impuls ist, desto länger befindet sich das Pixel in einem ersten Zustand, beispielsweise einem hellen Zustand oder einem dunklen Zustand, und desto heller oder dunkler erscheint das Pixel.
  • Die PWM-Schaltung gemäß 19 umfasst eine Komparatorvorrichtung zum Vergleichen eines Signals, das der auf dem Speicherkondensator Cs gespeicherten elektrischen Ladung entspricht, mit einem Rampensignal, wobei dieses Rampensignal extern erzeugt werden kann. Solange das Rampensignal, beispielsweise eine Rampenspannung, niedriger als das Signal ist, das der gespeicherten Ladung entspricht, beispielsweise der Spannung an dem Speicherkondensator Cs, wird die Versorgungsspannung der Komparatorvorrichtung an der Pixelelektrode angelegt. Sobald das Rampensignal das Signal, das der gespeicherten elektrischen Ladung entspricht, übersteigt, wird die Spannung an der Pixelelektrode 0 Volt. Dies führt zu einem gepulsten Spannungssignal an der Pixelelektrode mit einer Impulsdauer, die linear von der gespeicherten elektrischen Ladung abhängt. Durch Verändern der Gestalt der Rampenspannung kann die Beziehung zwischen der Impulsdauer und der gespeicherten Spannung, sofern gewünscht, nicht-linear gemacht werden.
  • Weil das Flüssigkristall im Wesentlichen zwischen extremen Zuständen (maximaler Spannung oder 0 Volt) geschaltet wird, ist seine Reaktionszeit geringer als bei einem analogen Spannungsmodulationsantrieb, um Grauwerte zu erreichen.
  • Ein guter Komparator kann nur unter Verwendung von vielen Transistoren hergestellt werden. Wegen der räumlichen Einschränkungen unterhalb eines Pixels werden gemäß der vorliegenden Erfindung nicht-perfekte Komparatorschaltungen verwendet, die jedoch noch für Ergebnisse sorgen, die für die Anwendung (PWM von Signalen) gut genug sind.
  • In dem obigen, die Prinzipien von PWM darstellenden Schaltplan ist die analoge Speicherzelle, beispielsweise eine doppelte DRAM- oder eine Gruppenorganisationszelle, aus Gründen der Einfachheit durch ein einfaches DRAM ersetzt, das aus einem Transistor und einem Speicherkondensator Cs besteht.
  • 20(a) zeigt eine Ausführungsform einer DRAM-Zelle 30, in der eine erste Ausführungsform einer PWM-Schaltung 31 implementiert ist. Wie zuvor angegeben kann die DRAM-Zelle 30 durch irgendeine analoge Speicherzelle, wie beispielsweise eine DDRAM-Zelle oder eine Gruppenorganisationszelle, ersetzt werden. Die PWM-Schaltung 31 umfasst eine Schaltzwecken dienende Schaltung 32 und eine Wellenformungsschaltung 33.
  • Bei der in 20(a) dargestellten Ausführungsform besteht die Schaltzwecken dienende Schaltung 32 aus einem ohmschen Lastwechselrichter, der zwischen einer schrägen niedrigen Spannung, die durch eine Quelle V2 zur Verfügung gestellt ist, und einer konstanten Versorgungsspannung, die durch eine Quelle V1 zur Verfügung gestellt ist, angeschlossen ist. Der ohmsche Lastwechselrichter umfasst einen Hochfahrwiderstand, der durch eine Erschöpfungslast oder einen Transistor M9 gebildet ist, und einen Schalttransistor M12, um die in Reihe angeschlossene Spannung herunterzufahren.
  • Die Wellenformungsschaltung 33 besteht aus einem komplementären Wechselrichter zur Verbesserung des Ausgangssignals. Sie umfasst einen NMOS-Transistor M13 und einen PMOS-Transistor M10, die zwischen der Erde und der Versorgungsspannung V1 in Reihe angeschlossen sind. Die Gates beider Transistoren M10, M13 sind miteinander verbunden
  • Die Schaltung arbeitet wie nachfolgend angegeben. Eine elektrische Ladung wird auf dem Speicherkondensator C1 gespeichert. Eine Spannung, die dieser elektrischen Ladung entspricht, wird mit einer schrägen Spannung V2 verglichen, die an dem Niederspannungsanschluss des ohmschen Lastwechselrichters der Schaltzwecken dienenden Schaltung 32 angelegt ist. Solange die Spannung an dem Speicherkondensator C1 die Summe der schrägen Spannung V2 an dem Niederspannungsanschluss des ohmschen Lastwechselrichters und der Schwellenspannung des Transistors M12 übersteigt, befindet sich der Transistor M12 in einem leitenden Zustand, und befindet sich die Spannung an dem Knoten zwischen dem Gate des Transistors M10 und dem Gate des Transistors M13 auf einem ersten, "hohen" Niveau, das im Wesentlichen gleich der Versorgungsspannung V1 ist. Sobald die Summe der schrägen Spannung V2 und der Schwellenspannung des Transistors M12 die Spannung übersteigt, die der auf dem Kondensator C1 gespeicherten elektrischen Ladung entspricht, wird der Transistor M12 ausgeschaltet, und ist er nicht länger leitfähig. Die Spannung an dem Knoten zwischen dem Gate des Transistors M10 und dem Gate des Transistors M13 befindet sich auf einem zweiten, "niedrigen" Niveau, das im Wesentlichen gleich Null ist.
  • Wenn sich die Spannung an dem Knoten zwischen dem Gate des Transistors M10 und dem Gate des Transistors M13 auf dem ersten, "hohen" Niveau befindet, dann befindet sich der NMOS-Transistor M13 in einem EIN-Zustand, und befindet sich der PMOS-Transistor M10 in einem im AUS-Zustand. Der Lastkondensator C2 entlädt sich zur Erde. Wenn sich die Spannung an dem Knoten zwischen dem Gate des Transistors M10 und dem Gate des Transistors M13 auf dem zweiten, "niedrigen" Niveau befindet, dann befindet sich der PMOS-Transistor M10 in einem EIN-Zustand, und befindet sich der NMOS-Transistor M13 in einem AUS-Zustand. Der LC-Kondensator C2 des Pixelelements lädt sich zu der Versorgungsspannung V1 auf.
  • Die obigen Ausführungen zeigen, dass die Pixelkapazität durch eine reine Impulswelle angetrieben wird, die zwischen einem ersten und einem zweiten stabilen Zustand, mit beispielsweise einem Null- und V1-Niveau, geschaltet wird. Die Dauer der Impulse hängt von der Größe der auf den Kondensator C1 gespeicherten elektrischen Ladung ab.
  • Simulationsergebnisse für die Schaltung von 20(a) sind in 20(b) dargestellt. Das Diagramm umfasst drei Teile: einen oberen Teil, der die angelegten Signale zeigt, einen mittleren Teil, der die Ausgabe des ohmschen Lastwechselrichters für verschiedene Eingabedatensignale zeigt, und einen unteren Teil, der die Pixelelektrodenspannung, d.h. die Ausgabe des komplementären Wechselrichters, für unterschiedliche Datensignale zeigt. Die angelegten Signale umfassen das Rampensignal V2, das Leitungsauswahlsignal V3 und die Videodaten (analogen Spaltendaten) V4. Die Videodaten wie im linken Rahmen des oberen Teils des Diagramms dargestellt umfassen eine Vielzahl von Datensignalen im Bereich von 0,5 bis 3,5 Volt in Schritten von 0,5 Volt. In dem zweiten Rahmen ist das Datensignal stets 0,5 Volt. Das Leitungsauswahlsignal V3 ist 5 Volt, und das Rampensignal V2 verläuft rampenförmig von –0,5 Volt bis 2 Volt. Es ist ersichtlich, dass, beispielsweise für ein Eingangsdatensignal V4 mit 2 Volt, wobei die grafischen Darstellungen, die diesem Signal entsprechen, mit * in 20(b) bezeichnet sind, der Ausgang des ohmschen Lastwechselrichters 32 kein genauer Impuls ist, der Ausgang des komplementären Wechselrichters nähert sich jedoch bereits einem realen Impuls besser an.
  • 21(a) zeigt eine Ausführungsform einer DRAM-Zelle 30, in der eine zweite Ausführungsform einer PWM-Schaltung 34 implementiert ist. Wie zuvor angegeben kann die DRAM-Zelle 30 durch irgendeine analoge Speicherzelle, beispielsweise eine DDRAM-Zelle oder eine Gruppenorganisationszelle, ersetzt werden. Die PWM-Schaltung 34 umfasst eine Schaltzwecken dienende Schaltung 35 und eine Wellenformungsschaltung 33.
  • Die Wellenformungsschaltung 33 ist eine solche wie zuvor unter Bezugnahme auf 20(a) erläutert.
  • Bei der in 21(a) dargestellten Ausführungsform besteht die Schalt zwecken dienende Schaltung 35 aus einem komplementären Wechselrichter, der zwischen der Erde und einer schrägen Versorgungsspannung V2 angeschlossen ist. Der komplementäre Wechselrichter umfasst einen NMOS-Transistor M12 und einen PMOS-Transistor M14, die in Reihe zwischen der Erde und der Versorgungsspannung V2 angeschlossen sind, wodurch die Gates der Transistoren M12 und M14 miteinander und mit den Elektroden des Speicherkondensators C1 verbunden sind.
  • Die Schaltung arbeitet wie nachfolgend angegeben. Eine elektrische Ladung wird auf dem Speicherkondensator C1 gespeichert. Eine Spannung, die dieser elektrischen Ladung entspricht, wird mit einer schrägen Spannung V2 verglichen, die an den Niederspannungsanschluss des komplementären Wechselrichters der Schaltzwecken dienenden Schaltung 35 angelegt ist. Solange die Spannung an dem Speicherkondensator C1 die schräge Spannung V2 übersteigt, ist der Transistor M14 leitfähig. Strom wird zu der Erde geführt, und die Spannung an dem Knoten an den Gates der Transistoren M10 und M13 befindet sich auf einem ersten, "hohen" Niveau, das im Wesentlichen gleich V2 ist. Sobald die schräge Spannung V2 die Spannung übersteigt, die der auf dem Kondensator C1 gespeicherten elektrischen Ladung entspricht, wird der Transistor M14 abgeschaltet, und ist er sich nicht länger leitfähig. Die Spannung an dem Knoten zwischen dem Gate des Transistors M10 und dem Gate des Transistors M13 befindet sich auf einem zweiten, "niedrigen" Niveau im Wesentlichen gleich Null.
  • Wenn sich die Spannung an dem Knoten zwischen dem Gate des Transistors M10 und dem Gate des Transistors M13 auf dem ersten, "hohen" Niveau befindet, dann befindet sich der NMOS-Transistor M13 in einem EIN-Zustand, und befindet sich der PMOS-Transistor M10 in einem AUS-Zustand. Der Lastkondensator C2 entlädt sich zur Erde. Wenn sich die Spannung an dem Knoten zwischen dem Gate des Transistors M10 und dem Gate des Transistors M13 auf dem zweiten, "niedrigen" Niveau befindet, dann befindet sich der PMOS-Transistor M10 in einem EIN-Zustand, und befindet sich der NMOS-Transistor M13 in einem AUS-Zustand. Der LC-Kondensator C2 des Pixelelements lädt sich zu der Versorgungsspannung V1 auf.
  • Die obigen Ausführungen zeigen, dass die Pixelkapazität durch eine reine Impulswellenschaltung zwischen einem ersten und einem zweiten stabilen Zustand, mit beispielsweise einem Null- und V1-Niveau, angetrieben wird. Die Dauer der Impulse hängt von der Größe der auf dem Speicherkondensator C1 gespeicherten elektrischen Ladung und von der Zeitkonstante für das Entladen des Speicherkondensators C1 ab.
  • Simulationsergebnisse für die Schaltung von 21(a) sind in 21(b) dargestellt. Das Diagramm umfasst drei Teile: einen oberen Teil, der die angelegten Signale zeigt, einen mittleren Teil, der die Ausgabe des ohmschen Lastwechselrichters für verschiedene Eingabedatensignale zeigt, und einen unteren Teil, der die Pixelelektrodenspannung, d.h. die Ausgabe des komplementären Wechselrichters, für unterschiedliche Datensignale zeigt. Die angelegten Signale umfassen das Rampensignal V2, das Leitungsauswahlsignal V3 und die Videodaten (analogen Spaltendaten) V4. Die Videodaten wie im linken Rahmen des oberen Teils des Diagramms dargestellt umfassen eine Vielzahl von Datensignalen im Bereich von 0,8 bis 2 Volt in Schritten von 0,3 Volt. In dem zweiten Rahmen ist das Datensignal stets 0,8 Volt. Das Leitungsauswahlsignal V3 ist 5 Volt; es kann jedoch niedriger sein. Das Rampensignal V2 verläuft rampenförmig von 1,5 Volt bis 3,5 Volt. Es ist ersichtlich, dass, beispielsweise für ein Eingangsdatensignal V4 mit 1,4 Volt, wobei die grafischen Darstellungen, die diesem Signal entsprechen, mit * in 21(b) bezeichnet sind, der Ausgang des ohmschen Lastwechselrichters 35 kein genauer Impuls ist, der Ausgang des komplementären Wechselrichters nähert sich jedoch fast perfekt einem realen Impuls an.
  • 22(a) zeigt eine Ausführungsform einer DRAM-Zelle 30, in der eine dritte Ausführungsform einer PWM-Schaltung 36 implementiert ist. Wie zuvor angegeben kann die DRAM-Zelle 30 durch irgendeine analoge Speicherzelle, beispielsweise eine DDRAM-Zelle oder eine Gruppenorganisationszelle, ersetzt werden. Die PWM-Schaltung 36 umfasst einen parallel schaltenden Widerstand R1 und eine Wellenformungsschaltung 33.
  • Die Wellenformungsschaltung 33 ist eine solche wie zuvor unter Bezugnahme auf 20(a) erläutert.
  • Die Schaltung arbeitet wie nachfolgend angegeben. Das Eingabesignal wird auf dem Kondensator C1 gespeichert und mit der Erde über einen sehr hohen Widerstand R1 verbunden. Auf diese Weise ist eine RC-Schaltung gebildet. Der Kondensator C1 entlädt sich zur Erde mit einer Zeitkonstante, die von dem Widerstandswert dieses Widerstands R und dem Wert der Kapazität des Speicherkondensators C1 abhängt. Solange die Spannung, die der auf dem Speicherkondensator C1 gespeicherten elektrischen Ladung entspricht, hoch genug ist, ist der Transistor M12 leitfähig, und entlädt sich der Kondensator C2 zur Erde. Wenn die elektrische Ladung auf dem Speicherkondensator C1 genügend abgefallen ist, d.h. die Spannung, die der Restladung auf dem Speicherkondensator C1 entspricht, unter einen bestimmten Wert abfällt, wird der Transistor M12 AUS geschaltet, wird der Transistor M14 EIN geschaltet, und wird der IC-Kondensator C2 des Pixelelements auf einen hohen Spannungswert V1 aufgeladen.
  • Die obigen Ausführungen zeigen, dass die Pixelkapazität durch ein Impulswellenschalten zwischen einem ersten und einem zweiten stabilen Zustand, mit beispielsweise einem Null- und V1-Niveau, angetrieben wird. Die Dauer der Impulse hängt von der Größe der auf dem Speicherkondensator C1 gespeicherten elektrischen Ladung und von der Zeitkonstante für das Entladen des Speicherkondensators C1 ab.
  • Ein ausreichend hoher Widerstandswert wird benötigt, um eine ausreichende Dauer der Impulse zu erhalten. Beispielsweise für eine Framerate mit 360 Hz, die einer Framezeit etwas kürzer als 3 ms entspricht, sollte die RC-Konstante der Schaltung in der Größenordnung von 3 ms liegen. Wenn Cs im Bereich von 20 fF liegt, dann liegt R in der Größenordnung von 1011 Ohm. Dies ist eine sehr attraktive Schaltung, da es nicht notwendig ist, dass ein Rampensignal vorgesehen wird. Der Widerstand kann durch einen Transistor mit einem gepulsten Gatesignal mit niedrigem Arbeitsverhältnis emuliert werden.
  • Simulationsergebnisse für die Schaltung von 22(a) sind in 22(b) dargestellt. Das Diagramm umfasst drei Teile: einen oberen Teil, der die angelegten Signale zeigt, einen mittleren Teil, der die Spannung an dem Speicherkondensator C1 für die unterschiedlichen Eingabedatensignale zeigt, und einen unteren Teil, der die Pixelelektrodenspannung, d.h. die Ausgabe des komplementären Wechselrichters, für die unterschiedlichen Datensignale zeigt.
  • Die angelegten Signale umfassen das Leitungsauswahlsignal V3 und die Videodaten (analogen Spaltendaten) V4. Die Videodaten wie im linken Rahmen des oberen Teils des Diagramms dargestellt umfassen eine Vielzahl von Datensignalen im Bereich von 2,3 bis 3,5 Volt in Schritten von 0,3 Volt. In dem zweiten Rahmen ist das Datensignal stets 2,3 Volt. Das Leitungsauswahlsignal V3 ist 5 Volt. Es ist ersichtlich, dass, beispielsweise für ein Eingabedatensignal V4 mit 2,0 Volt, wobei die grafischen Darstellungen, die diesem Signal entsprechen, mit * in 22(b) bezeichnet sind, sich der Ausgang des komplementären Wechselrichters 33 einem Impulssignal annähert. Die Steilheit des Impulses des Ausgangssignals würde sogar besser, wenn auf den komplementären Wechselrichter ein zweiter Wechselrichter (in den Zeichnungen nicht dargestellt) folgen würde.
  • 23 zeigt eine weitere Ausführungsform der vorliegenden Erfindung. Sie umfasst eine DRAM-Zelle 30, in der eine dritte Ausführungsform einer PWM-Schaltung 38 implementiert ist. Wie zuvor angegeben kann die DRAM-Zelle 30 durch irgendeine analoge Speicherzelle, wie beispielsweise eine DDRAM-Zelle oder eine Gruppenorganisationszelle, ersetzt werden. Die PWM-Schaltung 38 umfasst eine Wellenformungsschaltung 33, die eine solche wie zuvor mit Bezug auf 20 erläutert ist. Die Ausführungsform von 23 kommt der Ausführungsform von 22 nahe, jedoch kann der Widerstand 37 durch einen Stromspiegel 39 ersetzt werden. Dieser Stromspiegel umfasst einen ersten Transistor M17, einen zweiten Transistor M18 und eine Stromquelle I1. Der erste Transistor M17 befindet sich innerhalb des Pixels, der zweite Transistor M18 und die Stromquelle I1 sind allen Pixeln des Displays oder eine Vielzahl derselben gemeinsam.
  • Die Schaltung arbeitet wie nachfolgend angegeben. Die Transistoren M18 und M17 wirken als Stromspiegel. Eine Stromquelle I1, die der gesamten Anordnung oder einem Teil der gesamten Anordnung (beispielsweise einer einzelnen Zeile oder Spalte oder eine Gruppe von Zeilen oder Spalten) gemeinsam sein kann, induziert einen festgelegten Strom in den Transistor M18. Weil M17 die gleiche Gatequellenspannung wie M18 aufweist, ist der durch M17 fließende Strom proportional zu dem durch M18 fließenden Strom und damit proportional zu dem durch die Stromquelle I1 zur Verfügung gestellten Strom. Der Proportionalitätsfaktor ist das Verhältnis zwischen dem Verhältnis zwischen Breite und Länge des Kanals des Transistors M17 und dem Verhältnis zwischen Breite und Länge des Kanals des Transistors M18. Wenn das Verhältnis zwischen Breite und Länge des Kanals des Transistors M17 viel größer als dasjenige von M18 ist, kann ein sehr kleiner Strom in M17 induziert werden. Der Transistor M18 kann in jedem Pixel enthalten sein oder kann mehreren Pixeln, einer Zeile oder einer Spalte von Pixeln oder sogar der ganzen Anordnung gemeinsam sein. In allen Fällen ausgenommen den ersten verbraucht M18 keinen beträchtlichen Teil der beschränkten, zur Verfügung stehenden Siliziumfläche innerhalb jedes Pixels.
  • Der in M17 induzierte kleine Strom entlädt den Kondensator C1 mit einer konstanten Rate. Solange die Spannung, die der auf dem Speicherkondensator C1 gespeicherten elektrischen Ladung entspricht, hoch genug ist, ist der Transistor M12 leitfähig, und entlädt sich der Kondensator C2 zur Erde. Wenn die elektrische Ladung an dem Speicherkondensator C1 genügend abgefallen ist, d.h. die Spannung, die der auf dem Speicherkondensator C1 verbleibenden Ladung entspricht, unter einen bestimmten Wert absinkt, wird der Transistor M12 AUS geschaltet, wird der Transistor M14 EIN geschaltet, und wird der IC-Kondensator C2 des Pixelelements auf ein hohes Spannungsniveau V1 aufgeladen.
  • Die obigen Ausführungen zeigen, dass die Pixelkapazität C2 durch eine Impulswellenschaltung zwischen einem ersten und einem zweiten stabilen Zustand, mit beispielsweise einem Null- und V1-Niveau, angetrieben wird. Die Dauer der Impulse hängt von der Größe der auf dem Speicherkondensator C1 anfänglich gespeicherten elektrischen Ladung, von dem Wert des durch die Stromquelle I1 induzierten Stroms und von dem Verhältnis der Verhältnisse zwischen Breite und Länge des Kanals der Transistoren M17 und M18 ab.
  • In Hinblick auf die vorausgehende Ausführungsform wird die Steilheit des Impulses des Ausgangssignals sogar besser, wenn auf den komplementären Wechselrichter 33 ein zweiter Wechselrichter (in den Zeichnungen nicht dargestellt) folgen würde.
  • Gemäß einer weiteren Ausführungsform können Strombegrenzungstransistoren M20, M21, M22 in irgendeiner der Wechselrichterstrukturen vorgesehen sein. Dies ist in 24 dargestellt, die eine solche Wechselrichterstruktur in Verbindung mit Strombegrenzungstransistoren M21, M22 zeigt. Die Wechselrichterstruktur in dieser Figur wird als Komparator verwendet, jedoch können die Strombegrenzungstransistoren auch bei einer Wellenformungsschaltung Verwendung finden. Strobesignale V8 und V9 werden benötigt, um die Strombegrenzungstransistoren M21, M22 anzutreiben.
  • Die Arbeitsweise dieser Schaltung ist wie nachfolgend angegeben: eine analoge Spannung ist auf dem Kondensator C3 gespeichert worden. Dies ist in 24 als eine Quelle V1 mit festgelegter Spannung dargestellt, die zuerst mit C3 verbunden und anschließend hiervon über ein Schaltelement getrennt wird. Der Wechselrichter, der M12 und M14 aufweist, arbeitet als Komparator, der die auf C3 gespeicherte Spannung mit der eigenen Umwandlungsspannung des Wechselrichters vergleicht. Diese Umwandlungsspannung verändert sich im Laufe der Zeit, weil die Versorgungsspannung des Wechselrichters ein Rampensignal, V5, ist. Die Ausgabe des Wechselrichters ist ein Impulssignal, das niedrig ist, solange die Umwandlungsspannung des Wechselrichters niedriger als die auf dem Speicherkondensator C3 gespeicherte Spannung ist, und das hoch ist, sobald die Umwandlungsspannung des Wechselrichters die auf C3 gespeicherte Spannung übersteigt. In soweit ist dies exakt das gleiche wie der Komparator bei der in 21(a) dargestellten PWM-Ausführungsform. Der Stromverbrauch eines solchen Komparators ist sehr hoch, weil der Wechselrichter fast konstant nahe bei seinem Umwandlungspunkt arbeitet, bei dem sich der Strom auf seinem Maximum befindet. Um den Stromverbrauch zu begrenzen werden zwei Strombegrenzungstransistoren M21 und M22 hinzugefügt, die als Schalter arbeiten und die während der meisten Zeit ausgeschaltet sind und gleichzeitig und periodisch durch Strobeimpulse mit einem kurzen Arbeitszyklus aktiviert werden. Die zwei Strombegrenzungstransistoren M21, M22 sind zu jeder Zeit leitfähig, der Wechselrichter arbeitet als Komparator und vergleicht seine Umwandlungsspannung mit der Spannung auf dem Speicherkondensator C3. Die Ausgabe des Wechselrichters variiert entsprechend. Diese Ausgabe kann beispielsweise als Eingabe eines zweiten Wechselrichters verwendet werden, der als Wellenformungsschaltung (in 24 nicht dargestellt) arbeitet. Die Strombegrenzungstransistoren M21, M22 sind zu jeder Zeit ausgeschaltet, der Wechselrichter arbeitet nicht, jedoch bleibt die auf dem Pixelkondensator C2 gespeicherte Ausgangspannung intakt. Auch fließt kein Strom durch den Wechselrichter, solange M21 und M22 ausgeschaltet sind. Dies begrenzt den Stromverbrauch der Wechselrichterschaltung.
  • Die Strombegrenzungstransistoren M21, M22 können auch in einem Wechselrichter eingebaut sein, der als Wellenformungsschaltung arbeitet. In diesem Fall ist die Eingabespannung die Ausgabe eines Komparators, und ist die Ausgangspannung mit der Pixelkapazität verbunden. Ebenfalls ist in diesem Fall die Versorgungsspannung des Wechselrichters konstant gehalten.
  • Ein Vorteil der Schaltung mit den Strombegrenzungstransistoren M21, M22 wie beispielsweise in 24 dargestellt besteht darin, dass der Stromverbrauch stark herabgesetzt ist.
  • Ein innovativer Aspekt der vorliegenden Erfindung ist die geringe Anzahl von Transistoren, die für die PWM-Schaltungen benötigt wird: es werden weni ger als 10 Transistoren verwendet. Dies ist von Bedeutung, damit eine PWM-Schaltung in dem begrenzten Raum unterhalb jedes Pixels angebracht werden kann.
  • Während die Erfindung unter Bezugnahme auf bevorzugte Ausführungsformen dargestellt und beschrieben worden ist, ist es für den Fachmann selbstverständlich, dass verschiedene Änderungen oder Modifikationen in Gestalt und im Detail durchgeführt werden können, ohne den Umfang dieser Erfindung wie durch die beigefügten Ansprüchen definiert zu verlassen.

Claims (33)

  1. Anordnung von Pixeln, wobei jedes Pixel Folgendes aufweist: ein Pixelelement (CLC) mit einem Flüssigkristallmaterial, wobei jedes Pixelelement (CLC) eine erste Pixelelektrode zur Einzelsteuerung des Pixelelements und eine zweite Pixelelektrode aufweist, die zweite Pixelelektrode im Wesentlichen alle Pixelelemente (CLC) in der Anordnung verbindet und an einer gemeinsamen Gegenelektrode (Rückplatte) angeschlossen ist, die erste und zweite Pixelelektrode einen ersten Kondensator (CLC) und das Pixelelement (CLC) eine Schwellenspannung und eine Modulationsspannung aufweist, eine Pixel-Auffrischschaltung zum Übertragen der elektrischen Ladung in Bezug auf einen Pixeldatenwert von einem Dateneingang (col) des Pixels zur ersten Pixelelektrode über einen Ladungsübertragungsweg (M1, M2; SA, MA; SB, MB), ein erstes Speicherelement (CS1; Csta; Cstb), welches an den Pixeldateneingang (col) gekoppelt ist, zum Speichern der elektrischen Ladung in Bezug auf den Pixeldatenwert, einem ersten Schaltelement (M2; MA; MB), welches sich zwischen dem ersten Speicherelement (CS1; Csta; Cstb) und der ersten Pixelelektrode befindet, zum Steuern der Ladungsübertragung vom ersten Speicherelement (CS1; Csta; Cstb) durch den Ladungsübertragungsweg (M1, M2; SA, MA; SB, MB) zur ersten Pixelelektrode, wobei das erste Schaltelement (M2; MA; MB) und das erste Speicherelement (CS1; Csta; Cstb) adaptiert sind, um zusammenzuwirken, um Ladung in Bezug auf den Pixeldatenwert passiv entlang des Ladungsübertragungsweges (M1, M2; SA, MA; SB, MB) zum ersten Kondensator (CLC) zu übertragen, dadurch gekennzeichnet, dass die Anordnung zudem eine Einrichtung zum Anlegen einer sich dynamisch ändernden Spannung an die gemeinsame Gegenelektrode (Rückplatte) aufweist, wobei sich die sich dynamisch ändernde Spannung zwi schen minus der Schwellenspannung (–VT) der Pixelelemente (CLC) und der Summe (VT + Vm) der Schwellenspannung und Modulationsspannung des Pixelelements (CLC) derart ändert, dass der Pixeldatenwert ein Signal ist, welches zwischen null Volt und einem Datenspannungswert beinhaltet ist, und der Datenspannungswert nicht kleiner als die Modulationsspannung (Vm) und kleiner als die Summe (VT + Vm) der Modulationsspannung und Schwellenspannung eines der Pixelelemente (CLC) ist.
  2. Anordnung nach Anspruch 1, wobei das erste Speicherelement (CS1; Csta; Cstb) eine erste und eine zweite Elektrode aufweist, wobei die erste Elektrode an den Pixeldateneingang (col) gekoppelt ist, dadurch gekennzeichnet, dass die zweite Elektrode geerdet ist.
  3. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass jedes Pixel zudem eine Umwandlungseinrichtung zum Umwandeln einer gespeicherten Menge an elektrischer Ladung in Bezug auf den Pixeldatenwert in einen Impuls mit einer Impulsdauer zum Steuern des Pixelelements (CLC) aufweist, wobei die Impulsdauer der gespeicherten Menge an elektrischer Ladung entspricht.
  4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Umwandlungseinrichtung eine Komparatorvorrichtung aufweist.
  5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Komparatorvorrichtung einen Schaltkreis (32) und eine Wellenformungsschaltung (33) aufweist, um die erste Pixelelektrode mit einer Impulswelle zu versorgen.
  6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, dass der Schaltkreis (32) einen ohmschen Lastwechselrichter aufweist.
  7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass der ohmsche Lastwechselrichter einen ersten und zweiten Versorgungsanschluss zum Anschließen an einer niedrigeren Versorgungsspannung bzw. höheren Versor gungsspannung aufweist, wobei einer des ersten oder zweiten Versorgungsanschlusses an einer Quelle für eine geneigt verlaufende Spannung angeschlossen ist.
  8. Anordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Wellenformungsschaltung (33) mindestens einen komplementären Wechselrichter aufweist.
  9. Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Komparatorvorrichtung eine parallel schaltende Widerstandsvorrichtung und einen Wechselrichter aufweist.
  10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, dass die parallel schaltende Widerstandsvorrichtung ein Widerstand ist.
  11. Anordnung nach Anspruch 9, dadurch gekennzeichnet, dass die parallel schaltende Widerstandsvorrichtung ein Transistor mit einem gepulsten Gatesignal mit einer niedrigen Einschaltdauer ist.
  12. Anordnung nach Anspruch 9, dadurch gekennzeichnet, dass die parallel schaltende Widerstandsvorrichtung eine Stromspiegelschaltung aufweist.
  13. Anordnung nach einem der Ansprüche 4 bis 12, dadurch gekennzeichnet, dass die Komparatorvorrichtung mindestens einen Strombegrenzungstransistor aufweist.
  14. Anordnung nach einem der Ansprüche 3 bis 13, dadurch gekennzeichnet, dass die Umwandlungseinrichtung weniger als 10 Transistoren aufweist.
  15. Anordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Ladung in Bezug auf den Pixeldatenwert, wenn in einem ersten Speicherelement (CS1; Csta; Cstb) gespeichert, eine Datenspannung über das erste Speicherelement (CS1; Csta; Cstb) erzeugt und die passive Ladungsübertragung im Wesentlichen die gleiche Spannung wie die Datenspannung auf der ersten Pixelelektrode anlegt.
  16. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Pixel-Auffrischschaltung zudem Folgendes aufweist: eine Spiegelungsschaltung zur verlustfreien Spiegelung des auf dem ersten Speicherelement (CS1; Csta; Cstb) gespeicherten Pixeldatenwertes zur ersten Pixelelektrode des Pixelelements (CLC).
  17. Anordnung nach Anspruch 16, dadurch gekennzeichnet, dass die Spiegelungsschaltung Folgendes aufweist: ein erstes Schaltelement (M2; MA; MB) mit einer ersten und zweiten Datenelektrode und Steuerelektrode, wobei das erste Schaltelement (M2; MA; MB) mit der ersten Datenelektrode desselben an einer Elektrode des ersten Speicherelements (CS1; Csta; Cstb) und mit der zweiten Datenelektrode desselben an der ersten Pixelelektrode angeschlossen ist, ein zweites Speicherelement (CS2) zum Speichern von Datenwerten, wobei das zweite Speicherelement (CS2) eine erste und zweite Elektrode aufweist, wobei das zweite Speicherelement (CS2) mit der ersten Elektrode desselben an der zweiten Datenelektrode des ersten Schaltelements (M2; MA; MB) und mit der zweiten Elektrode desselben an der Steuerelektrode des ersten Schaltelements (M2; MA; MB) angeschlossen ist, und eine Rückstelleinrichtung zum Zurückstellen des im zweiten Speicherelement (CS2) gespeicherten Datenwertes.
  18. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sie zudem ein zweites Schaltelement (M1; SA, SB) zwischen dem ersten Speicherelement (CS1; Csta Cstb) und einer Datenleitung zum Liefern von Pixeldatenwerten aufweist.
  19. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Pixelelement (CLC) ein LCOS-Element aufweist.
  20. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das erste Speicherelement (CS1; Csta; Cstb) ein Speicherkondensator ist.
  21. Anordnung nach Anspruch 17 oder einem Anspruch, welcher von Anspruch 17 abhängt, dadurch gekennzeichnet, dass das zweite Speicherelement (CS2) ein Speicherkondensator ist.
  22. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das erste Schaltelement (M2; MA; MB) ein Transistor ist.
  23. Anordnung nach einem der Ansprüche 18 bis 23, dadurch gekennzeichnet, dass das zweite Schaltelement (M1; SA; SB) ein Transistor ist.
  24. Verfahren zum Auffrischen von Pixelwerten einer Anordnung aus Flüssigkristallmaterial-Pixeln, wobei jedes Pixel ein Pixelelement (CLC) mit einer ersten Pixelelektrode zur Einzelsteuerung des Pixelelements (CLC) und einer zweiten Pixelelektrode aufweist, wobei die zweite Elektrode von im Wesentlichen allen Pixelelementen (CLC) in der Anordnung an einer gemeinsamen Gegenelektrode (Rückplatte) angeschlossen ist, das Pixelelement (CLC) eine Schwellenspannung und eine Modulationsspannung aufweist, dadurch gekennzeichnet, dass das Verfahren das passive Übertragen von Ladung in Bezug auf die Pixeldaten zur ersten Pixelelektrode und das Anlegen einer sich dynamisch ändernden Spannung an die gemeinsame Gegenelektrode (Rückplatte) aufweist, wobei sich die sich dynamisch ändernde Spannung zwischen minus der Schwellenspannung (–VT) der Pixelelemente (CLC) und der Summe (VT + Vm) der Schwellenspannung und Modulationsspannung der Pixelelemente (CLC) derart ändert, dass die Pixeldaten ein Signal sind, welches zwischen null Volt und einem Datenspannungswert beinhaltet, wobei der Datenspannungswert nicht kleiner als die Modulati onsspannung (Vm) und kleiner als die Summe (VT + Vm) des Modulationswertes und der Schwellenspannung eines der Pixelelemente (CLC) ist.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass es zudem vor dem Übertragen der Ladung in Bezug auf die Pixeldaten, das Speichern der Ladung in Bezug auf die Pixeldaten aufweist.
  26. Verfahren nach einem der Ansprüche 24 oder 25, dadurch gekennzeichnet, dass das passive Übertragen von Ladung in Bezug auf die Pixeldaten das Übertragen von analogen Pixeldaten aufweist.
  27. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass es zudem das Umwandeln der gespeicherten Ladung in einen Impuls mit einer Impulsdauer zur Steuerung des Pixelelements (CLC) aufweist, wobei die Impulsdauer einer Menge der gespeicherten Ladung entspricht.
  28. Verfahren nach einem der Ansprüche 24 bis 27, dadurch gekennzeichnet, dass das Übertragen mit der an die gemeinsame Gegenelektrode (Rückplatte) angelegten, sich dynamisch ändernden Spannung synchronisiert ist.
  29. Verfahren nach einem der Ansprüche 24 bis 29, dadurch gekennzeichnet, dass es zudem das Pulsen von Lichtquellen mit unterschiedlichen Farben aufweist, wobei das Pulsen einer Lichtquelle mit einer neuen Farbe mit dem Übertragen synchronisiert ist.
  30. Verfahren nach einem der Ansprüche 24 bis 30, dadurch gekennzeichnet, dass es zudem das vorübergehende Multiplexieren von Lichtquellen mit unterschiedlichen Farben aufweist, um eine Farbänderung auf dem Pixelelement (CLC) zu erhalten, wobei das Übertragen ein erstes Übertragen und ein zweites Übertragen aufweist, wobei das erste Übertragen mit den Änderungen in der an die gemeinsame Gegenelektrode (Rückplatte) angelegten, sich dynamisch ändernden Spannung synchronisiert ist und das zweite Übertragen mit der Farbänderung auf dem Pixelelement (CLC) synchronisiert ist.
  31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass es zudem das Speichern von Ladung in Bezug auf komplementäre Pixeldaten aufweist.
  32. Verfahren nach einem der Ansprüche 24 bis 31, dadurch gekennzeichnet, dass der Schritt des passiven Übertragens von Pixeldaten die verlustfreie Spiegelung der Daten von einem ersten Speicherelement (CS1; Csta; Cstb) zur ersten Pixelelektrode des Pixelelements (CLC) aufweist.
  33. Verfahren nach einem der Ansprüche 24 bis 31, dadurch gekennzeichnet, dass der Schritt des passiven Übertragens von Pixeldaten das Übertragen der Daten von einem eines Satzes an Speicherelementen über ein Schaltelement von einer Vielzahl von wechselseitig alleinig angetriebenen Schaltelementen aufweist.
DE60315160T 2002-06-24 2003-06-24 Pixelschaltung für eine bildanzeige mit aktiver matrix und aktualisierungsverfahren dafür Expired - Fee Related DE60315160T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0214468 2002-06-24
GBGB0214468.1A GB0214468D0 (en) 2002-06-24 2002-06-24 Refresh pixel circuit for active matrix
PCT/BE2003/000108 WO2004001715A1 (en) 2002-06-24 2003-06-24 Refresh pixel circuit for active matrix

Publications (2)

Publication Number Publication Date
DE60315160D1 DE60315160D1 (de) 2007-09-06
DE60315160T2 true DE60315160T2 (de) 2008-04-10

Family

ID=9939120

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60315160T Expired - Fee Related DE60315160T2 (de) 2002-06-24 2003-06-24 Pixelschaltung für eine bildanzeige mit aktiver matrix und aktualisierungsverfahren dafür

Country Status (10)

Country Link
US (1) US7423619B2 (de)
EP (1) EP1516314B1 (de)
JP (1) JP2005531019A (de)
CN (1) CN100437720C (de)
AT (1) ATE368275T1 (de)
AU (1) AU2003236619A1 (de)
DE (1) DE60315160T2 (de)
GB (1) GB0214468D0 (de)
IL (1) IL165880A0 (de)
WO (1) WO2004001715A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034791B1 (en) * 2000-12-14 2006-04-25 Gary Odom Digital video display employing minimal visual conveyance
TWI220748B (en) * 2003-07-28 2004-09-01 Toppoly Optoelectronics Corp Low temperature poly silicon display
US7567372B2 (en) 2003-08-29 2009-07-28 Nokia Corporation Electrical device utilizing charge recycling within a cell
US7643020B2 (en) * 2003-09-30 2010-01-05 Intel Corporation Driving liquid crystal materials using low voltages
JP4198121B2 (ja) 2004-03-18 2008-12-17 三洋電機株式会社 表示装置
FR2873227B1 (fr) * 2004-07-13 2006-09-15 Thales Sa Afficheur matriciel
WO2006035390A1 (en) * 2004-09-30 2006-04-06 Koninklijke Philips Electronics N.V. Liquid crystal display device having deep trench isolated cmos pixel transistors
US20070273629A1 (en) * 2006-05-23 2007-11-29 Bily Wang Display drive circuit and drive method for the same
KR20070122317A (ko) * 2006-06-26 2007-12-31 삼성전자주식회사 액정 모듈, 액정 모듈의 구동 방법 및 액정표시장치
EP2075789A3 (de) * 2007-12-25 2010-01-06 TPO Displays Corp. Steuerungsverfahren und -schaltung für transiente Effekte und zugehöriges Bildanzeigesystem
US7796201B2 (en) * 2008-03-17 2010-09-14 Himax Display, Inc. Pixel device having a capacitor comprising metal layers and a capacitor having poly-silicon layers
CN102687025B (zh) * 2009-12-11 2015-07-29 Abb技术有限公司 具有改进断电性能的磁光电流换能器
KR101132088B1 (ko) * 2010-07-15 2012-04-02 삼성모바일디스플레이주식회사 액정표시장치
WO2012090803A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 液晶表示装置
TW201709192A (zh) * 2015-08-31 2017-03-01 友達光電股份有限公司 像素驅動電路及其驅動方法
KR102317249B1 (ko) * 2019-08-13 2021-10-25 (주) 리가스텍 엘코스 디스플레이 픽셀 구조
CN113299235B (zh) * 2021-05-20 2022-10-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN117437891B (zh) * 2023-11-20 2024-04-26 广州文石信息科技有限公司 墨水屏的清屏显示方法、装置、电子设备以及存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3103657B2 (ja) * 1992-03-23 2000-10-30 松下電器産業株式会社 電圧保持回路及び容量結合網を有するａ／ｄ変換器
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
US6078303A (en) * 1996-12-19 2000-06-20 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
JP3292093B2 (ja) * 1997-06-10 2002-06-17 株式会社日立製作所 液晶表示装置
JP2001091973A (ja) * 1999-09-27 2001-04-06 Matsushita Electric Ind Co Ltd 液晶表示素子および液晶表示素子の駆動方法
JP3558934B2 (ja) * 1999-10-14 2004-08-25 アルプス電気株式会社 アクティブマトリクス型液晶表示装置
WO2001077747A2 (en) 2000-04-05 2001-10-18 Digital Reflection, Inc. Reflective microdisplay for light engine based video projection applications
AU2001268271A1 (en) 2000-06-08 2001-12-17 Digital Reflecton, Inc. Active matrix silicon substrate for lcos microdisplay
JP2002099255A (ja) * 2000-09-25 2002-04-05 Ricoh Co Ltd データ変換方法、シリアル−パラレル変換ｉｃ、作像回路、表示装置
GB2367413A (en) 2000-09-28 2002-04-03 Seiko Epson Corp Organic electroluminescent display device
US7038671B2 (en) * 2002-02-22 2006-05-02 Intel Corporation Digitally driving pixels from pulse width modulated waveforms

Also Published As

Publication number Publication date
US20060007192A1 (en) 2006-01-12
US7423619B2 (en) 2008-09-09
CN1698090A (zh) 2005-11-16
EP1516314B1 (de) 2007-07-25
AU2003236619A1 (en) 2004-01-06
GB0214468D0 (en) 2002-08-07
DE60315160D1 (de) 2007-09-06
JP2005531019A (ja) 2005-10-13
ATE368275T1 (de) 2007-08-15
AU2003236619A8 (en) 2004-01-06
IL165880A0 (en) 2006-01-15
WO2004001715A1 (en) 2003-12-31
EP1516314A1 (de) 2005-03-23
CN100437720C (zh) 2008-11-26

Similar Documents

Publication Publication Date Title
DE60315160T2 (de) Pixelschaltung für eine bildanzeige mit aktiver matrix und aktualisierungsverfahren dafür
DE60131819T2 (de) Flüssigkristallanzeige mit aktiver Matrix und Steuerverfahren dafür
DE3311928C2 (de)
DE602004011521T2 (de) Schaltung zur signalverstärkung und verwendung dieser in aktivmatrix-bauelementen
DE10257875B9 (de) Schieberegister mit eingebautem Pegelschieber
DE60207192T2 (de) Aktivmatrixanzeige, organische aktivmatrix-elektro-lumineszenzanzeige und verfahren zu ihrer ansteuerung
DE3448306C2 (de)
DE69914302T2 (de) Elektrolumineszierende anzeigevorrichtungen mit aktiver matrix
DE69530060T2 (de) Energiesparschaltung und steuerverfahren für flüssigkristallanzeige
DE60207769T2 (de) Anzeigegerät mit Aktivmatrix
DE69921606T2 (de) Elektroliminizente anzeigeanordnung mit aktiven raster
DE60121650T2 (de) Verfahren und Einrichtung zur Graustufensteuerung von Anzeigetafeln
DE3619366C2 (de)
DE112012004358B4 (de) Flüssigkristallanzeige mit Verbesserung der Farbauswaschung und Verfahren zum Ansteuern derselben
DE3346271A1 (de) Verfahren zum treiben einer aktiven matrix-anzeigevorrichtung
DE102020116090A1 (de) Elektrolumineszenzanzeigefeld mit einer Pixelansteuerschaltung
DE3643149C2 (de)
DE102019123019A1 (de) Lichtemissionsanzeigevorrichtung und Verfahren zu ihrer Ansteuerung
EP2564383B1 (de) Pixelschaltung für ein aktiv-matrix oled-display
DE3432991A1 (de) Treiberanordnung mit schalttransistoren fuer fluessigkristalldisplays
DE102008005855A1 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Treiben derselben
DE102009001310A1 (de) Anzeigedisplay mit einer Aktivmatrix von Elektrobenetzungszellen
DE3334933A1 (de) Verfahren zum treiben einer matrixanzeigeeinrichtung
DE102012017152A1 (de) Ansteuerverfahren und Bildschirm, welcher das Verfahren nutzt.
DE69933238T2 (de) Modifizierte Bitebenen mit Gewichtung zur Graustufenanzeige in optischen Anordnungen

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Representative=s name: BIRD, W., MA. CENG. MIEE, PAT.-ANW., WINKSELE, BE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee