TW201709192A - 像素驅動電路及其驅動方法 - Google Patents
像素驅動電路及其驅動方法 Download PDFInfo
- Publication number
- TW201709192A TW201709192A TW104128666A TW104128666A TW201709192A TW 201709192 A TW201709192 A TW 201709192A TW 104128666 A TW104128666 A TW 104128666A TW 104128666 A TW104128666 A TW 104128666A TW 201709192 A TW201709192 A TW 201709192A
- Authority
- TW
- Taiwan
- Prior art keywords
- liquid crystal
- transistor
- level
- crystal capacitor
- electrically coupled
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
像素驅動電路包含第一電容、資料輸入電路、液晶電容、充電電路以及第一反相電路。第一電容具有第一端用以接收第一參考電壓、以及第二端。資料輸入電路電性耦接第一電容,資料輸入電路根據掃描訊號將資料訊號輸入至第一電容之第二端。液晶電容具有第一端與第二端。充電電路電性耦接液晶電容之第一端,充電電路用以根據第一電容之第二端的電位控制液晶電容之第一端的電位。第一反相電路具有輸入端以及輸出端,第一反相電路之輸入端電性耦接液晶電容之第一端或第一電容之第一端,第一反相電路之輸出端電性耦接液晶電容之第二端。
Description
本發明是關於一種像素驅動電路及其驅動方法,且特別是有關於一種不受高頻效應影響的像素驅動電路及其驅動方法。
隨著平面電視、平板電腦的普及,液晶顯示技術亦迅速地發展。一般來說,液晶顯示裝置透過資料訊號控制液晶分子的偏轉程度來達成不同灰階效果。
然而隨著解析度及圖框頻率提高,電路操作之掃描訊號以及資料訊號頻率也隨之提高,使得液晶的介電係數受到操作頻率的影響而改變,亦即頻率越高則介電係數越低。在介電係數降低的情況下,液晶電容值亦隨之降低,此現象將進一步影響液晶分子的偏轉程度及液晶顯示裝置的灰階效果。
本發明之一態樣是在於提供一種像素驅動電路。像素驅動電路包含液晶電容、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體以及第一電容。液晶
電容,具有第一端與第二端。第一電晶體,具有第一端用以接收第一參考電壓、第二端電性耦接液晶電容之第一端、以及控制端。第二電晶體,具有第一端用以接收第二參考電壓、第二端電性耦接液晶電容之第一端、以及控制端用以接收第二參考電壓。第三電晶體,具有第一端用以接收第一參考電壓、第二端電性耦接液晶電容之第二端、以及控制端電性耦接液晶電容之第一端。第四電晶體,具有第一端用以接收第二參考電壓、第二端電性耦接液晶電容之第二端、以及控制端用以接收第二參考電壓。第五電晶體,具有第一端用以接收資料訊號、第二端電性耦接第一電晶體之控制端、以及控制端用以接收掃描訊號。第一電容,具有第一端用以接收第一參考電壓、以及第二端電性耦接第一電晶體之控制端。
本發明之另一態樣是在於提供一種像素驅動電
路。像素驅動電路包含液晶電容、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體以及第一電容。液晶電容,具有第一端與第二端。第一電晶體,具有第一端用以接收第一參考電壓、第二端電性耦接液晶電容之第一端、以及控制端。第二電晶體,具有第一端用以接收第二參考電壓、第二端電性耦接液晶電容之第一端、以及控制端電性耦接第一電晶體之控制端。第三電晶體,具有第一端用以接收第一參考電壓、第二端電性耦接液晶電容之第二端、以及控制端電性耦接液晶電容之第一端。第四電晶體,具有第一端用以接收第二參考電壓、第二端電性耦接液晶電容之第二
端、以及控制端電性耦接液晶電容之第一端。第五電晶體,具有第一端用以接收資料訊號、第二端電性耦接第一電晶體之控制端、以及控制端用以接收掃描訊號。第一電容,具有第一端用以接收第一參考電壓、以及第二端電性耦接第一電晶體之控制端,其中第一電晶體與第二電晶體的其中之一為正型電晶體,另一為負型電晶體,第三電晶體與第四電晶體其中之一為正型電晶體,另一為負型電晶體。
本發明之又一態樣是在於提供一種像素驅動電
路。像素驅動電路包含第一電容、資料輸入電路、液晶電容、充電電路以及第一反相電路。第一電容具有第一端用以接收第一參考電壓、以及第二端。資料輸入電路電性耦接第一電容,資料輸入電路根據掃描訊號將資料訊號輸入至第一電容之第二端。液晶電容具有第一端與第二端。充電電路電性耦接液晶電容之第一端,充電電路用以根據第一電容之第二端的電位控制液晶電容之第一端的電位。第一反相電路具有輸入端以及輸出端,第一反相電路之輸入端電性耦接液晶電容之第一端或第一電容之第一端,第一反相電路之輸出端電性耦接液晶電容之第二端。
本發明之再一態樣是在於提供一種驅動方法,用
以驅動像素驅動電路。像素驅動電路包含液晶電容以及資料輸入電路。液晶電容具有第一端與第二端,驅動方法包含:導通資料輸入電路以提供資料訊號;根據資料訊號提供液晶電容之第一端第一準位;以及透過反相電路轉換第一準位形成第二準位,並且提供第二準位給液晶電容之第二端,其中
當資料訊號等於轉態電壓時,第一準位經反相電路轉換後形成之第二準位等於第一準位,當資料訊號大於轉態電壓時,第一準位小於第二準位,當資料訊號小於轉態電壓時,第一準位大於第二準位。
綜上所述,透過充電電路以及反相電路的設
置,使得像素驅動電路在掃描訊號禁能資料輸入電路時,充電電路以及反相電路能夠持續對液晶電容充電,藉此讓像素驅動電路不受掃描訊號以及資料訊號的高頻效應影響。
100,300,500,700‧‧‧像素驅動電路
110‧‧‧資料輸入電路
120,320,520,720‧‧‧充電電路
125,130,530,730‧‧‧反相電路
325‧‧‧電壓緩衝電路
A,B,C‧‧‧端點
C1‧‧‧電容
CLC‧‧‧液晶電容
M1~M5,M2’,M4’‧‧‧電晶體
F1‧‧‧第一畫面
F2‧‧‧第二畫面
T11,T12,T21,T22‧‧‧期間
S1‧‧‧掃描訊號
VDATA‧‧‧資料訊號
Vs‧‧‧轉態電壓
VSS‧‧‧參考電壓
900‧‧‧方法
S910~S930‧‧‧步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1A圖繪示根據本揭示內容之一實施例中一種像素驅動電路的示意圖;第1B圖繪示第1A圖中像素驅動電路之操作波形的示意圖;第2圖繪示第1A圖中資料訊號以及液晶電容之兩端電壓的示意圖;第3A圖繪示根據本揭示內容之一實施例中一種像素驅動電路的示意圖;第3B圖繪示第3A圖中像素驅動電路之操作波形的示意圖;第4圖繪示第3圖中資料訊號以及液晶電容之兩端電壓的示意圖;第5A圖繪示根據本揭示內容之一實施例中一種像素驅
動電路的示意圖;第5B圖繪示第5A圖中像素驅動電路之操作波形的示意圖;第6A圖繪示第5A圖中像素驅動電路操作於資料訊號大於轉態電壓的示意圖;第6B圖繪示第6A圖中資料訊號以及液晶電容之兩端電壓的示意圖;第6C圖繪示第5A圖中像素驅動電路操作於資料訊號小於轉態電壓的示意圖;第6D圖繪示第6C圖中資料訊號以及液晶電容之兩端電壓的示意圖;第7A圖繪示根據本揭示內容之一實施例中一種像素驅動電路的示意圖;第7B圖繪示第7A圖中像素驅動電路之操作波形的示意圖;第8A圖繪示第7A圖中像素驅動電路操作於資料訊號大於轉態電壓的示意圖;第8B圖繪示第8A圖中資料訊號以及液晶電容之兩端電壓的示意圖;第8C圖繪示第7A圖中像素驅動電路操作於資料訊號小於轉態電壓的示意圖;第8D圖繪示第8C圖中資料訊號以及液晶電容之兩端電壓的示意圖;以及第9圖繪示根據本揭示內容之一實施例中一種驅動方法的示意圖。
以下揭示提供許多不同實施例或例證用以實施本發明的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途,並不會以任何方式限制本發明或其例證之範圍和意義。此外,本揭示在不同例證中可能重複引用數字符號且/或字母,這些重複皆為了簡化及闡述,其本身並未指定以下討論中不同實施例且/或配置之間的關係。
在全篇說明書與申請專利範圍所使用之用詞(terms),除有特別註明外,通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論,以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『耦接』或『連接』,均可指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,而『耦接』或『連接』還可指二或多個元件元件相互操作或動作。在本文中,使用第一、第二與第三等等之詞彙,是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此,在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊,而不脫離本發明的本意。如本文所用,詞彙『與/或』包含了列出的關聯項目中
的一個或多個的任何組合。
請參閱第1A圖以及第1B圖,第1A圖繪示根據本揭示內容之一實施例中一種像素驅動電路100的示意圖,第1B圖繪示第1A圖中像素驅動電路100之操作波形的示意圖。實際應用中,本實施例的像素驅動電路100可用於液晶顯示裝置(Liquid Crystal Display,LCD)中,液晶顯示裝置可以是電視螢幕、電腦螢幕、手機螢幕、觸控式手持裝置之螢幕以及其他具顯示功能的顯示裝置,本揭示並不以此為限。液晶顯示裝置中可包含多個如第1A圖所示的像素驅動電路100,用以組成完整的顯示畫面。
如第1A圖所示,像素驅動電路100包含電容C1、資料輸入電路110、液晶電容CLC、充電電路120以及反相電路130。
電容C1具有第一端用以接收參考電壓VSS、以及第二端A。
資料輸入電路110電性耦接電容C1,資料輸入電路110根據掃描訊號S1將資料訊號VDATA輸入至電容C1之第二端A。在此實施例中,資料輸入電路110包含電晶體M5,電晶體M5具有第一端用以接收資料訊號VDATA、第二端電性耦接電容C1之第二端A與充電電路120、以及控制端用以接收掃描訊號S1。如第1A圖所示,電晶體M5以正型電晶體作為舉例,亦即其控制端由正電壓準位致能。實際應用中電晶體M5可為P型金氧半場效電晶體(pMOSFET)、N型金氧半場效電晶體(nMOSFET)、P型雙極性接面電晶體、N型
雙極性接面電晶體或其他等效的電晶體,本揭示並不以此為限。
液晶電容CLC具有第一端B與第二端C,液晶電容CLC之間夾有液晶分子,液晶電容CLC可以根據其第一端B與第二端C之間的電壓控制液晶分子的正向偏轉或反向偏轉,例如當液晶電容CLC第一端B與第二端C之間的電壓為正電壓則控制液晶分子正向偏轉,當液晶電容CLC第一端B與第二端C之間的電壓為負電壓則控制液晶分子負向偏轉。在其他例中,亦可以是當液晶電容CLC第一端B與第二端C之間的電壓為正電壓則控制液晶分子負向偏轉,當液晶電容CLC第一端B與第二端C之間的電壓為負電壓則控制液晶分子正向偏轉,本揭示並不以此為限。
充電電路120電性耦接液晶電容CLC之第一端B,充電電路120用以根據電容C1之第二端A的電位控制液晶電容CLC之第一端B的電位。在此實施例中,充電電路120包含反相電路125,反相電路125具有輸入端電性耦接資料輸入電路110以及電容C1之第二端A、以及輸出端電性耦接液晶電容CLC之第一端B。
反相電路130具有輸入端以及輸出端,反相電路130之輸入端電性耦接液晶電容CLC之第一端B,反相電路130之輸出端電性耦接液晶電容CLC之第二端C。實際應用中反相電路125、130可以是NMOS反相器、PMOS反相器、CMOS反相器或其他等效的反相器,本揭示並不以此為限。
進一步來說,請一併參閱第1A圖、第1B圖以及
第2圖,第2圖繪示第1A圖中資料訊號VDATA以及液晶電容CLC之兩端B、C電壓的示意圖。在此實施例中可以看到的是,液晶電容CLC之第一端B之電壓隨著資料訊號VDATA之電壓增加而降低,另一方面,液晶電容CLC之第二端C之電壓隨著資料訊號VDATA之電壓增加而增加,上述兩端的電壓跟與資料訊號VDATA之間的變化關係可以由圖看出,單位資料訊號VDATA的變化率造成兩端的電壓的電壓變化(|△VC,B|/△VDATA)由小變大而後又變小。當掃描訊號S1致能資料輸入電路110時,反相電路125根據資料訊號VDATA提供液晶電容CLC之第一端B第一準位,反相電路130轉換第一準位形成第二準位並提供第二準位給液晶電容CLC之第二端C,當資料訊號VDATA等於轉態電壓Vs時,第一準位經反相電路130轉換後形成的第二準位等於第一準位,當資料訊號VDATA大於轉態電壓Vs時,第一準位小於第二準位,當資料訊號VDATA小於轉態電壓Vs時,第一準位大於第二準位。
以下以特定的數值進行說明,但所列舉的數值僅用以舉例說明,並非用以限制或建議必須使用該數值。如第2圖所示,轉態電壓Vs約為8V,當掃描訊號S1致能資料輸入電路110時(例如在第一畫面F1第一期間T11內或是第二畫面F2第一期間T21內,第1B圖僅繪示兩畫面時間,實際應用中可以有三個畫面以上,本揭示並不以此為限),反相電路125根據資料訊號VDATA(8V)提供液晶電容CLC之第一端B第一準位(約12.5V),接著反相電路130轉換第一準位(約12.5V)形成第二準位(約12.5V)並提供第二準位給液晶
電容CLC之第二端C。可以看到,在此情況下,資料訊號VDATA(8V)等於轉態電壓Vs(8V),液晶電容CLC之第一端B與液晶電容CLC之第二端C之間幾乎沒有電壓差,亦即第一準位等於第二準位。
又在另一例中,當掃描訊號S1致能資料輸入電路110時(例如在第一畫面F1第一期間T11內或是第二畫面F2第一期間T21內),反相電路125根據資料訊號VDATA(15V)提供液晶電容CLC之第一端B第一準位(約2.5V),接著反相電路130轉換第一準位(約2.5V)形成第二準位(約42.5V)並提供第二準位給液晶電容CLC之第二端C。可以看到,在此情況下,資料訊號VDATA(15V)大於轉態電壓Vs(8V),液晶電容CLC之第一端B與液晶電容CLC之第二端C之間的電壓差為負電壓(約-40V),亦即第一準位小於第二準位。
又在另一例中,當掃描訊號S1致能資料輸入電路110時(例如在第一畫面F1第一期間T11內或是第二畫面F2第一期間T21內),反相電路125根據資料訊號VDATA(0V)提供液晶電容CLC之第一端B第一準位(約45V),接著反相電路130轉換第一準位(約45V)形成第二準位(約2.5V)並提供第二準位給液晶電容CLC之第二端C。可以注意到,在此情況下,資料訊號VDATA(0V)小於轉態電壓Vs(8V),液晶電容CLC之第一端B與液晶電容CLC之第二端C之間的電壓差為正電壓(約42.5V),亦即第一準位大於第二準位。
此外,當掃描訊號S1禁能資料輸入電路110時
(例如在第一畫面F1第一期間T11內或是第二畫面F2第一期間T21內),電容C1之第二端A仍然保持資料訊號VDATA之電位,因此充電電路120可以持續提供液晶電容CLC之第一端B第一準位。也就是說,儘管在掃描訊號S1以及資料訊號VDATA頻率很高的情況下,亦即掃描訊號S1致能的時間很短(第一畫面F1第一期間T11、第二畫面F2第一期間T21很短)的情況下,在掃描訊號S1禁能資料輸入電路110時,充電電路120以及反相電路130仍然能夠持續對液晶電容CLC充電,藉此讓像素驅動電路100不受掃描訊號S1以及資料訊號VDATA的高頻效應影響。
請一併參閱第1A圖、第1B圖、第3A圖以及第3B圖,第3A圖繪示根據本揭示內容之一實施例中一種像素驅動電路300的示意圖。第3B圖繪示第3A圖中像素驅動電路300之操作波形的示意圖。可以看到像素驅動電路100與像素驅動電路300差異在於像素驅動電路300中的反相電路130之輸入端電性耦接至電容C1之第一端A,且像素驅動電路300中的充電電路320包含電壓緩衝電路325,電壓緩衝電路325具有輸入端電性耦接資料輸入電路110以及電容C1之第二端A、以及輸出端電性耦接液晶電容CLC之第一端。在此實施例中,同樣地當掃描訊號S1致能資料輸入電路110時,充電電路320中的電壓緩衝電路325根據資料訊號VDATA提供液晶電容CLC之第一端B第一準位,反相電路130轉換第一準位形成第二準位並提供第二準位給液晶電容CLC之第二端C,且當資料訊號VDATA等於轉態電壓Vs時,第一準位經反相
電路130轉換後形成的第二準位等於第一準位。不同在於,當資料訊號VDATA大於轉態電壓Vs時,第一準位大於第二準位,當資料訊號VDATA小於轉態電壓Vs時,第一準位小於該第二準位。
舉例來說,請一併參閱第3A圖、第3B圖以及第4圖,第4圖繪示第3A圖中資料訊號VDATA以及液晶電容CLC之兩端B、C電壓的示意圖。在此實施例中可以看到的是,液晶電容CLC之第一端B之電壓隨著資料訊號VDATA之電壓增加而增加,另一方面,液晶電容CLC之第二端C之電壓隨著資料訊號VDATA之電壓增加而降低,上述兩端的電壓跟與資料訊號VDATA之間的變化關係可以由圖看出,單位資料訊號VDATA的變化率造成兩端的電壓的電壓變化(|△VC,B|/△VDATA)由小變大而後又變小。轉態電壓Vs約為8V,當掃描訊號S1致能資料輸入電路110時(例如在第一畫面F1第一期間T11內或是第二畫面F2第一期間T21內),電壓緩衝電路325根據資料訊號VDATA(15V)提供液晶電容CLC之第一端B第一準位(約42.5V),接著反相電路130轉換第一準位(約42.5V)形成第二準位(約2.5V)並提供第二準位給液晶電容CLC之第二端C。可以注意到,在此情況下,資料訊號VDATA(15V)大於轉態電壓Vs(8V),液晶電容CLC之第一端B與液晶電容CLC之第二端C之間的電壓差為正電壓(約40V),亦即第一準位大於第二準位。
又在另一例中,當掃描訊號S1致能資料輸入電路110時(例如在第一畫面F1第一期間T11內或是第二畫面
F2第一期間T21內),電壓緩衝電路325根據資料訊號VDATA(0V)提供液晶電容CLC之第一端B第一準位(約2.5V),接著反相電路130轉換第一準位(約2.5V)形成第二準位(約45V)並提供第二準位給液晶電容CLC之第二端C。
可以注意到,在此情況下,資料訊號VDATA(0V)小於轉態電壓Vs(8V),液晶電容CLC之第一端B與液晶電容CLC之第二端C之間的電壓差為負電壓(約-42.5V),亦即第一準位小於第二準位。此外,同樣地當掃描訊號S1禁能資料輸入電路110時,電容C1之第二端A仍然保持資料訊號VDATA之電位,因此充電電路320可以持續提供液晶電容CLC之第一端B第一準位。
請一併參閱第5A圖以及第5B圖,第5A圖繪示根據本揭示內容之一實施例中一種像素驅動電路500的示意圖。第5B圖繪示第5A圖中像素驅動電路500之操作波形的示意圖。像素驅動電路500包含電容C1、資料輸入電路110、液晶電容CLC、充電電路520以及反相電路530。電容C1、資料輸入電路110以及液晶電容CLC與第1A圖相同,在此不另贅述。充電電路520包含電晶體M1以及電晶體M2。電晶體M1具有第一端用以接收參考電壓VSS、第二端電性耦接液晶電容CLC之第一端B、以及控制端電性耦接資料輸入電路110以及電容C1之第二端A。電晶體M2具有第一端用以接收參考電壓VDD、第二端電性耦接液晶電容CLC之第一端B、以及控制端用以接收參考電壓VDD。反相電路530包含電晶體M3以及電晶體M4。電晶體M3具有第一端用以接收參考電
壓VSS、第二端電性耦接液晶電容CLC之第二端C、以及控制端電性耦接液晶電容CLC之第一端B。電晶體M4具有第一端用以接收參考電壓VDD、第二端電性耦接液晶電容CLC之第二端C、以及控制端用以接收參考電壓VDD。於第5A圖之實施例中,電晶體M1~M5以正型電晶體作為舉例,亦即其控制端由正電壓準位致能。實際應用中電晶體M1~M5可全部替換為P型金氧半場效電晶體(pMOSFET)、N型金氧半場效電晶體(nMOSFET)、P型雙極性接面電晶體、N型雙極性接面電晶體或其他等效的電晶體,本揭示並不以此為限。
在此實施例中,像素驅動電路500同樣地當掃描訊號S1致能資料輸入電路110時,充電電路520根據資料訊號VDATA提供液晶電容CLC之第一端B第一準位,反相電路530轉換第一準位形成第二準位並提供第二準位給液晶電容CLC之第二端C。在此實施例中,電晶體M1、M3具有臨界電壓Vth,亦即電晶體M1、M3在控制端電壓準位大於臨界電壓Vth時致能,在此說明的是,此處電晶體M1、M3的臨界電壓Vth可不同於先前所述的轉態電壓Vs,在此實施例中電晶體M1、M3的臨界電壓Vth小於轉態電壓Vs。當資料訊號VDATA等於轉態電壓Vs時,第一準位經反相電路530轉換後形成的第二準位等於第一準位,當資料訊號VDATA大於轉態電壓Vs時,第一準位小於第二準位,當資料訊號VDATA小於轉態電壓Vs時,第一準位大於第二準位。
進一步來說,請一併參閱第6A圖以及第6B圖,
第6A圖繪示第5A圖中像素驅動電路500操作於資料訊號VDATA大於轉態電壓Vs的示意圖。第6B圖繪示第6A圖中資料訊號VDATA以及液晶電容CLC之兩端B、C電壓的示意圖。
如第6A圖所示,由於電晶體M2、M4之控制端皆與其第一端電性耦接至參考電壓VDD,在此實施例中電晶體M2、M4不受掃描訊號S1、資料訊號VDATA影響,持續保持導通狀態。
電晶體M1、M3的臨界電壓Vth例如是4V,轉態電壓Vs例如是8V,當掃描訊號S1致能資料輸入電路110時(例如在第一畫面F1第一期間T11內或是第二畫面F2第一期間T21內),且當資料訊號VDATA(15V)大於轉態電壓Vs(8V)時,此時資料訊號VDATA亦大於電晶體M1的臨界電壓Vth(4V),電晶體M1導通程度較大或完全導通,充電電路520透過電晶體M1、M2提供液晶電容CLC之第一端B第一準位(約2.5V)。
需注意的是,資料訊號VDATA影響電晶體M1的導通程度,因此電晶體M1、M2根據資料訊號VDATA的電壓準位來提供上述第一準位,例如資料訊號VDATA約為15V時電晶體M1、M2提供2.5V的第一準位,資料訊號VDATA約為10V時電晶體M1、M2提供5V的第一準位。接著,由於電晶體M3接收到的第一準位(約2.5V)小於轉態電壓Vs(8V),且第一準位亦同時小於電晶體M3之臨界電壓Vth(4V),因此電晶體M3導通程度較小更甚至是不導通,反相電路530透過電晶體M4提供第二準位(約42.5V)給液晶電容CLC之第二端C液晶電容CLC。需注意的是,第一準位影響電晶體M3的導通程度,因此電晶體M4根據液晶電容CLC之第一端B的第一
準位來提供上述第二準位,例如第一準位約為2.5V時電晶體M4提供42.5V的第二準位,第一準位約為5V時電晶體M4提供32.5V的第二準位。可以看到,當資料訊號VDATA(15V)大於轉態電壓Vs(8V),液晶電容CLC之第一端B與液晶電容CLC之第二端C之間的電壓差為負電壓(約-40V),亦即第一準位小於第二準位。
請一併參閱第6C圖以及第6D圖,第6C圖繪示第5A圖中像素驅動電路500操作於資料訊號VDATA小於轉態電壓Vs的示意圖。第6D圖繪示第6C圖中資料訊號VDATA以及液晶電容CLC之兩端B、C電壓的示意圖。如第6C圖所示,當掃描訊號S1致能資料輸入電路110時(例如在第一畫面F1第一期間T11內或是第二畫面F2第一期間T21內),且當資料訊號VDATA(0V)小於轉態電壓Vs(8V)時,資料訊號VDATA亦同時小於電晶體M1之臨界電壓Vth(4V),此時電晶體M1導通程度較小更甚至是不導通,充電電路520透過電晶體M2提供液晶電容CLC之第一端B第一準位(約45V)。需注意的是,資料訊號VDATA影響電晶體M1的導通程度,因此電晶體M2根據資料訊號VDATA的電壓準位來提供上述第一準位,例如資料訊號VDATA約為0V時電晶體M2提供45V的第一準位,資料訊號VDATA約為5V時電晶體M2提供25V的第一準位。接著,由於電晶體M3接收到的第一準位(約45V)大於轉態電壓Vs(8V),此時第一準位亦大於電晶體M3的臨界電壓Vth(4V),因此電晶體M3導通程度較大或完全導通,反相電路530透過電晶體M3、M4提供第二準位(約
2.5V)給液晶電容CLC之第二端C液晶電容CLC。需注意的是,第一準位影響電晶體M3的導通程度,因此電晶體M3、M4根據液晶電容CLC之第一端B的第一準位來提供上述第二準位,例如第一準位約為45V時電晶體M3、M4提供2.5V的第二準位,第一準位約為25V時電晶體M3、M4提供5V的第二準位。可以看到,當資料訊號VDATA(0V)小於轉態電壓Vs(8V),液晶電容CLC之第一端B與液晶電容CLC之第二端C之間的電壓差為正電壓(約42.5V),亦即第一準位大於第二準位。
請一併參閱第7A圖以及第7B圖,第7A圖繪示根據本揭示內容之一實施例中一種像素驅動電路700的示意圖。第7B圖繪示第7A圖中像素驅動電路700之操作波形的示意圖。像素驅動電路700包含電容C1、資料輸入電路110、液晶電容CLC、充電電路720以及反相電路730。電容C1、資料輸入電路110以及液晶電容CLC與第1A圖相同,在此不另贅述。充電電路720包含電晶體M1以及電晶體M2’。電晶體M1具有第一端用以接收參考電壓VSS、第二端電性耦接液晶電容CLC之第一端B、以及控制端電性耦接資料輸入電路110以及電容C1之第二端A。電晶體M2’具有第一端用以接收參考電壓VDD、第二端電性耦接液晶電容CLC之第一端B、以及控制端電性耦接電晶體M1之控制端。反相電路730包含電晶體M3以及電晶體M4’。電晶體M3具有第一端用以接收參考電壓VSS、第二端電性耦接液晶電容CLC之第二端C、以及控制端電性耦接液晶電容CLC之第一端B。電晶體
M4’具有第一端用以接收參考電壓VDD、第二端電性耦接液晶電容CLC之第二端C、以及控制端電性耦接液晶電容CLC之第一端B。如第7A圖所示,電晶體M1、M3為正型電晶體,電晶體M2’、M4’為負型電晶體。電晶體M1、M3在控制端電壓準位大於臨界電壓Vth時致能,電晶體M2’、M4’在控制端電壓準位小於臨界電壓Vth時致能。在一些實施例中,可將電晶體M1、M3換為負型電晶體,同時將電晶體M2’、M4’換為負型電晶體。
在此實施例中,像素驅動電路700中的電晶體M2’、M4’與像素驅動電路500中的電晶體M2、M4的耦接方式不同,因此像素驅動電路700中的電晶體M2’、M4’並非如同電晶體M2、M4持續保持導通狀態。
進一步來說,請一併參閱第8A圖以及第8B圖,第8A圖繪示第7A圖中像素驅動電路700操作於資料訊號VDATA大於轉態電壓Vs的示意圖。第8B圖繪示第8A圖中資料訊號VDATA以及液晶電容CLC之兩端B、C電壓的示意圖。
電晶體M1~M4的臨界電壓Vth例如是4V,轉態電壓Vs例如是8V,當掃描訊號S1致能資料輸入電路110時(例如在第一畫面F1第一期間T11內或是第二畫面F2第一期間T21內),且當資料訊號VDATA(15V)大於轉態電壓Vs(8V)時,資料訊號VDATA亦同時大於電晶體M1、M2’之臨界電壓Vth(4V),此時電晶體M1導通程度較大或完全導通,電晶體M2’導通程度較小更甚至是不導通,充電電路520透過電晶體M1提供液晶電容CLC之第一端B第一準位(約2.5V)。接著,由於
電晶體M3、M4’接收到的第一準位(約2.5V)小於轉態電壓Vs(8V),且第一準位亦同時小於電晶體M3、M4’之臨界電壓Vth(4V),因此電晶體M3導通程度較小更甚至是不導通,電晶體M4’導通程度較大或完全導通,反相電路530透過電晶體M4’提供第二準位(約42.5V)給液晶電容CLC之第二端C液晶電容CLC。關於提供第一準位、第二準位的詳細方式如同像素驅動電路500,在此不再贅述。
請一併參閱第8C圖以及第8D圖,第8C圖繪示第7A圖中像素驅動電路700操作於資料訊號VDATA小於轉態電壓Vs的示意圖。第8D圖繪示第8C圖中資料訊號VDATA以及液晶電容CLC之兩端B、C電壓的示意圖。如第8C圖所示,當掃描訊號S1致能資料輸入電路110時(例如在第一畫面F1第一期間T11內或是第二畫面F2第一期間T21內),且當資料訊號VDATA(0V)小於轉態電壓Vs(8V)時,資料訊號VDATA亦同時小於電晶體M1、M2’之臨界電壓Vth(4V),此時電晶體M1導通程度較小更甚至是不導通,電晶體M2’導通程度較大或完全導通,充電電路520透過電晶體M2’提供液晶電容CLC之第一端B第一準位(約45V)。接著,由於電晶體M3接收到的第一準位(約45V)大於轉態電壓Vs(8V),且第一準位亦同時大於電晶體M3、M4’之臨界電壓Vth(4V),因此電晶體M3導通程度較大或完全導通,電晶體M4’導通程度較小更甚至是不導通,反相電路530透過電晶體M3提供第二準位(約2.5V)給液晶電容CLC之第二端C液晶電容CLC。關於提供第一準位、第二準位的詳細方式
如同像素驅動電路500,在此不再贅述。
請參閱第9圖,第9圖繪示根據本揭示內容之一實施例中一種驅動方法900的示意圖。於此實施例中的驅動方法900可配合用於先前實施例中的像素驅動電路100、300、500、700上,但不僅以此為限,亦可用於具相等性的像素驅動電路上。
如第9圖所示,此實施例中的驅動方法900首先執行步驟S910,導通資料輸入電路以提供資料訊號。
接著,執行步驟S920,根據資料訊號提供液晶電容之第一端第一準位。
接著,執行步驟S930,透過反相電路轉換第一準位形成第二準位,並且提供第二準位給液晶電容之第二端,其中當資料訊號等於轉態電壓時,第一準位經反相電路轉換後形成之第二準位等於第一準位,當資料訊號大於轉態電壓時,第一準位小於第二準位,當資料訊號小於轉態電壓時,第一準位大於第二準位。
綜上所述,透過充電電路以及反相電路的設置,使得像素驅動電路在掃描訊號禁能資料輸入電路時,充電電路以及反相電路能夠持續對液晶電容充電,藉此讓像素驅動電路不受掃描訊號以及資料訊號的高頻效應影響。此外,上述所稱反相器並非限定必須操作在一般用於邏輯電路時的常用的邏輯高準位以及邏輯低準位電壓,而可以進一步操作於反相器的轉換曲線的中間電壓變化狀態。
雖然本發明已以實施方式揭露如上,然其並非用
以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧像素驅動電路
110‧‧‧資料輸入電路
120‧‧‧充電電路
125,130‧‧‧反相電路
A,B,C‧‧‧端點
C1‧‧‧電容
CLC‧‧‧液晶電容
M5‧‧‧電晶體
S1‧‧‧掃描訊號
VDATA‧‧‧資料訊號
VSS‧‧‧參考電壓
Claims (13)
- 一種像素驅動電路,包含:一液晶電容,具有一第一端與一第二端;一第一電晶體,具有一第一端用以接收一第一參考電壓、一第二端電性耦接該液晶電容之該第一端、以及一控制端;一第二電晶體,具有一第一端用以接收一第二參考電壓、一第二端電性耦接該液晶電容之該第一端、以及一控制端用以接收該第二參考電壓;一第三電晶體,具有一第一端用以接收該第一參考電壓、一第二端電性耦接該液晶電容之該第二端、以及一控制端電性耦接該液晶電容之該第一端;一第四電晶體,具有一第一端用以接收該第二參考電壓、一第二端電性耦接該液晶電容之該第二端、以及一控制端用以接收該第二參考電壓;一第五電晶體,具有一第一端用以接收一資料訊號、一第二端電性耦接該第一電晶體之該控制端、以及一控制端用以接收一掃描訊號;以及一第一電容,具有一第一端用以接收該第一參考電壓、以及一第二端電性耦接該第一電晶體之該控制端。
- 一種像素驅動電路,包含:一液晶電容,具有一第一端與一第二端;一第一電晶體,具有一第一端用以接收一第一參考電 壓、一第二端電性耦接該液晶電容之該第一端、以及一控制端;一第二電晶體,具有一第一端用以接收一第二參考電壓、一第二端電性耦接該液晶電容之該第一端、以及一控制端電性耦接該第一電晶體之該控制端;一第三電晶體,具有一第一端用以接收該第一參考電壓、一第二端電性耦接該液晶電容之該第二端、以及一控制端電性耦接該液晶電容之該第一端;一第四電晶體,具有一第一端用以接收該第二參考電壓、一第二端電性耦接該液晶電容之該第二端、以及一控制端電性耦接該液晶電容之該第一端;一第五電晶體,具有一第一端用以接收一資料訊號、一第二端電性耦接該第一電晶體之該控制端、以及一控制端用以接收一掃描訊號;以及一第一電容,具有一第一端用以接收該第一參考電壓、以及一第二端電性耦接該第一電晶體之該控制端,其中該第一電晶體與該第二電晶體的其中之一為正型電晶體,另一為負型電晶體,該第三電晶體與該第四電晶體其中之一為正型電晶體,另一為負型電晶體。
- 一種像素驅動電路,包含:一第一電容,具有一第一端用以接收一第一參考電壓、以及一第二端;一資料輸入電路,電性耦接該第一電容,該資料輸入 電路根據一掃描訊號將一資料訊號輸入至該第一電容之該第二端;一液晶電容,具有一第一端與一第二端;一充電電路,電性耦接該液晶電容之該第一端,該充電電路用以根據該第一電容之該第二端的電位控制該液晶電容之該第一端的電位;以及一第一反相電路,具有一輸入端以及一輸出端,該第一反相電路之該輸入端電性耦接該液晶電容之該第一端或該第一電容之該第二端,該第一反相電路之該輸出端電性耦接該液晶電容之該第二端。
- 如申請專利範圍第3項所述之像素驅動電路,其中該第一反相電路之該輸入端電性耦接該液晶電容之該第一端,該充電電路包含:一第二反相電路,具有一輸入端電性耦接該資料輸入電路以及該第一電容之該第二端、以及一輸出端電性耦接該液晶電容之該第一端。
- 如申請專利範圍第4項所述之像素驅動電路,其中當該掃描訊號致能該資料輸入電路時,該第二反相電路用以根據該資料訊號提供該液晶電容之該第一端一第一準位;該第一反相電路用以轉換該第一準位形成一第二準位並提供該第二準位給該液晶電容之該第二端; 其中,當該資料訊號等於一轉態電壓時,該第一準位經該第一反相電路轉換後形成的第二準位等於該第一準位,當該資料訊號大於該轉態電壓時,該第一準位小於該第二準位,當該資料訊號小於該轉態電壓時,該第一準位大於該第二準位。
- 如申請專利範圍第3項所述之像素驅動電路,其中該第一反相電路之該輸入端電性耦接該第一電容之該第一端,該充電電路包含:一電壓緩衝電路,具有一輸入端電性耦接該資料輸入電路以及該第一電容之該二端、以及一輸出端電性耦接該液晶電容之該第一端。
- 如申請專利範圍第6項所述之像素驅動電路,其中當該掃描訊號致能該資料輸入電路時,該電壓緩衝電路用以根據該資料訊號提供該液晶電容之該第一端一第一準位;該第一反相電路用以轉換該第一準位形成一第二準位並提供該第二準位給該液晶電容之該第二端;當該資料訊號等於一轉態電壓時,該第一準位經該第一反相電路轉換後形成的第二準位等於該第一準位,當該資料訊號大於該轉態電壓時,該第一準位大於該第二準位,當該資料訊號小於該轉態電壓時,該第一準位小於該第二準位。
- 如申請專利範圍第3至7項中任一項所述之像素驅動電路,其中當該掃描訊號禁能該資料輸入電路時,該第一電容之該第二端用以保持該資料訊號之電位,該充電電路持續提供該液晶電容之該第一端該第一準位。
- 如申請專利範圍第3至7任一項所述之像素驅動電路,其中該資料輸入電路包含一第五電晶體,該第五電晶體具有一第一端用以接收該資料訊號、一第二端電性耦接該第一電容之該第二端與該充電電路、以及一控制端用以接收該掃描訊號。
- 如申請專利範圍第3項所述之像素驅動電路,其中該第一反相電路之該輸入端電性耦接該液晶電容之該第一端,該充電電路包含:一第一電晶體,該第一電晶體具有一第一端用以接收該第一參考電壓、一第二端電性耦接該液晶電容之該第一端、以及一控制端電性耦接該資料輸入電路以及該第一電容之該第二端;一第二電晶體,該第二電晶體具有一第一端用以接收一第二參考電壓、一第二端電性耦接該液晶電容之該第一端、以及一控制端用以接收該第二參考電壓,其中該第一反相電路包含:一第三電晶體,該第三電晶體具有一第一端用以接收 該第一參考電壓、一第二端電性耦接該液晶電容之該第二端、以及一控制端電性耦接該液晶電容之該第一端;以及一第四電晶體,該第四電晶體具有一第一端用以接收該第二參考電壓、一第二端電性耦接該液晶電容之該第二端、以及一控制端用以接收該第二參考電壓。
- 如申請專利範圍第3項所述之像素驅動電路,其中該第一反相電路之該輸入端電性耦接該液晶電容之該第一端,該充電電路包含:一第一電晶體,該第一電晶體具有一第一端用以接收該第一參考電壓、一第二端電性耦接該液晶電容之該第一端、以及一控制端電性耦接該資料輸入電路以及該第一電容之該第二端;一第二電晶體,該第二電晶體具有一第一端用以接收一第二參考電壓、一第二端電性耦接該液晶電容之該第一端、以及一控制端電性耦接該第一電晶體之該控制端,其中該第一反相電路包含:一第三電晶體,該第三電晶體具有一第一端用以接收該第一參考電壓、一第二端電性耦接該液晶電容之該第二端、以及一控制端電性耦接該液晶電容之該第一端;以及一第四電晶體,該第四電晶體具有一第一端用以接收該第二參考電壓、一第二端電性耦接該液晶電容之該第二端、以及一控制端電性耦接該液晶電容之該第一端,其中 該第一電晶體與該第二電晶體的其中之一為正型電晶體,另一為負型電晶體,該第三電晶體與該第四電晶體其中之一為正型電晶體,另一為負型電晶體。
- 一種驅動方法,用以驅動一像素驅動電路,該像素驅動電路包含一液晶電容以及一資料輸入電路,該液晶電容具有一第一端與一第二端,該驅動方法包含:導通該資料輸入電路以提供一資料訊號;根據該資料訊號提供該液晶電容之該第一端一第一準位;以及透過一反相電路,轉換該第一準位形成一第二準位,並且提供該第二準位給該液晶電容之該第二端;其中當該資料訊號等於一轉態電壓時,該第一準位經該反相電路轉換後形成的該第二準位等於該第一準位;當該資料訊號大於該轉態電壓時,該第一準位小於該第二準位;當該資料訊號小於該轉態電壓時,該第一準位大於該第二準位。
- 如申請專利範圍第12項所述之驅動方法更包含:當該掃描訊號禁能該資料輸入電路時,持續提供該液晶電容之該第一端該第一準位。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104128666A TW201709192A (zh) | 2015-08-31 | 2015-08-31 | 像素驅動電路及其驅動方法 |
CN201510732155.9A CN105304039B (zh) | 2015-08-31 | 2015-11-02 | 像素驱动电路及其驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104128666A TW201709192A (zh) | 2015-08-31 | 2015-08-31 | 像素驅動電路及其驅動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201709192A true TW201709192A (zh) | 2017-03-01 |
Family
ID=55201214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104128666A TW201709192A (zh) | 2015-08-31 | 2015-08-31 | 像素驅動電路及其驅動方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105304039B (zh) |
TW (1) | TW201709192A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11373610B2 (en) | 2018-12-26 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus including circuit and pixel |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0214468D0 (en) * | 2002-06-24 | 2002-08-07 | Imec Inter Uni Micro Electr | Refresh pixel circuit for active matrix |
TWI363322B (en) * | 2007-01-11 | 2012-05-01 | Ind Tech Res Inst | Pixel driving circuit |
JP5332232B2 (ja) * | 2008-02-25 | 2013-11-06 | セイコーエプソン株式会社 | 画素回路、デジタル駆動方式の電気光学装置および電子機器 |
TWI451395B (zh) * | 2012-03-26 | 2014-09-01 | Au Optronics Corp | 液晶顯示器的畫素電路及其驅動方法 |
-
2015
- 2015-08-31 TW TW104128666A patent/TW201709192A/zh unknown
- 2015-11-02 CN CN201510732155.9A patent/CN105304039B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11373610B2 (en) | 2018-12-26 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus including circuit and pixel |
US11842705B2 (en) | 2018-12-26 | 2023-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and electronic device |
Also Published As
Publication number | Publication date |
---|---|
CN105304039B (zh) | 2017-10-03 |
CN105304039A (zh) | 2016-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI569252B (zh) | 像素驅動電路及其驅動方法 | |
US11120718B2 (en) | Shift register unit, driving method thereof, gate driving circuit and display device | |
US8102357B2 (en) | Display device | |
WO2013098900A1 (ja) | レベルシフタ、インバータ回路及びシフトレジスタ | |
JP5416008B2 (ja) | レベルシフト回路及びデータドライバ及び表示装置 | |
WO2018209742A1 (zh) | 液晶显示面板的时序驱动电路、驱动电路及液晶显示面板 | |
US10366670B2 (en) | Compensation circuit for common electrode voltage and display device | |
JP2011055235A (ja) | ブートストラップ回路 | |
CN106448539B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
US11094292B2 (en) | Backlight module, display panel and display device | |
US9438235B2 (en) | Gate driver and related circuit buffer | |
KR100879706B1 (ko) | 디스플레이 구동회로 | |
TW201709192A (zh) | 像素驅動電路及其驅動方法 | |
TWI459349B (zh) | 顯示器與畫素驅動方法 | |
CN108877705B (zh) | 一种公共电压产生电路、源极驱动电路和液晶显示装置 | |
TW201210195A (en) | Level shifter and related apparatus | |
US10211821B2 (en) | Clock signal transmission circuit and driving method thereof, gate driving circuit, and display device | |
JP5493023B2 (ja) | 表示装置 | |
JP2009124689A (ja) | レベルシフタ、表示画面駆動回路及び映像表示系統 | |
CN106708149B (zh) | 缓冲器电路及应用其的电压产生器 | |
US20180061340A1 (en) | Gate driving circuit and driving method, display device | |
CN110322828B (zh) | 像素驱动电路及其驱动方法、以及显示装置 | |
JP5719956B2 (ja) | 表示装置 | |
US10586484B2 (en) | Selection and output circuit, and display device | |
US8514119B2 (en) | High-speed voltage-level converter using capacitor |