DE60312117D1 - Verfahren und Struktur zur Detektion von Fehlern in einer Mehrpegelspeichervorrichtung mit verbesserter Programmierpräzision - Google Patents

Verfahren und Struktur zur Detektion von Fehlern in einer Mehrpegelspeichervorrichtung mit verbesserter Programmierpräzision

Info

Publication number
DE60312117D1
DE60312117D1 DE60312117T DE60312117T DE60312117D1 DE 60312117 D1 DE60312117 D1 DE 60312117D1 DE 60312117 T DE60312117 T DE 60312117T DE 60312117 T DE60312117 T DE 60312117T DE 60312117 D1 DE60312117 D1 DE 60312117D1
Authority
DE
Germany
Prior art keywords
memory device
level memory
detecting errors
improved programming
programming precision
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60312117T
Other languages
English (en)
Inventor
Angelo Visconti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE60312117D1 publication Critical patent/DE60312117D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
DE60312117T 2002-12-18 2003-12-16 Verfahren und Struktur zur Detektion von Fehlern in einer Mehrpegelspeichervorrichtung mit verbesserter Programmierpräzision Expired - Lifetime DE60312117D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT002669A ITMI20022669A1 (it) 2002-12-18 2002-12-18 Struttura e metodo di rilevamento errori in un dispositivo

Publications (1)

Publication Number Publication Date
DE60312117D1 true DE60312117D1 (de) 2007-04-12

Family

ID=32500563

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60312117T Expired - Lifetime DE60312117D1 (de) 2002-12-18 2003-12-16 Verfahren und Struktur zur Detektion von Fehlern in einer Mehrpegelspeichervorrichtung mit verbesserter Programmierpräzision

Country Status (4)

Country Link
US (2) US7478292B2 (de)
EP (1) EP1435574B1 (de)
DE (1) DE60312117D1 (de)
IT (1) ITMI20022669A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447655B2 (en) * 2000-03-02 2008-11-04 Trading Technologies International, Inc. System and method for automatic scalping of a tradeable object in an electronic trading environment
CN100388230C (zh) * 2005-04-18 2008-05-14 普立尔科技股份有限公司 相机程序的检测与更新方法
US8245109B2 (en) * 2006-03-31 2012-08-14 Hewlett-Packard Development Company, L.P. Error checking and correction (ECC) system and method
KR100755718B1 (ko) * 2006-09-04 2007-09-05 삼성전자주식회사 멀티 레벨 셀 플래시 메모리에서 런-타임 배드 블록 관리를위한 장치 및 방법
KR100799688B1 (ko) * 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
US8990644B2 (en) 2011-12-22 2015-03-24 Micron Technology, Inc. Apparatus and methods of programming memory cells using adjustable charge state level(s)
US9811415B2 (en) * 2014-03-31 2017-11-07 Symbol Technologies, Llc Apparatus and method for detecting and correcting read disturb errors on a flash memory
CN109669804B (zh) * 2018-11-29 2022-04-19 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 用于降低ecc存储器的存储区实际软错误率的方法和装置
TWI688965B (zh) * 2019-08-14 2020-03-21 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
US11398289B2 (en) * 2020-01-27 2022-07-26 Stmicroelectronics International N.V. Memory calibration device, system and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754566A (en) * 1996-09-06 1998-05-19 Intel Corporation Method and apparatus for correcting a multilevel cell memory by using interleaving
US5859858A (en) * 1996-10-25 1999-01-12 Intel Corporation Method and apparatus for correcting a multilevel cell memory by using error locating codes
JP3165101B2 (ja) * 1998-03-05 2001-05-14 日本電気アイシーマイコンシステム株式会社 多値式半導体メモリ装置およびその不良救済方法
EP1028379B1 (de) 1999-02-10 2003-05-07 STMicroelectronics S.r.l. Verfahren zur Fehlerkorrektur in einem in einer Mehrpegelspeicherzelle gespeicherten Binärwort, mit einer Minimumanzahl von Korrekturbits
EP1035473B1 (de) * 1999-02-25 2003-02-05 STMicroelectronics S.r.l. Verfahren um Fehler eines Mehrpegelspeichers zu korrigieren
US6785860B1 (en) * 2000-05-31 2004-08-31 Robert Patti Error-correcting code adapted for memories that store multiple bits per storage cell
IT1321049B1 (it) * 2000-11-07 2003-12-30 St Microelectronics Srl Metodo di costruzione di un codice a controllo dell'errore polivalenteper celle di memoria multilivello funzionanti a un numero variabile di
JP4437519B2 (ja) * 2001-08-23 2010-03-24 スパンション エルエルシー 多値セルメモリ用のメモリコントローラ
US7188296B1 (en) * 2003-10-30 2007-03-06 Sun Microsystems, Inc. ECC for component failures using Galois fields

Also Published As

Publication number Publication date
US7478292B2 (en) 2009-01-13
US20040177292A1 (en) 2004-09-09
EP1435574A3 (de) 2004-07-28
ITMI20022669A1 (it) 2004-06-19
US20090044061A1 (en) 2009-02-12
EP1435574A2 (de) 2004-07-07
EP1435574B1 (de) 2007-02-28
US7730383B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
DE602004021187D1 (de) Verfahren und vorrichtung zur erkennung und korrektur von fehlern in einem magnetowiderstands-direktzugriffsspeicher
DE60211972D1 (de) Vorrichtung mit einem klappbaren Teil und Verfahren zu deren Herstellung
DE60324117D1 (de) Multibit Speicheranordnung und Verfahren zur Programmierung und zum Auslesen derselben
DE60227315D1 (de) Verfahren zur Verringerung von Gesamttemperaturfehlern und dessen Umsetzung in einer multifunktionalen Sonde
DE69723700D1 (de) Verfahren zur Programmierung eines nichtflüchtigen Mehrpegelspeichers und nichtflüchtiger Mehrpegelspeicher
DE602004015813D1 (de) Speichervorrichtung und verfahren zur löschung derselben
DE50115506D1 (de) Vorrichtung und Verfahren zur Kompensation von Fehlern in einer Sample-und-hold-Schaltung
DE60312689D1 (de) Verfahren und vorrichtung zur verminderung von übertragungsfehlern
DE60111348D1 (de) Verfahren zum Auslesen eines nichtflüchtigen Halbleiterspeichers und nichtflüchtiger Halbleiterspeicher
ATE336068T1 (de) Verfahren und vorrichtung zur programmierung eines phasenänderungsspeichers
DE60222402D1 (de) Verfahren und system zur spekulativen ungültigkeitserklärung von zeilen in einem cachespeicher
DE50304094D1 (de) Vorrichtung und verfahren zum erkennen von fehlern in einem kraftstoffeinspritzsystem
DE60312117D1 (de) Verfahren und Struktur zur Detektion von Fehlern in einer Mehrpegelspeichervorrichtung mit verbesserter Programmierpräzision
DE602005015482D1 (de) System und verfahren zur erhöhten fehlererkennung in speicherperipherien
DE602005009464D1 (de) Verfahren und Vorrichtung zum Programmieren eines nichtflüchtigen Speichers
DE60304746D1 (de) Verfahren und Vorrichtung zur Verifikation eines Gate-Oxide Fuse-Elementes
DE60124851D1 (de) Vorrichtung und Verfahren zur Fehlererkennung in einem CRC Code mit invertierten Paritätsbits
DE60303721D1 (de) Speichervorrichtung mit Speicherzelleinheiten aus einer Speicherzelle und einer komplementären Speicherzelle, und ein Leseverfahren
ATE502261T1 (de) EINRICHTUNG UND VERFAHREN ZUR ERFASSUNG VON UMGEBUNGSPARAMETERN BEI FUßBODENBELÄGEN UND FUßBODENBELAG MIT EINER SOLCHEN EINRICHTUNG
ATE274723T1 (de) Verfahren zum digitalisieren, schreiben und zeichnen mit möglichkeit zum löschen und/oder hinweisen
DE60230592D1 (de) Selbstreparaturverfahren für nichtflüchtige Speicheranordnung mit Lösch-/Programmierfehlerdetektion, und nichtflüchtige Speicheranordnung dafür
DE602005004553D1 (de) Flash-speichereinheit und verfahren zur programmierung einer flash-speichereinheit
DE60025166D1 (de) Verfahren zur kontrolle eines konischen gewindes und entsprechende kontrollvorrichtungen
DE60222349D1 (de) Verfahren und Anordnung zum Schreiben von Speicherzellen
DE60014178D1 (de) Vorrichtung und verfahren zur speicherteilung in einer konfiguration mit einzelring-datenbusverbindung

Legal Events

Date Code Title Description
8332 No legal effect for de