DE60202698T2

DE60202698T2 - Asynchroner empfänger des uart-typs mit zwei betriebsarten

Info

Publication number: DE60202698T2
Application number: DE60202698T
Authority: DE
Inventors: Ludovic Ruat; Paul Kinowski; Alexander Czajor
Original assignee: STMICROELECTRONICS MONTROUGE SA; STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2001-10-15
Filing date: 2002-10-11
Publication date: 2006-03-30
Anticipated expiration: 2022-10-12
Also published as: WO2003034248A1; DE60202698D1; EP1436714B1; EP1436714A1; FR2830955A1; US20040246997A1

Description

Die vorliegende Erfindung betrifft das Gebiet der asynchronen Datenübertragungsvorrichtungen, im Allgemeinen „UART" (Universal Asynchronous Receiver Transceiver) genannt.
Die vorliegende Erfindung betrifft insbesondere einen Empfänger für asynchrone Raster, beginnend mit einem Haltezeichen, gefolgt von einer Vielzahl von Standardzeichen.
Die asynchronen Daten werden im Allgemeinen mit Hilfe von asynchronen Rastern übertragen, die ein oder mehrere Standardzeichen umfassen. Solche Standardzeichen umfassen im Allgemeinen 10 Bits, unter denen sich 8 Datenbits befinden, denen ein „Startbit" vorangeht und auf die ein Stopbit folgt. Im Gegensatz zu den synchronen Datenübertragungen empfängt der Empfänger kein Taktsignal vom Sender, so dass die jeweiligen Taktgeber des Senders und des Empfängers in Bezug zueinander eine Abweichung aufweisen müssen, die einen gewissen Wert nicht überschreitet, damit die Daten richtig übertragen werden können.
Um die Übertragungsmöglichkeiten von asynchronen Daten zwischen Vorrichtungen, die wenige genaue Taktschaltungen umfassen und starke Abweichungen zueinander aufweisen können, zu erhöhen, wurden vor kurzem Datenübertragungsprotokolle entwickelt, die es einem Empfänger ermöglichen, sein Taktsignal auf jenes eines Senders einzustellen, da dieser letztgenannte ein Synchronisationszeichen sendet. Solche Protokolle sind folglich weniger anspruchsvoll, was die Abweichung des Taktsignals des Empfängers von jenem des Senders betrifft. Im Folgenden wird „lokales Taktsignal" das Taktsignal des Empfängers und „Referenztaktsignal" das Taktsignal bezeichnet, das mit Hilfe eines Synchronisationszeichens übertragen wird.
Als Beispiel stellt 1 einen asynchronen Raster nach dem Protokoll LIN („Local Interconnect Network") dar. Der Raster LIN beginnt mit einem Haltezeichen BRK, das eine Folge von Bits gleich 0 umfasst und mit einem letzten Bit gleich 1 endet („extra bit"). Diese Folge von Bits gleich 0 hat eine minimale Länge von 13 Bits, und das Zeichen BRK wird als empfangen angesehen, wenn 11 Bits gleich Null erfasst werden, wodurch es möglich ist, eine Abweichung von ungefähr 15% zwischen dem lokalen Taktsignal und dem Referenztaktsignal zu tolerieren. Der Raster setzt sich durch Standardzeichen von 10 Bits fort, umfassend ein Synchronisationszeichen SYNC, gefolgt von einem oder mehreren Datenzeichen CH1, CH2, ..., CHN. Bei den Mehrpunktverbindungen zwischen einer Master-Einrichtung und Follower-Einrichtungen wird das erste Datenzeichen CH1 als Identifikationsfeld für die Bezeichnung des Empfängers eines Rasters verwendet.
Es zeigt sich auch, dass der Empfänger ein Analysemittel umfassen muss, das Zeichen mit variabler Länge bearbeiten kann. Es handelt sich hier um eine technische Anforderung, die einerseits die Bearbeitung von Zeichen mit 13 Bits und andererseits die Berücksichtigung der Länge der verschiedenen Zeichen verlangt. Diese Bearbeitung erfolgt durch eine Software, stellt allerdings eine nicht vernachlässigbare Berechnungszeit für den mit dem Vorgang beauftragten Rechner, im Allgemeinen die CPU (Zentrale Bearbeitungseinheit) eines Mikroprozessors oder eines Mikrokontrollers, dar.
Andererseits kann ein Empfänger für Raster je nach dem Kontext, in dem er verwendet wird, dazu veranlasst werden, herkömmliche Raster zu empfangen, die nur Standarddatenzeichen umfassen, beispielsweise im Falle einer herkömmlichen asynchronen Verbindung, oder Raster zu empfangen, die in der Kopfzeile ein Haltezeichen umfassen, eventuell gefolgt von einem Synchronisationszeichen und einem Identifikationszeichen, usw.
Die vorliegende Erfindung betrifft somit einen Empfänger, mit dem die Bearbeitung von asynchronen Rastern wesentlich vereinfacht wird, insbesondere einen Empfänger für mehrere Protokolle, der die Aufgabe einer Zentraleinheit eines Mikroprozessors wesentlich vereinfachen kann.
Zu diesem Zweck sieht die vorliegende Erfindung nach dem unabhängigen Anspruch 1 einen Empfänger für asynchrone Raster vor, der dazu bestimmt ist, Raster zu empfangen, die Standardzeichen umfassen und in der Kopfzeile ein Haltezeichen mit einer größeren Länge als jene eines Standardzeichens umfassen können, umfassend ein Element zur Erfassung eines Haltezeichens und ein Element zur Bearbeitung eines Standardzeichens, wobei das Element zur Bearbeitung eines Standardzeichens von dem Element zur Erfassung eines Haltezeichens getrennt ist und von dem Element zur Erfassung eines Haltezeichens aktiviert wird, wenn dieses aktiv ist.
Nach einer Ausführungsart umfasst der Empfänger Mittel zur Auswahl einer ersten Betriebsart, bei der das Element zur Erfassung eines Haltezeichens deaktiviert ist, oder einer zweiten Betriebsart, bei der das Element zur Erfassung eines Haltezeichens aktiv ist und das Element zur Bearbeitung eines Standardzeichens kontrolliert.
Nach einer Ausführungsart ist das Element zur Erfassung eines Haltezeichens derart angeordnet, dass ein Haltezeichen erfasst wird, das sich aus Bits zusammensetzt, die alle denselben Wert haben.
Nach einer Ausführungsart ist das Element zur Erfassung eines Haltezeichens auch derart angeordnet, dass es ein Synchronisationszeichen erfasst.
Nach einer Ausführungsart umfasst der Empfänger eine Autosynchronisationsschaltung, die derart angeordnet ist, dass sie ein lokales Zeitsignal des Empfängers auf ein Referenzzeitsignal einstellt, das in einem Synchronisationszeichen vorhanden ist.
Nach einer Ausführungsart wird die Autosynchronisationsschaltung von dem Element zur Erfassung eines Haltezeichens aktiviert.
Nach einer Ausführungsart ist das Element zur Erfassung eines Haltezeichens eine Zustandsmaschine.
Nach einer Ausführungsart ist das Element zur Bearbeitung eines Standardzeichens eine Zustandsmaschine.
Nach einer Ausführungsart umfassen die Mittel zur Auswahl einer ersten oder einer zweiten Betriebsart ein Register, in dem ein Modebit gespeichert ist.
Die vorliegende Erfindung betrifft auch eine integrierte Schaltung, umfassend einen erfindungsgemäßen Empfänger.
Die vorliegende Erfindung betrifft auch einen Mikrokontroller, umfassend einen erfindungsgemäßen Empfänger.
Die vorliegende Erfindung nach dem unabhängigen Anspruch 12 betrifft auch ein Verfahren für den Empfang von asynchronen Rastern, die Standardzeichen umfassen und in der Kopfzeile ein Haltzeichen mit einer größeren Länge als jene eines Standardzeichens umfassen können, umfassend einen Schritt der Erfassung eines Haltezeichens, gefolgt von einem Schritt der Bearbeitung eines Standardzeichens, bei dem die Schritte der Erfassung eines Haltezeichens und der Bearbeitung eines Standardzeichens mit getrennten Mitteln durchgeführt werden, mit Hilfe eines Elements zur Erfassung eines Haltezeichens und eines Elements zur Bearbeitung eines Standardzeichens, wobei das Bearbeitungselement von dem Erfassungselement aktiviert wird, wenn dieses aktiv ist.
Nach einer Ausführungsart ist das Element zur Erfassung eines Haltezeichens derart angeordnet, dass es ein Haltezeichen erfasst, das sich aus Bits zusammensetzt, die alle denselben Wert haben.
Nach einer Ausführungsart wird der Schritt der Bearbeitung eines Haltezeichens mittels einer Zustandsmaschine eingesetzt.
Nach einer Ausführungsart wird der Schritt der Bearbeitung eines Standardzeichens mittels einer Zustandsmaschine eingesetzt.
Nach einer Ausführungsart umfasst das Verfahren einen Schritt der Identifizierung eines Synchronisationszeichens, das nach dem Haltezeichen empfangen wurde.
Nach einer Ausführungsart umfasst das Verfahren einen Schritt der Synchronisation eines lokalen Zeitsignals aus einem Referenzzeitsignal, das in dem Synchronisationszeichen vorhanden ist, wobei der Schritt der Wiedergewinnung auf den Schritt der Identifizierung folgt.
Nach einer Ausführungsart umfasst das Verfahren einen Schritt der Auswahl eines ersten Betriebsart, bei der das Element zur Erfassung eines Haltezeichens deaktiviert ist, oder einer zweiten Betriebsart, bei der das Element der Erfassung eines Haltezeichens aktiv ist und das Element zur Bearbeitung eines Standardzeichens kontrolliert.
Diese Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung sowie weitere sind im Detail in der nachfolgenden Beschreibung eines Ausführungsbeispiels eines Empfängers für asynchrone Raster gemäß der Erfindung dargelegt, die nicht einschränkend ist und sich auf die beiliegenden Figuren bezieht, wobei:
die vorher beschriebene 1 einen asynchronen Raster nach dem Protokoll LIN darstellt,
2 ein Element zur Erfassung eines Haltezeichens darstellt,
3 ein Element zur Bearbeitung von Standardzeichen darstellt,
4 ein Synchronisationszeichen darstellt,
5 eine Vorrichtung UART1 gemäß der Erfindung darstellt,
die 6A bis 6E elektrische oder logische Signale darstellen, die in der Schaltung UART1 der 5 erscheinen, und
7 schematisch einen Mikrokontroller darstellt, der eine erfindungsgemäße Schaltung UART1 umfasst.
Wie im Oberbegriff angeführt, besteht ein Haltezeichen BRK in einer Folge von N Bits gleich 0, beispielsweise 13 Bits gleich 0 in dem Protokoll LIN, auf das in der Folge als nicht einschränkendes Beispiel Bezug genommen wird. Um eine Frequenzabweichung zwischen diesem Signal und dem lokalen Zeitsignal des Empfängers zu berücksichtigen, erfolgt die Erfassung dieses Zeichens (nach dem Protokoll LIN) durch die Identifikation einer Folge von 11 Bits gleich 0. Diese Anzahl von 11 Bist ist vereinbarungsgemäß definiert, um eine Abweichung von ±15% zwischen dem lokalen Zeitsignal und dem Referenzzeitsignal zu tolerieren.
Ein erfindungsgemäßer Empfänger von asynchronen Rastern UART1 umfasst ein Element zur Erfassung des Haltezeichens BRK, das beispielsweise die Form einer ersten Zustandsmaschine SM1 annimmt.
Ein Ausführungsbeispiel für eine solche Zustandsmaschine SM1 ist in 2 dargestellt. Die Zustandsmaschine SM1 umfasst zuerst einen Wartezustand „FIELD OTHER", der nach dem Anlegen eines Rücksetzungssignals RESET an die Zustandsmaschine aktiviert wird. Der Empfang eines Bits BS gleich 1 (Bit BS, das einem Zeichen BRK vorausgeht, siehe 1) löst den Übergang vom Zustand FIELD OTHER in einem Zwischenzustand ES aus. Der Empfang des folgenden Bits B0 ruft, je nachdem, ob es gleich 0 oder 1 ist, den Übergang in einen Zwischenzustand E0 bzw. die Rückkehr in den Zustand IDLE hervor. Im Zustand E0 löst der Empfang des zweiten Bits B1, das auf das Bit BS folgt, je nachdem, ob es gleich 0 oder 1 ist, den Übergang in einen Zwischenzustand E1 bzw. die Rückkehr in den Zustand IDLE aus.
Ganz allgemein ruft der Empfang des (i + 1)-ten Bits, das auf das Bit BS folgt, durch die Zustandsmaschine, die sich in einem Zwischenzustand Ei befindet, den Übergang in einen Zustand Ei + 1 oder die Rückkehr in den Zustand IDLE hervor, je nachdem, ob das empfangene Bit gleich 0 oder 1 ist.
Wenn der Index i gleich 9 ist, löst der Empfang des elften Bits B10, das auf das Bit BS folgt, je nachdem, ob es gleich 0 oder 1 ist, den Übergang in einen Zustand E10 oder die Rückkehr in den Wartezustand aus.
Es ist hier anzumerken, dass das Haltezeichen BRK auf jede andere Weise erfasst werden kann, beispielsweise mit Hilfe eines Schieberegisters mit 11 Bits, wobei alle Bits Gegenstand einer logischen Operation ET sind.
Wenn das Haltezeichen BRK erfasst wird, sind die folgenden Zeichen des Rasters alle Standardzeichen, die sich aus 10 Bits zusammensetzen. Erfindungsgemäß werden diese Standardzeichen mit Hilfe eines speziellen Bearbeitungsmittels bearbeitet, das sich von dem Element zur Erfassung der Zeichen BRK unterscheidet.
Dieses Bearbeitungselement besteht beispielsweise in einer zweiten Zustandsmaschine SM2, wie in 3 dargestellt. Die Zustandsmaschine SM2 umfasst Zustände IDLE (Warten), START BIT (Empfang eines Startbits STB gleich 0), BIT0 (Empfang eines ersten Datenbits), BIT1 (Empfang eines zweiten Datenbits), ... BI-Ti (Empfang eines Datenbits des Ranges i), ... BIT7 (Empfang eines achten Datenbits), STOP BIT (Empfang eines Stopbits SPB gleich 1 nach Empfang des achten Datenbits), und ERROR (Empfang eines Bits gleich 0 nach Empfang des achten Datenbits). Der Zustand IDLE wird nach Anlegen einer Steuerung RESET an die Zustandsmaschine aktiviert. Der Zugriff auf den Zustand START BIT erfordert den Empfang eines Bits gleich 0, andernfalls bleibt die Zustandsmaschine in dem Zustand IDLE. Die Zustände BIT0, BIT1 ... BITi ... BIT7 reihen sich bedingungslos aneinander. Im Falle eines Empfangsfehlers des Stopbits nach dem achten Datenbit B7 geht die Zustandsmaschine in den Zustand ERROR über und kehrt in den Zustand IDLE zurück.
Es zeigt sich somit, dass ein erfindungsgemäßer Empfänger UART1 eine erste Zustandsmaschine SM1, für die Identifikation eines Zeichens BRK, das gewissen Protokollen, insbesondere dem Protokoll LIN eigen ist, und eine zweite Zustandsmaschine SM2 umfasst, die an sich klassisch ist und manchmal im Stand der Technik als „UART STANDARD STATE MACHINE" bezeichnet wird.
Unter diesen Bedingungen ist eine vorteilhafte Idee der vorliegenden Erfindung, in einer erfindungsgemäßen Schaltung UART1 zwei Betriebsarten vorzusehen. Die erste Betriebsart ist eine herkömmliche Betriebsart, bei der nur die zweite Zustandsmaschine SM2 aktiv ist. Die zweite Betriebsart ist eine Betriebsart, die für die Protokolle vom Typ LIN bestimmt ist und ein Haltezeichen BRK am Rasteranfang vorsieht. Bei der zweiten Betriebsart werden beide Zustandsmaschinen verwendet, und die erste Zustandsmaschine SM1 aktiviert die zweite Zustandsmaschine SM2, nachdem ein Zeichen BRK erfasst wurde.
Die Zustandsmaschine SM1, die kurz im Vorhergehenden beschrieben wurde, kann überdies verbessert werden, um die vollständige Erfassung der Kopfzeile eines Rasters zu gewährleisten, wobei die Standardzeichen weiterhin von der Zustandsmaschine SM2 bearbeitet werden. So kann die Zustandsmaschine SM1 bei einer für das Protokoll LIN bestimmten Ausführungsart zusätzlich zu den oben beschriebenen Zuständen einen Zustand „FIELD SYNCHRO" und einen Zustand „FIELD IDENT" umfassen. Der Zustand „FIELD SYNCHRO" wird nach Erfassung eines Zeichens BRK erreicht, d.h. nach dem Übergang in den Zustand E10, und deckt die Empfangsperiode des Synchronisationszeichens SYNC, das für das Protokoll LIN vorgesehen ist, ab. Wenn die Zustandsmaschine SM1 im Zustand „FIELD SYNCHRO" ist, deaktiviert sie die Zustandsmaschine SM2, da das empfangene Feld nicht als ein Standardzeichen betrachtet wird, und gewisse Operationen müssen durchgeführt werden, insbesondere die Neueinstellung eines lokalen Taktgebers, wie später zu sehen ist. Nach einem vorteilhaften Aspekt der Erfindung aktiviert die Zustandsmaschine SM1 ferner eine Autosynchronisationsschaltung des lokalen Taktgebers, wenn sie sich im Zustand FIELD SYNCHRO befindet.
Der Zustand „FIELD IDENT" wird nach Empfang eines gültigen Zeichens SYNC erreicht und entspricht dem Empfang des ersten Datumszeichens CH1, das im Protokoll LIN als Identifikationsfeld des Empfängers des Rasters verwendet wird. Nach dem Zustand „FIELD IDENT" kehrt die Zustandsmaschine SM1 in den Zustand FIELD OTHER zurück.
Die Analyse des Synchronisationszeichens SYNC wird nun im Detail beschrieben.
Das Synchronisationszeichen SYNC ist im Detail in 4 dargestellt und ist gleich [55]h in Hexadezimalschreibweise, d.h. „10101010" in Binärschreibweise. Diesem Zeichen kann ein Startbit STB gleich Null vorangehen und ein Stopbit SPB gleich 1 folgen, woraus sich 5 absteigende Fronten ergeben, um ein lokales Taktsignal mit dem Referenztaktsignal, das im Zeichen SYNC vorhanden ist, abzustimmen. Da die Dauer zwischen den 5 absteigenden Fronten gleich achtmal die Periode T des Referenztaktsignals ist, ermöglicht es die Messung dieser Dauer, davon die Referenzperiode T abzuleiten und an sie jene des lokalen Taktsignals anzupassen.
5 stellt schematisch die Architektur einer erfindungsgemäßen Schaltung UART1 dar, die es ermöglicht, ein lokales Taktsignal CK auf das von einem Synchronisationszeichen SYNC beförderte Taktsignal zu synchronisieren. Das lokale Taktsignal CK wird von einem Divisor DIV1, hier einem Divisor durch 16, geliefert, der am Eingang ein Abtastsignal CKS empfängt. Das Signal CKS wird selbst von einem programmierbaren Divisor DIV2 geliefert, der am Eingang ein primäres Taktsignal CK0 empfängt. Das Verhältnis zwischen der Frequenz des Signals CK0 und jener des Signals CKS wird von einem Wert DVAL bestimmt, der in ein Register DREG des programmierbaren Divisors geladen ist.
Die Schaltung UART1 umfasst auch eine Pufferschaltung BUFC und eine Zustandsmaschine SM, die die beiden Zustandsmaschinen SM1, SM2, die oben beschrieben sind, umfasst und das Haltezeichen BRK und das Synchronisationszeichen SYNC identifiziert und Informationssignale IS an das äußere Medium liefert. Das „äußere Medium" ist beispielsweise eine Architektur eines Mikrokontrollers (nicht dargestellt), in dem die Schaltung UART1 eingebaut ist. Die Signale IS zeigen beispielsweise an, dass ein Synchronisationszeichen SYNC gerade empfangen wird, dass ein empfangenes Datum zum Lesen in der Schaltung BUFC verfügbar ist, usw...
Die Pufferschaltung BUFC umfasst hier zwei Empfangsregister SREG1, SREG2, ein Senderegister SREG3, einen Zähler CT1 mit 4 Bits (Zähler durch 16), zwei logische Komparatoren CP1, CP2 und eine Schaltung AVCC. Das Register SREG1 ist ein Schieberegister mit 10 Bits, dessen Eingang SHIFT von dem Signal CKS taktgesteuert wird. Es empfängt Daten RDT an einem seriellen Eingang SIN, der an eine Datenempfangsklemme RPD angeschlossen ist, und liefert an seinem parallelen Ausgang POUT abgetastete Daten SRDT (Bits b0 bis b9). Die Daten SRDT werden an den Eingang der Schaltung AVCC angelegt, deren Ausgang ein Bit Bi liefert, das an einen seriellen Eingang SIN des Registers SREG2 geliefert wird. Jedes Bit Bi, das von der Schaltung AVCC geliefert wird, ist herkömmlicherweise gleich dem mehr heitlichen Wert der Abtastproben der Ränge 7, 8 und 9 (Bits b7 bis b9), die in dem Register SREG1 vorhanden sind.
Die Daten SRDT werden ebenfalls an einen Eingang des Komparators CP1 angelegt, dessen anderer Eingang eine Referenzzahl „1110000000" empfängt, die ein Erfassungskriterium für absteigende Fronten bildet. Der Komparator CP1 liefert ein Signal FEDET, das an das äußere Medium mitgeteilt und auch an einen Eingang zur Rücksetzung auf 6 (Eingang „SET 6") des Zählers CT1 angelegt wird, der von dem Signal CKS taktgesteuert wird. Der Zähler CT1 liefert ein Signal SCOUNT zum Zählen von Mustern, das an einen Eingang des Komparators CP2 angelegt wird, dessen anderer Eingang in binärer Form eine Referenzzahl gleich 9 an der Basis 10 empfängt. Der Ausgang des Komparators CP2 steuert den Schiebeeingang SHIFT des Registers SREG2. Schließlich ist das Register SREG3 ein Schieberegister, das von dem lokalen Taktsignal CK taktgesteuert wird und Daten XDT an einem parallelen Eingang PIN empfängt und serielle Daten XDT an einem Ausgang SOUT liefert, der an eine Klemme XPD angeschlossen ist.
Die Erfassung der absteigenden Fronten eines Synchronisationszeichens SYNC durch die Schaltung UART1 ist in den 6A bis 6E dargestellt, die die Daten RDT, das Abtastsignal CKS, das Signal SCOUNT, die Daten SRDT, die von dem Register SREG1 abgetastet wurden, bzw. das Signal FEDET darstellen. Der Übergang des Signals FEDET auf 1 zeigt an, dass eine absteigende Front erfasst wird, und findet statt, wenn die Daten SRDT gleich „1110000000" sind. Da die absteigenden Fronten nach Empfang von sieben Abtastproben gleich 0 erfasst werden, wird der Zähler CT1 auf den Wert „6" (d.h. den siebenten Zählzyklus ab 0) beim Übergang des Signals FEDET auf 1 gestellt.
Nach Empfang des Synchronisationszeichens SYNC werden die in den Zeichen CH1, CH2, ... vorhandenen Daten Bit für Bit empfangen, wobei ein Datumsbit Bi, das von der Schaltung AVCC geliefert wird (mehrheitlicher Wert der Muster b7 bis b9), in das Register SREG2 alle 16 Zyklen des Signals CKS oder bei jedem Zyklus des lokalen Taktsignals CK geliefert wird. Das Laden eines Bits Bi erfolgt beim zehnten Zählzyklus des Zählers CT1, wenn der Ausgang des Komparators CP2 auf 1 übergeht. Die empfangenen Daten RDT werden in dem Register SREG2 pro Gruppe von 8 Bits B0–B7 gespeichert und können mit Hilfe eines parallelen Ausgangs POUT dieses Registers abgelesen werden.
Das Synchronisationszeichen SYNC, das in 4 dargestellt ist, kann es einer externen Recheneinheit, beispielsweise der Zentraleinheit eines Mikrokontrollers, ermöglichen, den Wert DVAL zu bestimmen, der in dem Divisor DIV2 vorzusehen ist, um eine geringe Abweichung vom lokalen Taktsignal CK zu erhalten. Dieser Wert ist derart, dass die Periode Ts des Abtastsignals CKS gleich sein muss: Ts = D/(8·16)wobei D die gemessene Dauer zwischen den fünf absteigenden Fronten des Synchronisationszeichens SYNC, nämlich acht Perioden T des Referenztaktgebers, ist.
Allerdings ist bei einer vorteilhaften Ausführungsart der erfindungsgemäßen Schaltung UART1 die Zustandsmaschine SM mit einer Autosynchronisationseinrichtung ASE mit verkabelter Logik verbunden, die das Zeichen SYNC analysiert und den Wert DVAL bestimmt, der in das Register DREG einzugeben ist, so dass es nicht mehr erforderlich ist, diese Rechnung durch Software mit Hilfe einer Zentraleinheit durchzuführen. Die Einheit ASU wird von der Zustandsmaschine SM1 aktiviert, wenn diese in den Zustand FIELD SYNCHRO übergeht, wie oben erwähnt.
Überdies umfasst die Schaltung nach einem optionalen, aber vorteilhaften Aspekt der Erfindung ferner ein Register MDREG, in dem ein Modusbit MDB gespeichert ist, das im Lese- und im Schreibmodus vom äußeren Medium aus zugänglich ist. Wenn das Modusbit einen ersten Wert aufweist, funktioniert die Schaltung UART1 wie eine herkömmliche Schaltung UART, wobei die Zustandsmaschine SM1 sowie folglich die Autosynchronisationseinheit ASU deaktiviert werden. Wenn das Modusbit einen zweiten Wert aufweist, sind beide Zustandsmaschinen SM1, SM2 betriebsfähig, und die Schaltung UART1 kann komplexe Raster, wie beispielsweise Raster LIN, bearbeiten.
Als Einsatzbeispiel für die vorliegende Erfindung stellt 7 schematisch einen Mikrokontroller MC dar, der auf einem selben Siliziumchip eine Zentraleinheit UC, einen Programmspeicher MEM und eine erfindungsgemäße Schaltung UART1 umfasst. Die Schaltung UART1 ist an Eingangs-/Ausgangsbereiche RPD/XPD der integrierten Schaltung angeschlossen. Die Zentraleinheit UC verwendet die Schaltung UART1 für das Senden und Empfangen von asynchronen Daten XDT, RDT über die Bereiche XPD, RPD.
Für den Fachmann geht deutlich hervor, dass die vorliegende Erfindung verschiedenen Varianten und Ausführungsarten unterzogen werden kann. Insbesondere kann jeder Schritt oder jedes beschriebene Mittel durch einen gleichwertigen Schritt oder ein gleichwertiges Mittel ersetzt werden, ohne über den Rahmen der vorliegenden Erfindung hinauszugehen.

Claims

Empfänger (UART1) für asynchrone Raster, der dazu vorgesehen ist, Raster zu empfangen, die Standardzeichen (CH1–CHN) umfassen und in der Kopfzeile ein Haltezeichen (BRK) mit einer größeren Länge als jene eines Standardzeichens umfassen können, dadurch gekennzeichnet, dass er ein Element (SM1) zur Erfassung eines Haltezeichens und ein Element (SM21) zur Bearbeitung eines Standardzeichens umfasst, wobei das Element (SM21) zur Bearbeitung eines Standardzeichens von dem Element zur Erfassung eines Haltezeichens getrennt ist und von dem Element zur Erfassung eines Haltzeichens aktiviert wird, wenn dieses aktiv ist.
Empfänger nach Anspruch 1, dadurch gekennzeichnet, dass er Mittel (MDREG, MDB) zur Auswahl einer ersten Betriebsart, bei der das Element zur Erfassung eines Haltezeichens deaktiviert ist, oder einer zweiten Betriebsart umfasst, bei der das Element zur Erfassung eines Haltezeichens aktiv ist und das Element zur Bearbeitung eines Standardzeichens kontrolliert.
Empfänger nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass das Element zur Erfassung eines Haltzechens derart angeordnet ist, dass ein Haltzeichen (BRK) erfasst wird, das sich aus Bits zusammensetzt, die alle denselben Wert haben.
Empfänger nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Element zur Erfassung eines Haltezeichens auch derart angeordnet ist, dass es ein Synchronisationszeichen (SYNC) erfasst.
Empfänger nach Anspruch 4, dadurch gekennzeichnet, dass er eine Autosynchronisationsschaltung (ASU) umfasst, die derart angeordnet ist, dass sie ein lokales Zeitsignal (CK) des Empfängers auf ein Referenzzeitsignal setzt, das in einem Synchronisationszeichen vorhanden ist.
Empfänger nach Anspruch 5, dadurch gekennzeichnet, dass die Autosynchronisationsschaltung von dem Element zur Erfassung eines Haltezeichens (SM1) aktiviert wird.
Empfänger nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Element zur Erfassung eines Haltezeichens eine Zustandsmaschine (SM1) ist.
Empfänger nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Element zur Bearbeitung eines Standardzeichens eine Zustandsmaschine (SM2) ist.
Empfänger nach einem der Ansprüche 1 bis 8, bei dem die Mittel (MDREG, MDB) zur Auswahl einer ersten oder einer zweiten Betriebsart ein Register (MDREG) umfassen, in dem ein Modebit (MDB) gespeichert ist.
Integrierte Schaltung, umfassend einen Empfänger nach einem der Ansprüche 1 bis 9.
Mikrokontroller, umfassend einen Empfänger nach einem der Ansprüche 1 bis 9.
Verfahren für den Empfang von asynchronen Rastern, die Standardzeichen (CH1–CHN) umfassen und in der Kopfzeile ein Haltezeichen (BRK) mit einer größeren Länge als jene eines Standardzeichens umfassen können, umfassend einen Schritt der Erfassung eines Haltezeichens, gefolgt von einem Schritt der Bearbeitung eines Standardzeichens, dadurch gekennzeichnet, dass die Schritte der Erfassung eines Haltezeichens und der Bearbeitung eines Standardzeichens mit getrennten Mitteln durchgeführt werden, mit Hilfe eines Elements (SM1) zur Erfassung eines Haltezeichens und eines Elements (SM2) zur Bearbeitung eines Standardzeichens, wobei das Bearbeitungselement von dem Erfassungselement aktiviert wird, wenn dieses aktiv ist.
Verfahren nach Anspruch 12, bei dem das Element zur Erfassung eines Haltezeichens derart angeordnet ist, dass es ein Haltezeichen (BRK) erfasst, das sich aus Bits zusammensetzt, die alle denselben Wert haben.
Verfahren nach einem der Ansprüche 12 und 13, dadurch gekennzeichnet, dass der Schritt der Erfassung eines Haltezeichens mittels einer Zustandsmaschine (SM1) eingesetzt wird.
Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass der Schritt der Bearbeitung eines Standardzeichens mittels einer Zustandsmaschine (SM2) eingesetzt wird.
Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass es einen Schritt der Identifizierung eines Synchronisationszeichens (SYNC) umfasst, das nach dem Haltezeichen empfangen wurde.
Verfahren Anspruch 16, dadurch gekennzeichnet, dass es einen Schritt der Synchronisation eines lokalen Zeitsignals (CK) aus einem Referenzzeitsignal, das in dem Synchronisationssignal (SYNC) vorhanden ist, umfasst, wobei der Schritt der Wiedergewinnung auf den Schritt der Identifizierung folgt.
Verfahren nach einem der Ansprüche 12 bis 17, umfassend einen Schritt der Auswahl (MDREG, MDB) einer ersten Betriebsart, bei der das Element zur Erfassung eines Haltezeichens deaktiviert ist, oder einer zweiten Betriebsart, bei der das Element der Erfassung eines Haltezeichens aktiv ist und das Element zur Bearbeitung eines Standardzeichens kontrolliert.