DE60128518T2

DE60128518T2 - Phasenrauscharmer Frequenzumsetzer

Info

Publication number: DE60128518T2
Application number: DE60128518T
Authority: DE
Inventors: Gert Lynge Nielsen
Original assignee: Unique Broadband Systems Ltd
Current assignee: Unique Broadband Systems Ltd
Priority date: 2000-07-06
Filing date: 2001-07-06
Publication date: 2008-01-17
Anticipated expiration: 2021-07-07
Also published as: EP1175008A3; CA2352398C; DK1175008T3; ATE363154T1; US20020006171A1; EP1175008A2; EP1175008B1; CA2352398A1; DE60128518D1; US6968017B2

Description

HINTERGRUND
Die Erfindung betrifft im Allgemeinen Frequenzwandlungsverfahren und -vorrichtungen und im Spezielleren phasenrauscharme Frequenzwandlungsverfahren und -vorrichtungen, die insbesondere zum Empfang und zur Übertragung von digitalen Signalen einschließlich von mehrbandmodulierten bzw. modulierten Mehrfachträger-Signalen geeignet sind.
Das Gemeinsame Technische Komitee (JTC) des Europäischen Instituts für Telekommunikationsnormen (ETSI) der Europäischen Rundfunkunion (EBU) hat eine Entwurfsnorm EN300 744 v.1.2.1 (1999-01) für digitale Fernsehfunkübertragung veröffentlicht, die die Bildfolge, die Kanalcodierung und die Modulation für digitales terrestrisches Fernsehen spezifiziert. Dieser Norm definiert funktional die Ausstattung, die zur Anpassung eines Grundband-TV-Signals eines Ausgangs eines MPEG-2 (Motion Picture Experts Group-2) Übertragungsmultiplexers an die terrestrischen Kanalcharakteristiken nötig ist. ODFM (Orthogonal Frequency Division Multiplexing) mit verketteter Fehlerkorrekturcodierung ("concatenated error correction coding") ist spezifiziert. Um die Wandlung eines MPEG-2 Übertragungsdatenstroms („transport stream") in ein ODFM-Signal zu erreichen, wird eine Übertragungsmultiplexanpassung und Zufallszahlenumwandlung auf das Eingangssignal angewendet. Guter Reed-Solomon (RS) und äußere Faltungscodespreizung werden dann angewendet. Als Nächstes wird eine innere Codierung, z.B. ein punktierter Faltungscode („punctured convolutional code") mit innerer Codespreizung angewendet. Zum Schluss wird ein Mapping und ein Modulationsschritt durchgeführt, gefolgt von einer ODFM-Übertragung. Die Norm erlaubt entweder 8, 7 oder 6 MHz Kanallücken und sowohl einen „2K-Modus" als auch einen „8K-Modus". Der „2K-Modus" ist verwendbar für Einzelübertragungsbetrieb und schmale Gleichwellennetze („single frequency networks„ SFN) mit begrenzten Übertragungsdistanzen, während der „8K-Modus" für beides, für Signalübertragungsbetrieb und für kleine und große SFN-Netzwerke geeignet ist. Verschiedene Pegel einer Quadraturamplitudenmodulation (QAM) und unterschiedliche innere Coderaten sind zulässig.
Die Norm ist definiert im Zusammenhang mit Fernsehfunkübertragung. Jedoch wären die Vorrichtung und der Prozess zur Wandlung eines MPEG-2-Übertragungsdatenstroms in eine funkkompatible, digitale Fernsehcodierung für viele Anwendungen verwendbar. Z.B. wäre es wünschenswert, Verfahren und Vorrichtungen für einen tragbaren Übertragungsdatenstromadapter bereitzustellen, der für tragbare Fernsehausrüstung jeglicher Art verwendet werden kann, wie z.B. Ausrüstung für elektronische Berichterstattung (ENG). Es wäre ebenso wünschenswert, eine verbesserte Modulationsfehlerrateneffizienz, bessere Modulationsschultern und Störfestigkeit gegen Phasenrauschen und eine verbesserte Synchronisierungsgenauigkeit für derartige Ausrüstungen bereitzustellen.
Ein digitales Fernsehsystem, das die ETSI-Norm für digitalen Fernsehfunk verwendet, erfordert weiterhin die Wandlung des OFDM-Signals von einem Grundbandsignal in ein IF-Signal und von einem IF-Signal in ein RF-Signal. Diese letzte Frequenzumwandlung führt üblicherweise zur Einleitung von signifikantem Phasenrauschen, das teilweise dem Frequenzteilerrauschen zuzuschreiben ist. In einem IF- auf RF-Frequenzwandler wird das Eingangs-IF-Signal mit zwei Oszillatorsignalen gemischt, um das IF-Signal zu einem RF-Signal aufwärtszuwandeln. Die Frequenzverschiebung entspricht der Differenz zwischen den Frequenzen der zwei Oszillatoren. Die Oszillatorsignale werden künstlich erzeugt auf Grundlage eines externen Referenzsignals. Die Güte der Oszillatorsignale wird gesteuert durch den Vergleich der externen Referenz mit dem Oszillatorsignal geteilt durch einen geeigneten Faktor. Dieser Vergleich führt zu einem Fehlersignal, das von dem Generator zum Einstellen des Oszillatorsignals verwendet werden kann. Die Operation des Teilens des Oszillatorsignals leitet Phasenrauschen ein, das verstärkt wird und in das Oszillatorsignal eingeleitet wird und dann das Ausgangs-RF-Signal verfälscht. Eine weitere Schwierig keit ist es, dass die Auflösung eines Frequenzwandlers, in dem die Oszillatoren durch Frequenzgeneratoren gesteuert sind, durch die Schrittweite der Frequenzgeneratoren begrenzt ist. Die Patentschrift US 4,491,976 offenbart einen Seitenbandfrequenzabgleicher bzw. -tuner mit einer temperaturkompensierten Mikrostreifen-Resonatoranordnung.
Es wäre wünschenswert eine Vorrichtung und ein Verfahren der Frequenzwandlung bereitzustellen, das für eine breite Anwendung mit verbesserter Phasenrauscheffizienz und größerer Frequenzauflösung geeignet ist.
KURZZUSAMMENFASSUNG DER ERFINDUNG
Ein Aspekt der vorliegenden Erfindung ist ein Frequenzwandlerschaltkreis mit einem Paar lokaler Oszillatoren. Die lokalen Oszillatoren sind Frequenzgeneratoren, die auf einer externen Referenzfrequenz basieren. Die Frequenzwandlerschaltung ist dazu konfiguriert, um eine Frequenzwandlung an einem Eingangssignal auszuführen, und zwar gleich einer Frequenzdifferenz von Signalen von dem lokalen Oszillatorpaar; um ein Oszillatorfrequenzdifferenzsignal zu erzeugen; um ein Fehlersignal zu erzeugen, das das Oszillatorfrequenzdifferenzsignal und ein internes Referenzsignal verwendet, das von der externen Referenzfrequenz abgeleitet ist; und um unter Verwendung des Fehlersignals die Frequenz eines von dem Paar von Oszillatoren einzustellen.
Die oben beschriebene Ausführung der Frequenzwandlerschaltung beseitigt im Wesentlichen Frequenzteilerphasenrauschen wie das, das von herkömmlichen vorgeschalteten Frequenzteilern („prescalers") erzeugt wird. Zusätzlich stellt die Verwendung von zwei lokalen Oszillatoren eine Frequenzwandlerschaltung bereit, die zur Breitbandfrequenzwandlung und zu einer hohen Auflösung fähig ist. Diese Ausführung der Frequenzwandlerschaltung ist geeignet für Empfänger ebenso wie für Sender und ist insbesondere geeignet für mehrbandmodulierte Systeme wie z.B. digitale OFDM-Fernsehsysteme.
In einem weiteren Aspekt ist die vorliegende Erfindung ein Frequenzwandler zum Verschieben der Frequenz eines Eingangssignals um eine Sollfrequenz, der ein externes Referenzfrequenzsignal empfangt, wobei der Frequenzwandler eine Frequenzwandlerschaltung beinhaltet, die einen ersten Oszillator und einen zweiten Oszillator beinhaltet, und wobei die Frequenz des Eingangssignals um die Frequenzdifferenz zwischen dem ersten Oszillator und dem zweiten Oszillator verschoben wird, wobei die Frequenz des zweiten Oszillators als Reaktion auf ein Fehlersignal anpassbar ist; und eine Abtastschaltung beinhaltet, die einen Pulsfolgengenerator, eine Komparatorschaltung und einen Abtaster aufweist, wobei der Pulsfolgengenerator das externe Frequenzreferenzsignal empfängt und eine Pulsfolge mit einer Oberwelle N-ter Ordnung mit der Sollfrequenz erzeugt, wobei die Komparatorschaltung dazu angepasst ist, ein Differenzsignal mit einer Frequenz zu erzeugen, die der Frequenzdifferenz zwischen der ersten Oszillatorfrequenz und der zweiten Oszillatorfrequenz entspricht, und wobei der Abtaster angepasst ist, die Pulsfolge und das Differenzsignal zu empfangen und ein Fehlersignal zu erzeugen, und zwar mit einer Frequenz, die der Differenz zwischen der Frequenz des Differenzsignals und der Frequenz der N-ten Oberwelle entspricht.
Weitere Aspekte und Merkmale der vorliegenden Erfindung werden dem Fachmann nach Durchsicht der folgenden Beschreibung von besonderen Ausführungsformen der Erfindung in Verbindung mit den begleitenden Figuren deutlich.
KURZBESCHREIBUNG DER ZEICHNUNG
Nun wird als Beispiel Bezug genommen auf die beigefügte Zeichnung, die eine bevorzugte Ausführungsform der vorliegenden Erfindung zeigt:
1 ist ein vereinfachtes Blockdiagramm einer Ausführungsform eines digitalen TV-Systems der vorliegenden Erfindung;
2 ist ein vereinfachtes Blockdiagramm einer Ausführungsform eines DTV-Modulatorsystems;
3 ist ein vereinfachtes Blockdiagramm einer weiteren Ausführungsform eines DTV-Modulators;
4 ist ein vereinfachtes Blockdiagramm eines COFDM-(Coded Orthogonal Frequency Division Multiplexing)Modulators;
5 ist ein vereinfachtes Blockdiagramm einer Ausführungsform einer RF-Wandlerschaltung der vorliegenden Erfindung;
6 ist ein vereinfachtes Blockdiagramm einer Ausführungsform einer RF-Wandlerschaltung der vorliegenden Erfindung; und
7 ist ein vereinfachtes Blockdiagramm einer alternativen Ausführungsform einer RF-Wandlerschaltung der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Bezugnehmend auf das vereinfachte Blockdiagramm von 1 ist ein Aspekt der vorliegenden Erfindung ein digitales TV-System 10, das in einer Ausführungsform einen Einplatinen-DTV-(digital television)Modulator 12 beinhaltet. Der DTV-Modulator 12 empfängt Eingangssignale von wenigstens einer Quelle, wie eine Übertragungsdatenstromquelle 14 und/oder eine SFN-(Single Frequency Network)Quelle 16. Der DTV-Modulator 12 empfangt ebenso Referenzeingangssignale von einer Referenzquelle 18, die ein 10-MHz-Referenzsignal 20 und ein 1-PPS-Referenzsignal 22 beinhaltet. In einer Ausführungsform sind die Referenzsignale 20 und 22 sehr genaue Synchronisierungssignale, die von GPS-(Global Positioning System)Satelliten stammen. Diese Eingangsignale werden von dem DTV-Modulator 12 verarbeitet, um Ausgangssignale 24, 26 zu erzeugen, die von einem OFDM- (Orthogonal Frequency Division Multiplex)Sender 28 gesendet werden. Informationen bezüglich eines Modulatormodus 32 und einer Linearitätseinstellung 34 werden mit einem lokalen Bediener 36 ausgetauscht, und verschiedene Test-, Warn- und Überwachungsdaten werden mit einem Testbediener 37 und einem Senderbediener 38 ausgetauscht, obwohl nicht alle Ausführungsformen Test-, Warn- und/oder Überwachungsdaten bereitstellen.
Ein Blockdiagramm einer Ausführungsform eines DTV-Modulatorsystems 12 ist in 2 gezeigt. Das digitale TV-Modulatorsystem 12 beinhaltet einen Eingabewähler bzw. -selektor und eine Schnittstelle 40 mit zwei Eingangssignalen 14, 16. Der Eingang 14 ist ein asynchroner serieller Eingang (z.B. ein koaxialer Hochgeschwindigkeitseingang), während der Eingang 16 ein paralleler Eingang (z.B. 8 Eingänge mit Handshake-Betrieb) ist. Das parallele Eingangssignal 16 ist z.B. entweder ein Niedrigspannungsdifferenzsignal oder ein emittergekoppeltes logisches Signal. Eingangsselektor und die Schnittstelle 40 wirken als ein Zweitorschalter, der zwischen den Eingängen 14 und 16 auswählt. Der Eingangsselektor und die Schnittstelle 40 prüfen ebenso das Eingangssignalformat (z.B. unter Verwendung eines Mikroprozessors) und stellen einem Übertragungsdatenstromadapter 42 Informationen zur Durchlassfehlerkorrektur bereit (z.B. ein Synchronwort („sync word") mit 188 Byte bis 204 Byte Bandbreite, wobei die gesamte Paketlänge eines MPEG-2-Transportmultiplexpakets 188 Bytes ist und mit Fehlerkorrektur auf die Gesamtlänge von 204 Bytes kommt). Ein Taktsignalgenerator 44 erzeugt Taktsignale einschließlich eines 10-MHz-Referenzsignals 20 und eines 1-PPS-Referenzsignals 22 und stellt diese Signale dem Übertragungsdatenstromadapter 42 bereit. In einer Ausführungsform beinhaltet der Taktsignalgenerator 44 einen temperaturkompensierten Kristalloszillator, der mit einer GPS-(Global Positioning Satellite) abgeleiteten externen Referenz verknüpft bzw. darauf verriegelt ist.
Der Übertragungsdatenstromadapter 42 führt für eine Art von Eingangssignal eine Anpassung an das DTV-Modulatorsystem 12 an. In einer Ausführungsform prüft der Übertragungsdatenstromadapter 42 den Übertragungsdatenstrom auf leere Bits oder Füllbits („stuffing"). Diese leeren Bits sind nötig für eine richtige Bildfolge („fra ring"), sind aber als Daten sonst unbrauchbar. Der Übertragungsdatenstromadapter 42 prüft ebenso einen Kopfsatz der Eingangsstromdaten. In einer Ausführungsform z.B. liefern die Blöcke 12 und 13 Informationen über die Kanalkapazität. Der Übertragungsdatenstromadapter 42 passt den Übertragungsdatenstrom durch Hinzufügen oder Entfernen von Füllbits auf Grundlage der ermittelten Kapazität an. Z.B. wird in einer Ausführungsform eine 16-QAM (quadrature amplitude modulation), die eine 4-Bit Verarbeitung verwendet, in eine 64-QAM gewandelt, die eine 6-Bit Verarbeitung verwendet.
Ein Zerhacker 48 verteilt Energie in dem Eingangssignaldatenstrom durch Multiplizieren einer Sequenz in den Übertragungsdatenstrom, wodurch dieser einer Zufallszahlenumwandlung unterzogen bzw. randomisiert wird und sichtbare Störungen minimiert werden. Ein Polynom, das zum Zerhacken verwendet wird, ist 1 + x¹⁴ + x¹⁵, wobei die Polynombeschreibung der Satellitengrundspezifikation EN 300 421 entspricht. Diese Schreibweise muss von derjenigen unterschieden werden, die in dem Standardlehrbuch von Peterson und Weldon, "Error Correction Codes," zweite Auflage, MIT Press 1972 verwendet wird. Ein äußerer Codierer 50 ist ein Reed-Solomon Codierer, der Bytes zu dem Übertragungsdatenstrom hinzuaddiert unter Verwendung eines (204, 188, t = 8) abgekürzten Codes, der von dem originalen systematischen RS-(255, 239, t = 8)Code abgeleitet ist. Dieser Codierer addiert Bytes zu dem Übertragungsdatenstrom hinzu, die verwendet werden, um Fehler in einem Signal zu prüfen, das bei einem Empfänger empfangen wird. Eine Codespreizung („interleaving") von Bytes und eine innere Codierung werden ebenso bereitgestellt und eine weitere Codespreizung von Bits wird ebenso bereitgestellt, um das Bitfehlermuster weiter zu randomisieren. Ein äußerer Byte-Codespreizer 52 wirkt an dem Ausgangssignal des Reed-Solomon Codierers 50 auf separate, aufeinanderfolgende Bytes. Das Ausgangssignal des äußeren Byte-Codespreizers 52 wird codiert durch einen inneren punktierten Faltungscodierer 54, der in der Schaltung gefolgt ist von einem inneren Bit-Codespreizer 56. Das Ausgangssignal des inneren Bit-Codespreizers 56 wird an einen Mapper 58 angelegt, der die Eingangssignaldaten auf eine Mehrzahl von Frequenzträgern definiert oder auf diese abbildet. Ein Pilotübertragungsparame ter-Signalisierungssymbolrahmen („Pilot Transmission Parameter Signalling Symbols Frame") → 68 Einfach-OFDM, wobei Einfach-OFDM 204 Bytes sind.
In einer Ausführungsform hat der verwendete Reed-Solomon Code eine Länge von 204 Bytes, eine Dimension von 188 Bytes und korrigiert bis zu 8 zufällige Fehler in einem empfangenen Wort von 204 Bytes. Das Codegeneratorpolynom ist: g(x) = (x + λ0)(x + λ1)(x + λ2) ... (x + λ15), wobei λ = 02HEX,und das Feldgeneratorpolynom ist: p(x) = x8 + x4 + x3 + x2 + 1.
In einer Ausführungsform wird der verkürzte RS-Code durch Addieren von 51 Bytes realisiert, wobei alle auf Null gesetzt sind, bevor Informationsbytes in einen (255, 239, t = 8) Codierer eingegeben werden. Nach Codierung werden die Null-Bytes gestrichen. Es folgt eine äußere Codespreizung mit einer Tiefe von 1 = 12, und Pakete sind abgegrenzt durch invertierte oder nicht invertierte MPEG-2 Synchronbytes unter Beibehaltung der Periodizität von 204 Bytes. Eine innere Codierung, die eine Auswahl von punktierten Faltungscodes („punctured convolutional codes") verwendet, wird bereitgestellt, um die Wahl einer angemessenen Fehlerkorrekturhöhe zu ermöglichen. Ein innerer Codespreizer stellt eine bitweise Codespreizung gefolgt von einer Zeichen- bzw. Symbol-Codespreizung bereit.
Die vom Mapper 58 abgebildeten Daten werden an einen Rahmenadapter 60 angelegt, der die Daten anpasst an entweder 2K oder 8K Rahmen, wie es günstig ist. Jeder Rahmen ist ein 68-Einfach-OFDM, wobei „Einfach-OFDM" 204 Bytes sind. Pilot oder Transmission-Parameter-Signalling (TPS) wird von einer Pilot/TPS-Einheit 62 angewandt. Das Ausgangssignal des Rahmenadapters 60 wird als das Eingangssignal dem IFFT-(digitaler OFDM)Modulator 64 bereitgestellt. Der IFFT 64 berechnet eine Einhüllende des Eingangssignals, indem er sein Eingangssignal aus dem Zeitbereich in den Frequenzbereich transformiert. Der IFFT 64 bestimmt so, welche Information von seinem Eingangssignal auf welcher Trägerfrequenz übertragen wird. Ein Sicherheitsintervalleinschieber 66 stellt dem IFFT 64 Information bezüglich der erforderlichen Sicherheitsintervalle („guard intervals") sowie die Modulationsart und die Coderate bereit.
Das Ausgangssignal des IFFT 64 ist Eingangssignal für einen Begrenzer/Vorkorrektor 68, der die digitalen Ausgangswerte von dem IFFT 64 prüft, um eine Überlastung des Digitalanalogwandlers (DAC) 70 und nachfolgender Komponenten in dem Modulator 12 vorzubeugen.
Der Begrenzer/Vorkorrektor 68 wendet eine Signalbegrenzung („clipping") an, sofern es nötig ist, um einer Überlastung vorzubeugen. Der DAC 70 erzeugt ein Basisband (oder erstes IF-Signal) 72, das entweder ein 9,1428571-MHz-Signal (entsprechend einem UHF-Kanal mit 8 MHz Bandbreite) oder ein 8-MHz-Signal (entsprechend einem 7 MHz VHF-Kanal) ist. In anderen Ausführungsformen werden Basisbandsignale mit unterschiedlichen Charakteristiken erzeugt, um mit unterschiedlichen Normen übereinzustimmen.
Wie in der Ausführungsform von 2 veranschaulicht ist, wird ein Basisbandsignal, das Ausgangssignal des DAC 70 ist, von einem IF-Wandler 74 aufwärts gewandelt. Z.B. wird eine IF-Frequenz von 36,0 MHz verwendet. Das Ausgangssignal des IF-Wandlers 74 wird mit einem Bandpassfilter 76 gefiltert und von einem Ausgangs-IF-Verstärker 78 verstärkt. Das IF-Signal wird von einem RF-Wandler 84 in ein geeignetes RF-Signal 82 gewandelt. Das RF-Signal 82 kann weiter verstärkt oder verarbeitet werden, und zwar in Abhängigkeit von der Anwendung, in der der Modulator 12 verwendet wird.
In einer Ausführungsform und bezugnehmend auf 3 beinhaltet der DTV-Modulator 12 einen Mikroprozessor 86 und einen zugeordneten Speicher 88, eine Anwendungsspezifische Integrierte Schaltung (ASIC) 90, einen Digitalanalogwandler (DAC) 70 und eine analoge Schaltungsanordnung 92. Die Architektur des Modulators 12 liefert in dieser Ausführungsform einen Vorteil, der es erlaubt, einen Befehlsvorrat ohne Hardwareneukonstruktion zu ändern. Besonders die Funktion der Blöcke 40, 42, 44, 48, 50, 52, 54, 56, 58, 60, 62, 64, 66 und/oder 68 sind zwischen dem ASIC 90 und dem Mikroprozessor 86 (und seinem zugeordneten Speicher 88) aufgeteilt. In einer Ausführungsform z.B. führt der ASIC 90 die Funktion des IFFT 64 und des Begrenzers/Vorkorrektors 68 aus, während der Mikroprozessor 86 die Funktion des Sicherheitsintervalleinschiebers 66 ausführt und den vorhergehenden Block 64 in der Prozesskette blockiert. Die analoge Schaltungsanordnung 92 führt die Funktion des IF-Wandlers 74, des Bandpassfilters 76, des Ausgangs-IF-Verstärkers 78 und des RF-Wandlers 84 aus.
In einer Ausführungsform ist der IFFT 64 in dem AISC 90 enthalten und umfasst eine Mehrzahl von Signalprozessoren, um Frequenzträger mit hervorragender Auflösung zu erzeugen, um einen Hochgeschwindigkeitsbetrieb zu ermöglichen, der zur Handhabung von Hochgeschwindigkeitsdatenströmen notwendig ist. Z.B. sind zehn Signalprozessoren mit jeweils 16 Bit Genauigkeit bzw. Güte bereitgestellt, um eine verbesserte Auflösung bereitzustellen.
Insbesondere werden in einer Ausführungsform 6817 Frequenzträger in einem 8 MHz Band verwendet, um eine hohe Geschwindigkeit bereitzustellen. Die 8 MHz Bandbreite wird erreicht durch Verwenden der großen Anzahl von gleich beabstandeten Frequenzträgern. In einer weiteren Ausführungsform sind näherungsweise 8000 Frequenzträger zur Datenmodulation und zur Fehlerkorrektur verfügbar und es werden Codespreizungstechniken verwendet, so dass Signale wiederhergestellt werden können, sogar wenn eine Anzahl dieser Frequenzträger verloren sind. Ein Sicherheitsintervall wird bereitgestellt, um ein Signal einzufrieren, so dass der Empfänger Zeit hat, ein Fernsehsignal zu erkennen. Sobald das Signal für eine Zeitspanne stabil ist, kann der Empfänger beginnen, das demodulierte Signal darzustellen.
In einer Ausführungsform und bezugnehmend auf 4 berechnet ein COFDM-(Coded Orthogonal Frequency Division Multiplexing)Modulator 93 die Einhüllende des Signals und transformiert Signale aus dem Zeitbereich in den Frequenzbereich. Das COFDM-Codierermodul 93 ersetzt Komponenten mit gemeinsamer Referenzbezeichnung in den 2 und 4. Diese Komponenten haben in diesen beiden Figuren ähnliche Funktionen. Jedoch verwendet der hierarchische Modus zwei identische Kanäle, wie es durch die Verdopplung der Blöcke 40, 42, 48 und 50 in 4 angedeutet ist. Zusätzlich haben einige der Blöcke in 4 zusätzliche Funktionen, die im Folgenden beschrieben sind. In der Ausführungsform, die dargestellt ist in 4, ist jeder Block mit einem Takt (N·Fsys) 94 und mit einer Steuerung 96 verbunden. Dateneingänge und Ausgänge sind synchron mit N·Fsys.
Die grundlegende Anforderung an eine SFN Synchronisierung ist es, (1) ein MIP (Megaframe Information Package) zu finden, das Information über einen Megaframe ID und die Zeit hat; (2) ein Megaframe in einem Signal zu identifizieren; und (3) abzusichern, dass der Megaframe nach vollständiger Bearbeitung das Ausgangssignal zu einer spezifizierten Zeit ist. Ein SFN-Verzögerungsmodul liefert sämtliche der erforderlichen Verzögerungen und identifiziert den Megaframe durch Liefern eines Megaframe-Sync-Signals, und zwar gefolgt auf das erste Datenelement in einem Megaframe. Das Verzögerungsmodul erzeugt ein positives Rückkopplungssignal („feed-forward"), das verwendet wird, um den Ausgangsdatenstrom zu öffnen, wenn auf ein SFN Signal synchronisiert wird. (Diese Funktion ist die Initialisierung der SFN-Bearbeitung.) Wenn initialisiert ist, bleiben das positive Rückkopplungssignal und das Megasync-Ausgangssignal zueinander abgeglichen, weil das gesamte SFN-System vollständig synchron ist.
Wegen der strengen Zeitsteuerungs- bzw. Synchronisationsanforderungen an ein SFN kann ein System, das für einen SFN-Betrieb entworfen wurde, dieselbe Zeitsteuerung für die meisten Schaltungen in MFN-Zeitsteuerung verwenden. Insbesondere haben, mit Ausnahme der Zeitsteuerungsanforderungen, Blöcke eines Synchronisierungs-Inverters und der Rest des Geräts keine besonderen SFN/MFN-Anforderungen. In einer Ausführungsform versucht die MFN-Zeitsteuerung am Eingang des Synchronisierungs-Inverters ein SFN-System zu simulieren, wodurch die meisten der Blöcke unabhängig von dem MFN/SFN Modus werden.
Das COFDM-Codierermodul 93 beinhaltet einen Eingangsadapter 40. Der Eingangsadapter 40 nimmt Eingänge mit acht Datenleitungen, einer Taktleitung, einer Datenprüfleitung und einer Synchronisationsleitung an, obwohl die Verwendung der Synchronisationsleitung optional ist. Ausgänge des Eingangsadapters 40 beinhalten acht Datenleitungen, eine Taktleitung, eine Datenprüfleitung und eine Synchronisationsleitung. Der Eingangsadapter 40 stellt ebenso einer Steuereinheit Informationen bereit, einschließlich eines Synchronisationsverknüpfungsindikators („sync locked indicator") und eines Indikators der Paketgröße (z.B. ob die empfangene Paketgröße 188 oder 204 Bytes ist), die durch automatische Synchronisierung mit den Eingangsdaten erkannt wird. Der Eingangadapter 40 stellt einen flexiblen Eingang bereit, um unterschiedliche elektrische Schnittstellen zu ermöglichen, und nimmt Signalschwankungen („jitter") von der Übertragung einschließlich ASI im Stoßbetrieb („hurst mode") an. Die Ausgangsdatenraten für das COFDM-Codierermodul 93 reichen von 450 kByte/sec bis 4,5 MB/sec. Der Datenausgang vom Eingangsadapter 40 ist eine vordefinierte Funktion, sofern keine Daten eingegeben werden, und in dieser Ausführungsform wird er stets in 204 Byte-Pakete an dem Ausgang gewandelt, unabhängig von der empfangenen Paketgröße.
Die Übertragungsdatenstromeingänge können Taktsignalschwankungen von unterschiedlichen Teilen des Verteilungsnetzes aufweisen und diese werden gedämpft, wenn sie oberhalb einer vordefinierten Frequenz sind, um einen einwandfreien Betrieb des TSA-Netzwerks zu sichern.
Der Übertragungsstromadapter 42 aus 4 beinhaltet ein Ratenanpassungsmodul (nicht separat dargestellt), das Ausgänge von dem Eingangsadapter 40 als Eingänge annimmt. Zusätzlich ist ein Referenzeingang 94 mit einer Frequenz von N × Fsys vorgesehen, wobei Fsys eine Systemtaktfrequenz ist. Das Ratenanpassungsmodul stellt acht Datenleitungen als Ausgang bereit, eine Datenfreigabeleitung, eine Synchronisationsleitung und eine „Megasync"-Leitung 98. Das Ausgangssignal hat in einer Ausführungsform eine Paketgröße von 204 Bytes (die 16 Leerbytes beinhaltet, wenn die Reed-Solomon-Codierung nicht verwendet wird). Die Synchronisierausgabe folgt dem ersten Datenbyte in einem Paket, wobei die Megasync-Ausgabe 98 dem ersten Datenbyte in jedem „Megaframe" folgt. In einer Ausführungsform (MFN, oder Mehrfrequenznetzwerk) ist der erste Megaframe zufällig ausgewählt und wird nur dazu verwendet, den gleichen Ausgang zu simulieren, das ein SFN an dieser Schnittstelle verwendet. Die tatsächliche Datenausgangsrate wird gesteuert durch eine Freigabeeingabe von dem Datenempfänger. Die Anzahl von Paketen in einem Megaframe wird zur Erzeugung des Megasync verwendet und um das Einfügen von Füllbits in den Datenstrom zu erzwingen.
In einer Ausführungsform berechnet das Ratenanpassungsmodul des Übertragungsdatenstromadapters 42 eine Datenrate aus dem Modus, wenn eine unterschiedliche Rate für 6, 7 und 8 MHz vorliegt. Ebenso werden in einer Ausführungsform Füllbitpakete, die empfangen werden, gelöscht und Füllbitpakete werden geliefert, wenn keine Eingangspakete zur Verfügung stehen. Daher ist das Ratenanpassungsmodul in Funktion, auch wenn seine Dateneingangsrate null ist. Wenn die Datenrate in einem Übertragungsdatenstrom geändert wird, werden die PCR-(Programmtaktreferenz)Pakete neu gekennzeichnet („restamped"), entsprechend ihrer Paketposition in dem Datenstrom.
Der Ausgang des Ratenanpassungsmoduls ist der Eingang eines SFN-Verzögerungsmoduls (das in einer Ausführungsform in MFN umgeleitet wird). (Das SFN-Verzögerungsmodul ist Teil des Übertragungsdatenstromadapters 42 und ist in 4 nicht separat dargestellt). Das Eingangssignal ist in 204 Byte Pakete eingeteilt, mit 16 Füllbytes, wenn RS-Codierung nicht verwendet wird. Ein Referenzeingang 94 ist ebenso bereitgestellt mit einer Frequenz von N × Fsys als ein Systemtaktgeber. In einer Ausführungsform sind alle SFN-Zeitsteuerungen mit Bezug auf dieses Signal mit einer 100 nsec Auflösung bereitgestellt. Ein 1-pps-(Takt pro Sekunde)Referenzsignal 22 ist ebenso für die Megaframe-Ausgangszeitsteuerung bereitgestellt. Der Ausgang des SFN-Verzögerungsmoduls beinhaltet acht Datenleitungen, eine Datenfreigabeleitung, eine Synchronisationsleitung („Sync-Leitung") und eine Megasync-Leitung 98. Das Ausgangssignal ist in 204-Byte-Pakete eingeteilt mit RS codierten Bytes, mit einer Sync-Ausgabe, die dem ersten Datenbyte in einem Paket folgt. Zusätzlich folgt eine Megasync-Ausgabe dem ersten Datenbyte in jedem Megaframe. Eine zusätzliche "mega request" Ausgabe 98 ist als ein positives Rückkopplungssignal bereitgestellt, um das Megaframe-Ausgangssignal mit exakter Zeitsteuerung freizugeben/zu synchronisieren.
Die Anzahl der Pakete in einem Megaframe kann zur Annahme eines einzelnen fehlenden MIP verwendet werden. Ein Zeitversatz (z.B. ein programmierbarer Zeitversatz, der aus dem MIP bestimmt ist), wird verwendet, um eine Senderverzögerung zu kompensieren. In einer Ausführungsform ist das SFN-Verzögerungsmodul, unter der Bedingung, dass kein Eingangssignal vorliegt, gezwungen, Leerbytes einzufügen und Informationsfelder sind die Ausgangsdaten von den MIP-Rahmen.
Das SFN-Verzögerungsmodul funktioniert wie ein FIFO („first in, first out" Register), der eine Zeitverzögerung bis zu einer Sekunde liefert. Das SFN-Verzögerungsmodul extrahiert ebenso Zeitsteuerungsinformation, um das Megarequest-Signal 98 zu erzeugen.
Das Ausgangssignal des SFN-Verzögerungsmoduls wird einem Synchronisations-Invertermodul bereitgestellt (in 4 nicht separat dargestellt, das aber ein Teil des Zerhackers 48 in der darin abgebildeten Ausführungsform ist). Das Synchronisations-Invertermodul invertiert alle Bits in jedem achten Paket und leitet diese Daten an ein Zerhackermodul (ebenso nicht separat dargestellt, aber Teil des Zerhackers 48) weiter. Das Zerhackermodul synchronisiert auf die Achtpaketsequenz, die von dem Synchronisationsinvertermodul erzeugt wird, und fügt eine PRBS (Pseudo-Random Binary Sequence) dem Signal an.
Das Ausgangssignal des Zerhackers 48 ist in 204-Byte-Pakete eingeteilt, die 188 Datenbytes und 16 Füllbytes beinhalten. Dieses Eingangssignal wird einem Reed-Solomon Codierer 50 bereitgestellt, der die 16 Füllbytes durch eine Reed-Solomon-Checksumme ersetzt. Ein äußeres Codespreizer (nicht separat dargestellt, aber Teil des Reed-Solomon-Codierers 50 in der Ausführungsform von 4) bearbeitet die Reed-Solomon-codierten Pakete, um ein codegespreiztes Ausgangssignal zu erzeugen. Ein Megasync-Ausgangssignal folgt dem ersten Datenbyte in jedem Megaframe, wenn Daten den äußeren Codespreizer verlassen, und eine Codespreizung wird durchgeführt. Ein inneres Codierermodul (nicht dargestellt, aber Teil des Reed-Solomon-Codierers 50 in der Ausführungsform von 4) hat acht Eingangsdatenleitungen, einen Datenfreigabeeingang und eine Megasync-Indikatorleitung und erzeugt Ausgangsdaten auf zwei, vier oder sechs Datenausgabeleitungen. Die Anzahl von Leitungen, die für die Datenausgabe verwendet wird, ist abhängig von dem ausgewählten Betriebsmodus. Eine Datenfreigabeleitung und eine Megasync-Leitung bilden ebenso eine Ausgabe. Eine Megasync-Ausgabe folgt dem ersten Datum in jedem Megaframe. Im hierarchischen Modus ist die Megasync-Ausgabe der letzte Teil der zwei unabhängigen Eingabekanäle. Eine Coderatensteuerung und eine Modussteuerung (um einen zwei-, vier- oder sechs-Bitmodus auszuwählen) werden dem inneren Codiermodul ebenso eingegeben, das einen punktierten Faltungscodierer realisiert, der unter Verwendung eines Signals auf der Megasync-Leitung initialisiert wird.
Die sechs Datenleitungen, die Datenfreigabeleitung und zwei Megasync-Leitungen von der Coderatensteuerung bilden Eingänge zu einem Bitcodespreizungsmodul (nicht separat gezeigt, aber Teil des Reed-Solomon-Codierers in der Ausführungsform von 4). Der Dateneingang zu dem Bit-Codespreizermodul hängt von der Datenkonstellation und dem hierarchischen Modus ab. Z.B. abhängig davon, welcher nicht-hierarchische Modus in Betrieb ist, sind entweder zwei, vier oder sechs Datenleitungen aktiv und werden aus einem HP-(High Priority)Datenstromkanal eingegeben. In einem hierarchischen Modus erfolgt nur ein Megasync von jedem Kanal, und die Eingabedaten sind zwei Bits von einem Kanal und entweder zwei oder vier Bits von dem anderen Kanal. Das Bit-Codespreizermodul stellt Ausgabesignale auf zwei, vier oder sechs Datenleitungen bereit, und zwar in Abhängigkeit von dem Modus. Das Bit-Codespreizermodul stellt ebenso eine Datenfreigabeleitung und eine Megasync-Leitung bereit. Das Bit-Codespreizermodul arbeitet als bis zu sechs unabhängige Codespreizer. Durch Aufnehmen von Eingaben von zwei Kanälen dient dieses Modul ebenso als ein Verknüpfungspunkt für den hierarchischen Modus. Eine Codespreizungstiefe von 126 Bits wird in einer Ausführungsform bereitgestellt.
Ein Byte-Codespreizungsmodul (nicht separat dargestellt, aber Teil des Reed-Solomon-Codierers 50 in der Ausführungsform von 4) arbeitet an dem Ausgangssignal des Bit-Codespreizermoduls. Genauer gesagt liefern sechs Datenleitungen, eine Freigabeleitung und eine Megasync-Leitung liefern Eingänge für das Byte-Codespreizermodul, obwohl nur zwei oder vier der sechs Datenleitungen in einigen Modi aktiv sind. Entsprechend ist dieselbe Anzahl von den sechs Datenleitungsausgängen aktiv. Das Byte-Codespreizermodul stellt ebenso eine Datenfreigabeleitungsausgabe, eine Sync-Ausgabe und eine Megasync-Ausgabeleitung bereit. Das Byte-Codespreizungsmodul erzeugt Blöcke von Daten, wobei ein Block durch Codespreizung in eine Blockgröße gleich der Datenkapazität eines IFFT-Symbols in einen IFFT-Block passt. In einer Ausführungsform arbeitet das Byte-Codespreizungsmodul, indem es Daten in einen Adressmuster schreibt und dann linear ausliest, so dass eine Codespreizung in einem Symbol bzw. einem Zeichen durchgeführt wird. Das nächste Symbol arbeitet in der entgegengesetzten Richtung, so dass die Leseradresse eines Symbols als die Schreibadresse des nächsten Symbols in demselben Speicher verwendet wird. Der Speicher von Bytes in dem Codespreizungsmodul beträgt in einer Ausführungsform 6048 Sechs-bit-Wörter.
Das Piloteinschiebemodul 62 empfängt sechs Datenleitungen von dem Byte Codespreizungsmodul des Reed-Solomon-Codierers 50, eine Datenfreigabeleitung, eine Sync-Leitung und eine Megasync-Leitung. (In einigen Modi sind nur zwei oder vier der sechs Datenleitungen aktiv). Zusätzlich empfangt das Piloteinschiebemodul 62 für eine TPS-(Übertragungsparameter-Signalgabe)Modulation Steuerinformationen 96, um einen Betriebsmodus zu bestimmen. Das Ausgangssignal des Piloteinschiebemoduls 62 ist ein Datenstrom von komplexen Daten, die als Konstellationsindices repräsentiert werden. Genauer gesagt werden in einer Ausführungsform zwei Vier-Bit-Datenleitungen ausgegeben. Eine Datenfreigabeleitung ist ebenso als Ausgang bereitgestellt, wie auch eine Sync-Leitung und eine Megasync-Leitung. Diese Ausgänge des Piloteinschiebemoduls 62 werden als Eingänge einem Mappermoduls 100 bereitgestellt. Das Mappermodul 100 empfangt den Datenstrom von komplexen Daten, die von Konstellationsindices repräsentiert werden, und wandelt diesen Datenstrom in einen Datenstrom von komplexen Daten um, dargestellt als zwei Wörter („words"), die in einer Ausführungsform jeweils sechszehn Bit umfassen. Ein Steuerungseingang 96 des Mappermoduls 100 bestimmt eine Art der Konstellation. In einer Ausführungsform sind wählbare Konstellationsarten QPSK (Vierphasenumtastung), 16-QAM (Quadratur-Amplitudenmodulation) nicht hierarchisch (oder hierarchisch und α = 1), 64-QAM nicht hierarchisch (oder hierarchisch und α = 1), 16-QAM hierarchisch α = 2, 16-QAM hierarchisch α = 4, 64-QAM hierarchisch α = 2, und 64-QAM hierarchisch α = 4. Das Mappermodul 100 übersetzt jede Indexeingabe in eine tatsächliche Modulationsamplitude. In einer Ausführungsform, in der die Mapperfunktion in einem IFFT-Chip implementiert ist, ist eine optionale Bypass-Steuerung für das Mappermodul 100 bereitgestellt.
Das IFFT-Modul 64, das in einer Ausführungsform ein einzelnes Chipmodul ist, gibt Blöcke aus 8K oder 2K komplexer Daten durch eine 16-Bit parallele Schnittstelle aus dem Mappermodul 100 ein. Das IFFT-Modul 64 erzeugt korrespondierende Blöcke aus 8K oder 2K komplexer Daten an der 16-Bit Schnittstelle. Der Eingang und der Ausgang sind beide 16-Bit parallele Schnittstellen in demselben Format. Das IFFT 64 hat ebenso Steuerungseingänge einschließlich einer FFT-(Fast Fourter Transformation)Größenselektion, einer IFFT/FFT-Selektion und Maßstabs- bzw. Größensteuerung („scale control"). In einer Ausführungsform werden Blöcke komplexer Daten von 4K (Japanisches OFDM) und 1K, 512, 256 und 64 (Wireless LAN) unterstützt.
Das Schutzintervalleinschiebemodul 66 empfangt Blöcke von 8K oder 2K komplexer Daten von dem IFFT-Modul 64 durch eine 16-Bit parallele Schnittstelle. Das Schutzintervalleinschiebmodul 66 verarbeitet diese Daten und gibt Blöcke von 8K oder 2K komplexer Daten (abhängig von der Eingabe) und zusätzlich eine Schutzintervall-Länge aus. Ein Sync-Signal ist während des Schutzintervalls aktiv. Das Schutzintervall ist wählbar aus einer Mehrzahl von Werten abhängig von einem Zustand der Steuerung 96. In einer Ausführungsform z.B. werden die Schutzintervalle ausgewählt aus 1/4, 1/8, 1/16 und 1/32. Das Schutzintervall ist eine Kopie des letzten Teils des IFFT-Ergebnisses und wird vor dem Hauptteil eingeschoben. Das Ausgabesignal des Schutzintervalleinschiebemoduls 66 wird an einen Ausgabe-Freigabeschalter 102 angelegt, der verwendet wird, um eine exakt zeitgesteuerte Ausgabebedingung zu schaffen, wenn eine SFN-Übertragung beginnt. Der Ausgabe-Freigabeschalter 102 empfangt einen kontinuierlichen I & Q Basisbanddatenstrom, der mit Fsys abgetastet wird. Ein Resync-Signal wird auch eingegeben. Dieses Signal bewirkt, dass der Ausgabe-Freigabeschalter 102 eine SFN-Synchronisationssequenz neu startet, und zwar durch Ausgabe von Daten bis ein Megasync empfangen wird, und durch Beenden der Ausgabe, bis eine Megasync-Out-Anforderung empfangen wird. Der Ausgabe-Freigabeschalter 102 erzeugt I & Q Basisbandausgaben 72, eine Symbolsync-Ausgabe 104, eine verzögerte Sync-Ausgabe und eine Datenanforderungs-Ausgabeanfrage. Die Symbolsync-Ausgabe ist während den Schutzintervalldaten aktiv und ist nicht aktiv, während keine Schutzintervalldaten gesendet werden. Die verzögerte Sync-Ausgabe wird zu Messzwecken an einen externen Verbinder übergeben. Zwei Bits werden bereitgestellt, von denen eines ein Symbolsync-Bit ist, das während eines Schutzintervalls aktiv ist, und das andere ein Megasync-Bit ist, das während eines Schutzintervalls eines ersten Symbols in einem Megaframe aktiv ist. In einer Ausführungsform werden die Ausgaben des Ausgabe-Freigabeschalters 102 verzögert um einen programmierbaren Betrag, um andere Geräteverzögerungen zu kompensieren. Der Datenanforderungsausgang wird verwendet, um eine Datenanforderung an einen vorhergehenden funktionalen Block anzuzeigen.
Funktional ist der Modulator 93 ein Einplatinen-Dvb-T-Modulator, der in verschiedenen Applikationen verwendet werden kann. Z.B. kann er in einer Einheit verwendet werden mit einem U-Sockelgehäuse („U base cabinet") mit Referenzkonstruktion und IF/UHF-Schaltkreisen oder er kann für spezifische Sender spezialangefertigt werden. Eine Ausführungsform des Modulators 92 ist in VHDL (VHSIC [„very high speed integrated circuit"] „Hardware Description Language") ausgeführt, so dass er in einem einzelnen FPGA („Field Programmable Gate Array") oder einem ASIC („Application-Specific Integrated Circuit") programmiert werden kann. Abhängig von der Ausführungsform kann etwas externer Speicher erforderlich sein.
Im Betrieb beinhaltet eine Ausführungsform der vorliegenden Erfindung eine Gemätesteuerung über ein Bedienungsfeld, eine Fernsteuerung und über einen MIP- Rahmen in einem SFN-Übertragungsdatenstrom. Eine zusätzliche Fernsteuerungsschnittstelle ist ebenso für eine Vorkorrektor-Onlinekorrektur bereitgestellt, und eine Steuerung aus einer Übertragungsstrom-Trennung („transport stream disconnect") ist möglich. Ebenso sind eine Bedienungsfeld-Einstellungsmenü-Verriegelung, ein automatischer Speicher für einen Neustart mit korrekten Einstellungen nach einer Abschaltung, drei oder mehr Speicher für die Geräteeinstellungen und separate Speicher für Vorkorrektoreinstellungen bereitgestellt. Ein Taktreferenzeingang und ein Zeitreferenzeingang sind bereitgestellt. Eine Eingangsanzeige zeigt das Vorhandensein von Daten, wieder hergestellten Takt (für serielle Eingabe), Eingabedaten-Überlauf/Unterlauf, das Vorhandensein eines 188-Byte Sync-Signals, das Vorhandensein eines 204-Byte Sync-Signals, das Vorhandensein von MIP (für SFN-Signale) und die Eingangsdatenrate an. Unterstützte Modi sind 2K- oder 8K-IFFT, Schutzintervalle von 1/4, 1/8, 1/16, 1/32 und Coderaten von 1/2, 2/3, 3/4, 5/6 und 7/8 (unabhängig für LP und HP). Die Konstellationen, die bereitgestellt sind, sind QPSK, 16-QAM und 64-QAM. Die Umsetzung („Mapping") ist gleichförmig (alpha = 1), alpha = 2 und alpha = 4. Vollständig unterstützt wird der hierarchische Modus. Alle SFN-Eingabebitraten werden unterstützt, sowie MFN-Bitraten entsprechend dem ausgewählten Modus, +0%/–20%. Ein fehlendes Eingangssignal erzeugt ein definiertes internes Signal: Null-Rahmen. Unterstützte Bandbreiten sind 8 MHz, 7 MHz und 6 MHz.
Die Signalverzögerung ist mit SFN kompatibel, mit einer maximalen Verzögerung bis zu 999 msec und einer minimalen Verzögerung von 50 msec (Ausführungsverzögerung). Die vollständige I & Q Amplituden- und Phasenkorrektur wird bereitgestellt und eine Linearitätsvorkorrektur ist programmierbar. Drei oder mehr Einstellungen werden in einem nicht flüchtigen Speicher gespeichert. Der Übertragungsdatenstrom wird durch Null-Rahmen substituiert, sofern kein Eingangssignal vorhanden ist, und eine Stummschaltung des RF-IF-Ausgangs ist wählbar. Bereitgestellte Testsignale sind gelöschte Frequenzträger („removed carriers") (wählbare Position und Breite, um IM-Rauschen zu testen, etc.), Einzelfrequenzträger (Mittenfrequenz) auf RMS-Pegel wie ein normales Signal (Wandlerabgleich, Phasenrauschen), ein internes 2²³ – 1 PRBS, andere PRBS-Sequenzen, drei Einfügungspunkte für PRBS und Null-Rahmen.
In einer Ausführungsform und bezugnehmend auf 5 werden ein niedriges Phasenrauschen und eine hohe Frequenzauflösung erreicht durch den RF-Wandler 84. Der RF-Wandler beinhaltet einen ersten Frequenzgenerator 206, einen zweiten Frequenzgenerator 208, einen ersten Mischer 176, einen zweiten Mischer 178, einen Differenzmischer 142, einen Abtastmischer 154 und einen Pulsfolgengenerator 210. Ein IF-Signal 80 von dem IF-Ausgangsverstärker 78 (2) ist das Eingangssignal in einen Signalpfad 170. Der Signalpfad 170 beinhaltet den ersten und zweiten Mischer 176, 178 und gibt das RF-Signal 82 aus. Der erste Mischer 176 empfängt ein Signal von dem ersten Frequenzgenerator 206 mit einer Frequenz f₁, und der zweite Mischer 178 empfängt ein Signal von dem zweiten Frequenzgenerator 208 mit einer Frequenz f₂. Die Signale von dem ersten Frequenzgenerator 206 und dem zweiten Frequenzgenerator 208 werden ebenso in den Differenzmischer 142 eingegeben. Der Ausgang des Differenzmischers 142 ist mit dem Abtastmischer 154 verbunden. Ebenso ist mit dem Abtastmischer 154 der Pulsfolgengenerator 210 verbunden. Der Ausgang von dem Abtastmischer 154 ist ein Fehlersignal 156, das dem zweiten Frequenzgenerator 208 bereitgestellt wird. Der erste Frequenzgenerator 206, der zweite Frequenzgenerator 208 und der Pulsfolgengenerator 210 empfangen jeweils eine Referenzsignal 152 als ein Eingangssignal.
Im Betrieb verschiebt der RF-Wandler 84 die Frequenz des IF-Signals 80, um das RF-Signal 82 zu erzeugen. Die Frequenzverschiebung des IF-Signals 80 erfolgt durch den Signalpfad 170, wobei der erste Mischer 176 das IF-Signal 80 um f₁ aufwärts verschiebt und der zweite Mischer 178 das Signal von dem ersten Mischer 176 um f₂ abwärts verschiebt. Das RF-Signal 82 ist daher das IF-Signal 80 frequenzverschoben um f₁ – f₂. Die Signale f₁ und f₂ werden durch den ersten Frequenzgenerator 206 bzw. den zweiten Frequenzgenerator 208 erzeugt. Die Frequenzgeneratoren 206, 208 sind so programmiert, dass die Differenz zwischen ihren jeweiligen Frequenzen die Sollfrequenzverschiebung in dem IF-Signal 80 ist.
Die Güte bzw. Genauigkeit der Frequenzverschiebung wird bewahrt durch eine Abtastschaltung, die die Frequenzverschiebung misst und ein Fehlersignal 156 erzeugt, das den zweiten Frequenzgenerator 208 veranlasst, sein Signal f₂ anzupassen.
Die Signale f₁ und f₂ sind Eingangssignale des Differenzmischers 142, der ein Differenzsignal 148 ausgibt mit der Frequenz f₂ – f₁. Dieses Signal ist Eingangssignal für den Abtastmischer 154. Ebenso wird ein niederfrequentes Referenzsignal 150, das durch den Pulsfolgengenerator 210 erzeugt wird, in dem Abtastmischer 154 eingegeben. Das Niederfrequenzreferenzsignal 150 ist ein klares, erzeugtes bzw. synthetisiertes niederfrequentes Referenzsignal, das eine Oberwelle Nter Ordnung bei einer Frequenz entsprechend der Sollfrequenzverschiebung in dem IF-Signal 80 hat. Das niederfrequente Referenzsignal 150 ist eine Kette von Deltaimpulsen.
Der Abtastmischer 154 empfängt das niederfrequente Referenzsignal 150 und das Differenzsignal 148 und erzeugt ein Fehlersignal 156. Die Kombination des Pulsfolgenreferenzsignals 150, das eine Oberwelle Nter Ordnung bei der Sollfrequenzverschiebung aufweist, mit dem Differenzsignal 148 ergibt durch den Alias-Effekt („aliasing") ein Fehlersignal 156 mit einer niederfrequenten Komponente, das die Differenz zwischen der Sollfrequenzverschiebung und der tatsächlichen Frequenzverschiebung darstellt. Das Fehlersignal 156 wird dem zweiten Frequenzgenerator 208 bereitgestellt, der die Frequenz f₂ entsprechend anpasst, um das Fehlersignal zu minimieren.
Der Vergleich der tatsächlichen Frequenzverschiebung mit einem Referenzsignal unter Verwendung einer Oberwelle des Referenzsignals und der Alias-Effekt des Abtastens führen zu einem geringeren Phasenrauschen, weil er eine rein mathematische Operation bildet, wohingegen ein Vergleich der Frequenzverschiebung mit einem Referenzsignal unter Verwendung einer Teilerschaltung signifikantes Phasenrauschen durch die Schaltungsanordnung einführt, die in dem Teiler eingebunden ist. Durch Beseitigung des Teilerphasenrauschens wird die Gesamtleistung der Schaltung verbessert.
6 zeigt ein detailliertes Blockdiagramm einer Ausführungsform des RF-Wandlers 84. In der Ausführungsform, die in 6 gezeigt ist, wird eine Direktdigitalsyntheseschaltung (DDS) 122, die mit einem Taktsignal 124 versorgt wird, das von einem Quarzoszillator erhalten wird, dazu verwendet, um eine klare, flinke Frequenzreferenz zu erzeugen. Die DDS-Schaltung 122 z.B. ist eine Kombination eines numerisch gesteuerten Oszillators (NCO), eines Multiplizierers, eines D/A-Wandlers und eines Komparators. Die DDS-Schaltung 122 wird verwendet zur Erzeugung eines Taktsignals mit einer programmierbaren Frequenz. In einer Ausführungsform ist die Betriebsfrequenz der DDS-Schaltung 122 dazu programmiert, einen ganzzahligen Teil der Differenz zwischen den zwei lokalen Oszillatoren 130 und 132 darzustellen, d.h. (f₂ – f₁)/N, wobei N so gewählt ist, dass die DDS-Schaltungsausgangsfrequenz die höchste mögliche Frequenz unter 20 MHz ist.
Die Aufwärtsfrequenzänderung zwischen dem IF-Signal 126 und dem RF-Signal 82 ist bestimmt durch die Frequenzdifferenz zwischen zwei künstlich erzeugten lokalen Oszillatoren 130 und 132. In einer Ausführungsform gleicht der Frequenzbereich des lokalen Oszillators unterschiedliche IF-Frequenzen von 36 bis 54 MHz an den 1260 MHz Bandpassfilter 204 an. Ebenso ist in einer Ausführungsform der Frequenzbereich des lokalen Oszillators 132 bestimmt durch eine Sollausgangsfrequenz von –100 MHz bis +1000 MHz, so dass der Wandler fähig ist, in dem Bereich von 0–100 MHz ein invertiertes und ein nicht invertiertes Ausgangssignalspektrum zu liefern.
Abtastwerte 134, 136 der Signale von den Oszillatoren 130 und 132, die unter Verwendung von Splittern 138 bzw. 140 abgespalten werden, werden verglichen unter Verwendung des Mischers 142. (In einer Ausführungsform wird der Mischer 142 mit unterschiedlichen Signalpegeln gespeist, die von den Verstärkern 198 und 200 bereitgestellt werden, weil ein Signal mit einem LO-Anschluss des Mischers 142 verbunden ist und das andere mit einem RF-Anschluss des Mischers 142 verbunden ist.) Das Ausgabesignal 144 des Mischers 142 wird tiefpassgefiltert 146, um ein verglichenes Differenzfrequenzsignal 148 zwischen den Oszillatoren 130 und 132 zu erhalten. Diese Differenzfrequenz wird mit einer Oberwelle eines klaren, synthetisierten, harmonisch erzeugten Niedrigfrequenzreferenzsignals 150 verglichen, das von dem Referenzsignal 152 abgeleitet ist, das selbst verwendet wird als eine Referenz für die Oszillatoren 130 und 132. Der Vergleich zwischen dem Referenzsignal 152 und dem Differenzsignal 148 verwendet einen Abtastdetektor oder einen Mischer 154.
Das Fehlersignal 156 wird verstärkt durch einen Schleifenverstärker 196 und wird als eine Korrektur an den Oszillator 132 angelegt.
Eine Frequenzeinstellung wird eingeleitet durch Programmieren zweier gewöhnlicher Frequenzgeneratoren 162, 164 auf eine Frequenz nahe einer Sollfrequenz, und zwar innerhalb von Schrittgrößenbegrenzungen. Wenn eine Verriegelung erreicht ist, werden die Schalter 190 und 192 verwendet, um den Generator 164 zu ersetzen, und zwar mit einer Steuerspannung von dem Abtastdetektorverstärker 198. Vorausgesetzt, dass die Frequenzdifferenz zwischen der ersten Frequenzeinstellung und der Letzten, die durch die DDS 122 bestimmt ist, kleiner ist als der Verriegelungs- bzw. Lock-In Bereich für die Abtastdetektorschleife, wird der Oszillator 164 eine Anpassung vornehmen, so dass die Frequenzdifferenz f₂ – f₁ = N·f_DDS ist. Somit können die Schrittweiten der Frequenzgeneratoren 162 und 164 nach praktischen Gründen gewählt werden, da sie keinen Einfluss auf die endgültige Frequenzauflösung haben, die ausschließlich bestimmt ist durch das N-fache der Schrittweite der DDS 122. In einer Ausführungsform kann diese Frequenzauflösung im Milli- oder Mikrohertz-Bereich liegen.
Das Verhältnis zwischen dem synthetisierten Referenzsignal 150 und der Niederfrequenzreferenz gewährleistet, dass das Teilerphasenrauschen von herkömmlichen vorgeschalteten Frequenzteilern im Wesentlichen beseitigt wird, wohingegen die Verwendung einer internen Referenzfrequenz, die von der DDS 122 bereitgestellt ist, eine verbesserte Frequenzauflösung liefert, da die DDS zu sehr feinen Frequenzschritten fähig ist.
Der IF-Ausgang 80 des IF-Verstärkers 78 wird mit der Ausgangsfrequenz f₁ des ersten Oszillators 130 gemischt, die in einer Ausführungsform eine Frequenz zwischen 1206 und 1224 MHz ist und in Schritten 162 von 25 kHz anpassbar ist. Ein aufwärtsgewandeltes Signal 202 ist zentriert bzw. hat die Mittenfrequenz bei ungefähr 1260 MHz und wird durch einen Bandpassfilter 204 und ein Kerbfilter 158 gesendet, um ungewollte Mischprodukte zu beseitigen und die Signalbandbreite zu begrenzen. In einer Ausführungsform liegt die Bandbreite des Bandpassfilters 204 bei 20 MHz, um eine flache Amplitude und Gruppenverzögerungsantwort innerhalb einer OFDM-Kanalbandbreite (8 MHz) abzusichern. Das Kerbfilter 158 ist bereitgestellt, um Lecks bzw. Streuungen des lokalen Oszillators 130 zu unterdrücken.
Eine weitere Wandlung findet statt, wenn das gefilterte und aufwärts gewandelte Signal 160 mit der Ausgangsfrequenz f₂ des zweiten Oszillators 132 gemischt wird, die in einer Ausführungsform in einem Bereich zwischen 1160 und 2260 MHz liegt, mit Schritten von 1 MHz. Das resultierende Ausgangssignal 166 wird durch das Niedrigpassfilter 168 geführt, um ungewollte Mischprodukte zu beseitigen und ein RF-DTV-Signal 82 in dem VHF- oder UHF-Band zu erzeugen.
Genauer gesagt, wenn der IF-Ausgang 80 durch eine IF-Frequenz f_IF gekennzeichnet ist, ist die Frequenz des RF-DTV-Signals 82 gleich f_RF = (f₂ – f₁) – f_IF. Die Verwendung von schmalen Frequenzschritten für den ersten Oszillator 130 und größeren Frequenzschritten für den zweiten Oszillator 132 erzielt einen weiten Ausgangsfrequenzbereich bei hoher Frequenzauflösung. Niedriges Phasenrauschen wird erzielt, weil die Frequenzdifferenz (f₂ – f₁) mit einem Signal 150 verglichen wird, das aus einer klaren Version 152 der externen Referenz 20 erhalten wird und die Phasendifferenz als Rückkopplung für den zweiten Oszillator 132 verwendet wird.
Die Wahl eines schmaleren Frequenzbereiches und einer schmaleren Schrittweite für den ersten Oszillator 130 verglichen mit jenen des zweiten Oszillators 132 macht es praktischer, Filter 204 und 158 für eine spezifizierte IF-Frequenz f_IF zu entwerfen, wobei aber diese Verhältnisse nicht in allen Ausführungsformen erforderlich sind. Ausführungsformen mit unterschiedlichen Filterkonfigurationen für den Signalpfad 170 können konstruiert werden, so dass die Frequenz des RF-DTV-Signals 82 gleich f_RF = |(f₁ – f₂) – f_IF| ist und nicht f_RF = |(f₂ – f₁) – f_IF|. Jedoch vereinfacht die Konstruktionsauswahl, die in der Ausführungsform von 6 dargestellt ist, den Abgleich des RF-Wandlers 84 und die Konstruktion des Signalpfades 170.
Verstärker und Dämpfer wie z.B. 172, 174 und andere, die nicht speziell mit Nummern versehen sind, sind in dem RF-Wandler 84 bereitgestellt, um Signalpegel in der Schaltung einer Ausführungsform zu optimieren. Derartige Schaltungsoptimierungen werden als innerhalb der Fähigkeiten eines Durchschnittsfachmanns angesehen, der ein Verständnis der vorliegenden Erfindung erlangt hat.
In einer anderen Ausführungsform des RF-Wandlers 84 wird ein Phasendifferenzfehlersignal 156 an den ersten Oszillator 130 und nicht an den zweiten Oszillator 132 zurückgekoppelt. Weil die Gesamtfrequenzwandlung auf der Frequenzdifferenz (f₂ – f₁) beruht, erzielt diese Ausführungsform ebenso eine Verringerung des Phasenrauschens des RF-Ausgangssignals 82.
In einer weiteren Ausführungsform ist der RF-Wandler 84 als eine Abwärtswandlerverstärkerstufe für einen DTV-Empfänger konfiguriert. In diesem Fall ist das Signal 126 ein empfangenes RF-Signal oder wird aus einem empfangenen RF-Signal hergeleitet. Der IF-Verstärker 78 wird beseitigt oder optional ersetzt durch einen geeigneten RF-Verstärker. Filter im Signalpfad 170 selektieren Mischprodukte von den Mischern 176 und 178, so dass das Ausgangssignal 82 des Signalpfads 170 ein Basisband- oder ein IF-Signal ist, wobei entweder f_IF = |(f₁ – f₂) – f_RF| oder f_IF = |(f₂ – f₁) – f_RF| ist, in Abhängigkeit von der Auswahl der Konstruktion, die durch das Filtern realisiert ist.
In einer speziellen Senderausführungsform nimmt der RF-Wandler 84 ein IF-Eingangssignal 126, das durch eine IF-Frequenz zwischen 36 und 54 MHz gekennzeichnet ist, an. Nehmen wir z.B. an, das IF-Eingangssignal 126 sei durch eine IF-Frequenz von 46 MHz gekennzeichnet, dann wird der erste Oszillator 130 durch Frequenzerzeugung auf eine Frequenz von 1210,025 MHz eingestellt und der zweite Oszillator 132 ist durch Frequenzerzeugung auf eine Frequenz von 1950 MHz eingestellt. Das erste Mischprodukt 180 (das durch Filtern ausgewählt ist) ist das Mischprodukt von 1256,025 MHz. Das zweite Mischprodukt 182, das durch das Tiefpassfilter 168 selektiert ist, ist 693,975 MHz, wobei dieses die Frequenz des RF-Ausgangssignals 82 ist. In diesem Beispiel ist f_RF = |(f₂ – f₁) – f_IF|, wobei f_IF = 46 MHz, f₁ = 1210,025 MHz und f₂ = 1950 MHz.
Weitere Merkmale dieser Ausführungsform, die in 6 gezeigt sind, beinhalten zwei D/A-Wandler (dargestellt als 184), die eine IF-Verstärkung (A) und eine Schleifenverstärkung (B) steuern, eine PC-Buserweiterung 186, die ein I²C-Busbauteil mit 8 logischen Ausgängen ist, und einen EEPROM 188, der ein Speicher ist für Kalibrationsdaten, z.B. Verstärkung und Frequenzabhängigkeit. Die Module 78, 122, 162, 164, 184, 186, 188, 190, 192, 194, 196 und 198 sind mittels Fernsteuerung steuerbar.
In einer Ausführungsform des Empfängers ist das Eingangssignal des Signalpfads 170 ein RF-Signal und kein IF-Signal, das Ausgangssignal ist ein IF-Signal, und das RF-Signal wird zuerst gemischt mit einem Großbereichs-Grobabgleichs-Oszillator, dem ein Schmalbereichs-Feinabgleichsoszillator folgt. (Mit anderen Worten sind die Positionen der Oszillatoren 130 und 132 ebenso wie ihre Generatoreingänge 162, 164 und andere zugeordnete Komponenten und Korrektureingänge ausgetauscht.) Ein RF-Eingangssignal mit z.B. 693,975 MHz wird zuerst mit einem 1950 MHz Signal gemischt, um ein Mischprodukt bei 1256,025 MHz zu erhalten, das bandpassgefiltert wird. Dieses Produkt wird dann abwärtsgewandelt mit einem 1210,025 MHz lokalen Oszillatorsignal, um ein 46 MHz IF-Signal zu erzeugen. In diesem Beispiel sind f_RF = 693,975 MHz, f₁ = 1210,025 MHz, f₂ = 1950 MHz und f_IF = |(f₂ – f₁) – f_RF|.
Nun wird Bezug genommen auf 7, die ein Blockdiagramm eines RF-Wandlers 84' zeigt, der eine alternative Ausführungsform des RF-Wandlers 84 aus 5 ist. Gleiche Bezugsziffern in den Figuren entsprechen gleichen Komponenten. Der RF-Wandler 84', der in 7 gezeigt ist, funktioniert ähnlich wie der, der in 6 gezeigt ist, mit Ausnahme von Unterschieden, die durch die folgende Beschreibung einleuchtend werden. Es ist anzumerken, dass die alphabetischen Steuersignalbezeichnungen variieren und in den 6 und 7 nicht identisch sind.
In dem RF-Wandler 84' beinhaltet der erste Frequenzgenerator 206 einen Frequenzgenerator 162, einen lokalen Oszillator 130, einen Splitter 138, ein Schleifenfilter 131 und einen Verstärker 172. Das Referenzsignal 152 und das Steuersignal B sind Eingangssignale des Frequenzgenerators 162. Der Ausgang des Frequenzgenerators 162 ist mittels des Schleifenverstärkers 131 mit dem lokalen Oszillator 130 verbunden.
Der lokale Oszillator 130 gibt ein Signal aus, das durch den Splitter 138 durchgeleitet wird. Der Splitter 138 hat drei Ausgänge. Einer der Ausgänge des Splitters 138 ist verbunden mit dem Frequenzgenerator 162, um eine Rückkopplungsschleife aufzubauen. Ein weiterer Ausgang des Splitters ist mit dem Differenzmischer 142 über einen Verstärker 198 verbunden. Der dritte Ausgang des Splitters 38 ist mit dem Verstärker 172 verbunden, der das Signal f₁ erzeugt, das dem ersten Mischer 176 bereitgestellt wird.
Der zweite Frequenzgenerator 208 beinhaltet einen Frequenzgenerator 164, einen lokalen Oszillator 132, einen Splitter 140, ein Schleifenfilter 133, einen Verstärker 173 und einen Schalter 190. Das Referenzsignal 152 und das Steuersignal D sind Eingangssignale für den Frequenzgenerator 164. Der Ausgang des Frequenzgenerators 164 ist über den Schalter 190 und den Schleifenfilter 133 mit dem lokalen Oszillator 132 verbunden. Der lokale Oszillator 132 gibt ein Signal aus, das durch den Splitter 140 durchgeleitet wird. In einer ähnlichen Weise wie bei dem ersten Frequenzgenerator 206 sind die Ausgänge des Splitters 140 mit dem Differenzmischer 142, dem Frequenzgenerator 164 und dem zweiten Mischer 178 verbunden. Der Schalter 190 empfängt das Fehlersignal 156 und ein Steuersignal E. Der Schalter 190 wählt aus, ob der lokale Oszillator 132 ein Signal von dem Frequenzgenerator 164 oder das Fehlersignal 156 empfangt.
Die Aufwärtsänderung der Frequenz zwischen dem IF-Signal 126 und dem RF-Signal 82 ist bestimmt durch die Frequenzdifferenz zwischen den beiden künstlich erzeugten lokalen Oszillatoren 130 und 132. In einer Ausführungsform adaptiert der Frequenzbereich des lokalen Oszillators 130 unterschiedliche IF-Frequenzen von 36 bis 44 MHz hinauf bis 1260 MHz. Ebenso ist in einer Ausführungsform der Frequenzbereich des lokalen Oszillators 132 bestimmt durch eine Sollausgangsfrequenz von 30 MHz bis 1000 MHz. Entsprechend ist der Frequenzbereich des lokalen Oszillators 132 von 1290 MHz bis 2260 MHz, der dadurch das 1260 MHz Signal von dem ersten Mischer 176 auf 30 MHz bis 1000 MHz anpasst.
Abtastwerte 134, 136 der Signale der Oszillatoren 130 und 132, die unter Verwendung der Splitter 138 bzw. 140 abgespalten werden, werden verglichen unter Verwendung des Differenzmischers 142. (In einer Ausführungsform wird der Differenzmischer 142 mit unterschiedlichen Signalpegeln versorgt, die von den Verstärkern 198 und 200 bereitgestellt werden, da ein Signal mit einem LO-Anschluss des Differenzmischers 142 verbunden ist und das andere mit einem RF-Anschluss des Differenzmischers 142 verbunden ist.) Ein Ausgangssignal 144 des Differenzmischers 142 wird tiefpassgefiltert 146, um das Differenzfrequenzsignal 148 zwischen den Oszillatoren 130 und 132 zu erzeugen. Dieses Differenzfrequenzsignal 148 wird mit einer Oberwelle des klaren, künstlichen Niederfrequenzreferenzsignal 150 verglichen, das von dem Referenzsignal 152 abgeleitet ist, das selbst als Referenz für die Oszillatoren 130 und 132 verwendet wird. Der Vergleich zwischen dem Niedrigfrequenzreferenzsignal 150 und dem Differenzsignal 148 erfolgt unter Verwendung des Abtastmischers 154. Das Fehlersignal 156 wird durch einen Verstärker 196 verstärkt und an den Oszillator 132 als ein Korrektursignal angelegt.
Immer noch bezugnehmend auf 7, ist der Pulsfolgengenerator 210 realisiert unter Verwendung einer direkten digitalen Syntheseschaltung (DDS) 122, die mit einem Taktsignal 142 versorgt wird, um eine klare flinke Frequenzreferenz zu erzeugen. Die DDS-Schaltung 122 ist z.B. eine Kombination eines numerisch gesteuerten Oszillatorss (NCO), eines Multiplizierers, eines D/A-Wandlers und eines Komparators. Die DDS-Schaltung 122 wird verwendet zur Erzeugung eines Taktsignals mit einer programmierbaren Frequenz. In einer Ausführungsform ist die Arbeitsfrequenz der DDS-Schaltung 122 so programmiert, dass sie ein ganzzahliger Teil der Differenz zwischen den beiden lokalen Oszillatoren 130 und 132 ist, d.h. (f₂ – f₁)/N, wobei N so gewählt ist, dass die Ausgangsfrequenz der DDS-Schaltung 122 die höchste mögliche Frequenz unter 30 MHz ist. In anderen Worten entspricht die Differenz zwischen den Frequenzen der zwei lokalen Oszillator 130, 132 der Oberwelle N-ter Ordnung der Arbeitsfrequenz der DDS-Schaltung 122.
Der Pulsfolgengenerator 210 ist weiterhin realisiert unter Verwendung eines Tiefpassfilters 212, eines Komparators 214 und eines Kammgenerators 216. Der Tiefpassfilter 212 filtert Aliasprodukte von der DDS-Schaltung 122 heraus, um ein klares, sinusförmiges Signal zu erzeugen. Der Komparator 214 beschneidet das sinusförmige Signal von der DDS-Schaltung 122 zu einer Rechteckwelle. Der Kammgenerator 216 wandelt die Rechteckwelle dann in eine Folge von Deltaimpulsen, die mit der Vorderflanke der Rechteckwelle synchronisiert sind. Das resultierende Niederfrequenzreferenzsignal 150 ist ein klares, künstliches Niederfrequenzpulsfolgenreferenzsignal, das eine Oberwelle Nter Ordnung mit einer Frequenz entsprechend der Sollfrequenzverschiebung in dem IF-Signal 80 hat.
Der Pulsfolgengenerator 210 wird mit einem Taktsignal 124 versorgt, das von einem externen 10 MHz Referenzsignal 20 hergeleitet ist. Das externe Referenzsignal 20 ist gepuffert 218, und das gepufferte Referenzsignal 152 wird dann in die Frequenzgeneratoren 162, 164 und einen 80-MHz PLL 220 eingegeben. Der 80-MHz PLL 220 ist ein 80-MHz-Quarz, der verriegelt ist auf die Oberwelle achter Ordnung der 10-MHz-Referenz. Die Schleifenbandbreite ist sehr gering, so dass das Phasenrauschen von dem externen Referenzsignal 20 unterdrückt ist. Der 80-MHz-PLL 220 liefert das 80-MHz-Taktsignal 122, das von der DSS-Schaltung 122 verwendet wird.
Im Betrieb wird eine Frequenzeinstellung durch Programmierung der zwei Frequenzgeneratoren 162, 164 initialisiert, und zwar unter Verwendung der Steuersignale C und D auf eine Frequenz, die nahe der Sollfrequenz innerhalb der Schrittweitenbegrenzungen ist. Wenn die Verriegelung erreicht ist, wird der Schalter 190 verwendet, um den Generator 164 zu ersetzen, und zwar mit dem Fehlersignal 156 von dem Verstärker 198. Vorausgesetzt, dass die Frequenzdifferenz zwischen der ersten und der letzten Frequenzeinstellung, die von der DDS-Schaltung 122 bestimmt wird, kleiner ist als der Lock-in-Bereich für die Abtastdetektorschleife, wird der Oszillator 132 sich anpassen, so dass die Frequenzdifferenz f₂ – f₁ = N·f_DDS ist. Somit kann die Schrittweite der Frequenzgeneratoren 162 und 164 aus praktischen Gründen gewählt werden, da sie keinen Einfluss auf die endgültige Frequenzauflösung hat, die ausschließlich bestimmt ist durch die N-fache Schrittweite der DDS-Schaltung 122. In einer Ausführungsform kann die Frequenzauflösung im Milli- oder Mikro-Hertzbereich sein.
Immer noch bezugnehmend auf 7 beinhaltet der Signalpfad 170 den ersten und zweiten Mischer 176, 178, den IF-Verstärker 78, ein Bandpassfilter 204, ein Kerbfilter 158, ein Tiefpassfilter 168 und verschiedene Verstärker und Dämpfer, so wie es erforderlich ist. Der IF-Ausgang 80 des IF-Verstärkers 78 wird mit dem Ausgangssignal f₁ des ersten lokalen Oszillators 130 gemischt, das in einer Ausführungsform eine Frequenz zwischen 1216 und 1224 MHz aufweist, die in 25-kHz Schritten 162 einstellbar ist. Das aufwärtsgewandelte Signal 202, das bei ungefähr 1260 MHz zentriert ist, wird durch das Bandpassfilter 204 und das Kerbfilter 158 gesendet, um ungewollte Mischprodukte zu beseitigen und die Signalbandbreite zu begrenzen. In einer Ausführungsform ist die Bandbreite des Bandpassfilters 204 gleich 20 MHz, um eine flache Amplitude und eine Gruppenverzögerungsantwort innerhalb einer OFDM-Kanalbandbreite (8 MHz) zu gewährleisten. Das Kerbfilter 158 ist bereitgestellt, um Streuungen des ersten lokalen Oszillators 130 zu verhindern.
Ein weiteres Wandeln findet statt, wenn das gefilterte aufwärts gewandeltes Signal 160 mit dem Ausgangssignal f₂ des zweiten lokalen Oszillators 132 gemischt wird, das in einer Ausführungsform zwischen 1290 und 2260 MHz liegt, und zwar in 1-MHz Schritten 164. Das resultierende Ausgangssignal 166 wird durch das Tiefpassfilter 168 geleitet, um ungewollte Mischprodukte zu entfernen und ein RF-DTV-Signal 82 in dem VHF- oder UHF-Band zu erzeugen.
Insbesondere, wenn der IF-Ausgang 80 durch eine IF-Frequenz f_IF gekennzeichnet ist, ist die Frequenz des RF-DTV-Signals 82 gleich f_RF = (f₂ – f₁) – f_IF. Die Verwendung von kleinen Frequenzschritten für den ersten Oszillator 130 und größeren Frequenzschritten für den zweiten Oszillator 132 erzielt eine breite Ausgangsfrequenzbandbreite bei einer hohen Frequenzauflösung. Geringes Phasenrauschen wird erreicht, weil die Frequenzdifferenz (f₂ – f₁) mit einem niederfrequenten Pulsfolgereferenzsignal 150, das von einem klaren Referenzsignal 152 hergeleitet ist, verglichen wird und die Phasendifferenz als Rückkopplung für den zweiten Oszillator 132 verwendet wird.
Die Wahl einer schmalen Frequenzbreite und Schrittweite für den ersten Oszillator 130 verglichen mit dem zweiten Oszillator 132 macht es günstiger, Filter 204 und 158 zu entwerfen für eine spezifizierte IF-Frequenz f, wobei aber diese Verhältnisse nicht in allen Ausführungsformen erforderlich sind. Ausführungsformen mit unterschiedlichen Filterkonfigurationen für den Signalpfad 170 können so konstruiert werden, dass die Frequenz des RF-DTV-Signals 82 gleich f_RF = |(f₁ – f₂) – f_IF| ist und nicht f_RF = |(f₂ – f₁) – f_IF|. Jedoch vereinfacht die Konstruktionsauswahl, die in der Ausführungsform von 7 dargestellt ist, den Abgleich des RF-Wandlers 84' und die Konstruktion des Signalpfads 170. Es ist verständlich, dass wenigstens einer der Oszillatoren 130, 132 eine Schrittweite haben muss, die es erlaubt, dass die Frequenzdifferenz in den Verstimmungsbereich („pulling range") des niederfrequenten Referenzsignals 150 fällt.
Verstärker und Dämpfer wie z.B. 172, 174 und andere nicht speziell mit einem Bezugszeichen versehene Bauteile sind in dem RF-Wandler 84 (und dem RF-Wandler 84') bereitgestellt, um die Signalpegel in der Schaltung einer Ausführungsform zu optimieren. Derartige Schaltungsoptimierungen werden als innerhalb der Fähigkeiten eines Durchschnittsfachmanns angesehen, der ein Verständnis der vorliegenden Erfindung erlangt hat.
Die Tiefpassfilter 168, 146 werden von einer Filtersteuerung 222 gesteuert, die ein Steuersignal F empfangt. Die Filtersteuerung 222 kann eine Bandbreite von 500 MHz oder 1 GHz für die Tiefpassfilter 168, 146 auswählen. Wenn das RF-Signal 82 ein niederfrequentes Signal ist, d.h. geringer als 500 MHz, wird die Filtersteuerung 222 eine 500 MHz Bandbreite für den Tiefpassfilter 186, 146 auswählen.
In einer weiteren Ausführungsform des RF-Wandlers 84 (und des RF-Wandlers 84') wird das Phasendifferenzfehlersignal 156 zu dem ersten Oszillator 130 zurückgekoppelt und nicht zu dem zweiten Oszillator 132. Weil die Gesamtfrequenzwandlung auf der Frequenzdifferenz (f₂ – f₁) basiert, erzielt diese Ausführungsform ebenso eine Reduzierung des Phasenrauschens des RF-Ausgangssignals 82.
In einer speziellen Ausführungsform des Senders nimmt der RF-Wandler 84 (und der RF-Wandler 84') ein IF-Eingangssignal 126 an, das durch eine IF-Frequenz zwischen 36 und 54 MHz gekennzeichnet ist. Nehmen wir z.B. an, das IF-Eingangssignal 126 sei gekennzeichnet durch eine IF-Frequenz von 46 MHz, der erste Oszillator 130 sei durch Frequenzerzeugung eingestellt auf eine Frequenz von 1210,025 MHz und der zweite Oszillator 132 sei durch Frequenzerzeugung eingestellt auf eine Frequenz von 1950 MHz. Das erste Mischprodukt 180 (das durch Filterung selektiert ist) ist das Mischprodukt bei 1256,025 MHz. Das zweite Mischprodukt 182, das durch den Tiefpassfilter 168 ausgewählt ist, liegt bei 693,975 MHz, das die Frequenz des RF-Ausgangssignals 82 ist. In diesem Beispiel ist f_RF = |(f₂ – f₁) – f_IF|, wobei f_IF = 46 MHz, f₁ = 1210,025 MHz und f₂ = 1950 MHz ist.
Andere Merkmale der Ausführungsform, die in 7 dargestellt ist, beinhalten zwei D/A-Wandler 184, die die Steuersignale A und B zum Steuern der IF-Verstärkung und der Schleifenverstärkung erzeugen, vier A/D-Wandler 185, die Steuersignale K, L, M und N empfangen, um Spannungen in den Oszillatorschleifen und der 10V Spannungsversorgung zu überwachen, eine PC-Buserweitung 186, bei der es sich um ein I²C-Busbauteil mit acht logischen Ausgängen handelt, und einen EEPROM 188, der ein Speicher für Kalibrationsdaten ist, z.B. Verstärkung und Frequenzabhängigkeit. Die Module 78, 122, 131, 133, 162, 164, 184, 185, 186, 188, 190, 196 und 222 sind mittels Fernsteuerung steuerbar.
In einer Ausführungsform des Empfängers ist das Eingangssignal des Signalpfades 170 ein RF-Signal und kein IF-Signal, das Ausgangssignal ist ein IF-Signal, und das RF-Signal wird zuerst mit einem Breitband-Grobabgleichsozillator gefolgt von einem Schmalband-Feinabgleichsoszillator gemischt. (Mit anderen Worten werden die Positionen der Oszillatoren 130 und 132 ebenso wie ihre Generatoreingänge 162, 164 und andere zugeordnete Komponenten und Korrektureingaben ausgetauscht). Ein RF-Eingangssignal von z.B. 693,975 MHz wird zuerst mit einem 1950-MHz-Signal gemischt, um ein Mischprodukt von 1256,025 MHz zu erhalten, das bandpassgefiltert wird. Dieses Produkt wird dann abwärtsgewandelt mit einem lokalen Oszillatorsignal von 1210,025 MHz, um ein 46-MHz-IF-Signal zu erzeugen. In diesem Beispiel ist f_RF = 693,975 MHz, f₁ = 1210,025 MHz und f₂ = 1950 MHz und f_IF = |(f₂ – f₁) – f_RF|.
In einer weiteren Ausführungsform ist der RF-Wandler 84 (und der RF-Wandler 84') als eine Abwärtswandlerstufe für einen DTV-Empfänger konfiguriert. In diesem Fall ist das Signal 126 ein empfangenes RF-Signal oder ist von einem empfangenen RF-Signal hergeleitet. Der IF-Verstärker 78 ist entfernt oder optional ausgetauscht durch einen geeigneten RF-Verstärker. Filter im Signalpfad 170 selektieren Mischprodukte von den Mischern 176 und 178 aus, so dass der Ausgang 82 des Signalpfads 170 ein Basisband- oder ein IF-Signal ist, wobei entweder f_IF = |(f₁ – f₂) – f_RF| oder f_IF = |(f₂ – f₁) – f_RF| ist, abhängig von der Wahl der Konstruktion, die durch die Filterung implementiert ist.
Es wird deutlich, dass die Merkmale des geringen Phasenrauschens und der hohen Auflösung des RF-Wandlers 84 (und des RF-Wandlers 84') nicht von ihrer Verwendung in einem digitalen Fernsehempfänger oder einer Sendeschaltung abhängen. In weiteren Ausführungsformen wird der RF-Wandler 84 (und der RF-Wandler 84') daher in anderen Bauteilen verwendet, in denen niedriges Phasenrauschen und eine hohe Frequenzauflösung nützliche Vorteile bereitstellen.
Die Komponenten der Erfindung können realisiert werden unter Verwendung von analogen Schaltungen, digitalen Logikschaltungen, Mikroprozessoren, ASICs, Software, die auf Computersystemen abläuft, oder anderen vergleichbaren Bauteilen oder verschiedene Kombinationen oder Unterkombinationen von diesen Bauteilen, wie es von Fachleuten verstanden wird.

Claims

Frequenzwandler (84, 84') zum Verschieben der Frequenz eines Eingangssignals um eine Sollfrequenz, der Frequenzwandler umfasst: (a) erste Oszillatormittel (206) zum Erzeugen eines ersten Signals bei einer ersten Frequenz; (b) zweite Oszillatormittel (208) zum Erzeugen eines zweiten Signals bei einer zweiten Frequenz; (c) Frequenzwandlermittel (170) zum Wandeln der Frequenz des Eingangssignals, so dass diese gleich einer Frequenzdifferenz des ersten Signals und des zweiten Signals ist; (d) Mischmittel (142) zum Mischen des ersten Signals und des zweiten Signals, um ein Frequenzdifferenzsignal (148) zu erzeugen, das repräsentativ für die Frequenzdifferenz zwischen dem ersten und dem zweiten Signal ist, gekennzeichnet durch: (e) Abtastmittel (154) zum Abtasten des Frequenzdifferenzsignals (148) mit einem künstlich erzeugten Bezugssignal (150) derart, dass Aliasing-Effekte zu einem Fehlersignal (156) führen, das einer Frequenzdifferenz zwischen dem Differenzsignal und einer Soll-Frequenzverschiebung entspricht; (f) die Tatsache, dass die ersten Oszillatormittel (206) und/oder die zweiten Oszillatormittel (208) auf das Fehlersignal (156) reagieren, um die Frequenz des ersten Signals bzw. des zweiten Signals anzupassen.
Frequenzwandler nach Anspruch 1, gekennzeichnet durch einen Pulsfolgengenerator (210), der konfiguriert ist, ein externes Bezugsfrequenzsignal (152) zu empfangen und das künstlich erzeugte Bezugssignal (150) mit Bezug zu dem externen Bezugsfrequenzsignal zu erzeugen, dem künstlich erzeugten Bezugssignal (150), wobei das künstlich erzeugte Bezugssignal (150) eine Oberwelle bei einer Frequenz hat, die der Soll-Frequenzverschiebung entspricht.
Frequenzwandler nach Anspruch 2, dadurch gekennzeichnet, dass der Pulsfolgengenerator (210) eine direkte digitale Syntheseschaltung (122), einen Komparator (214) zum Begrenzen des Ausgangssignals der direkten digitalen Syntheseschaltung und einen Kammgenerator (216) zum Wandeln der Flanken des Ausgangssignals des Komparators (214) in Deltaimpulse umfasst.
Frequenzwandler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Eingangssignal ein frequenzverschobenes OFDM-Signal („orthogonal frequency division multiplexed signal") ist.
Frequenzwandler nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Frequenzwandler ein Aufwärtswandler zum Wandeln eines Eingangssignals von einer Zwischenfrequenz auf eine höhere Frequenz ist.
Frequenzwandler nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Frequenzwandler ein Abwärtswandler zum Wandeln eines Eingangssignals von einer höheren Frequenz auf eine niedrigere Zwischenfrequenz ist.
Frequenzwandler nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Eingangssignal ein digitales Fernsehsignal ist.
Frequenzwandler (84, 84') nach Anspruch 1, wobei der Frequenzwandler ein externes Bezugsfrequenzsignal (152) empfängt und wobei: die ersten Oszillatormittel (206) das externe Frequenzbezugssignal (152) empfangen; die zweiten Oszillatormittel (208) das externe Bezugsfrequenzsignal (152) empfangen und auf das Fehlersignal (156) reagieren, wobei das besagte Eingangssignal um die Differenz zwischen den Frequenzen des ersten und des zweiten Signals frequenzverschoben ist; die Mischmittel (142) eine Differenzschaltung sind, die einen Differenzmischer (142) und einen Differenztiefpassfilter (146) umfasst, wobei der Differenzmischer (142) das erste Signal und das zweite Signal empfängt und ein gemischtes Signal erzeugt und wobei der Differenztiefpassfilter das gemischte Signal filtert, um das Frequenzdifferenzsignal (148) zu erzeugen; der Frequenzwandler weiterhin einen Pulsfolgengenerator (210) aufweist, der das externe Bezugsfrequenzsignal (152) empfängt und der das künstlich erzeugte Bezugssignal (150) als ein Pulsfolgesignal (150) mit einer Oberwelle mit der Sollfrequenz erzeugt; und die Abtastmittel (154) ein Abtastmischer (154) zum Empfangen des Pulsfolgesignals (150) und des Frequenzdifferenzsignals (148) sind, um das Fehlersignal (156) zu erzeugen.
Frequenzwandler nach Anspruch 8, dadurch gekennzeichnet, dass die ersten Oszillatormittel (206) einen ersten lokalen Oszillator (130) und einen ersten Frequenzgenerator (162) aufweisen, die in einer Oszillatorschleife verbunden sind, und wobei die zweiten Oszillatormittel (208) einen zweiten lokalen Oszillator (132) und einen zweiten Frequenzgenerator (164) aufweisen, die in einer Oszillatorschleife verbunden sind.
Frequenzwandler nach Anspruch 9, dadurch gekennzeichnet, dass die zweiten Oszillatormittel (208) weiterhin einen Schalter (190, 192) aufweisen, der mit dem zweiten lokalen Oszillator (132) verbunden ist, um den zweiten Frequenzgenerator (164) oder das Fehlersignal (156) als ein Eingangssignal auszuwählen.
Sender zum Übertragen eines Orthogonal-Frequency-Division-Modulated (OFDM)-Signals, wobei der Sender den Frequenzwandler (84, 84') nach einem der Ansprüche 1 bis 10 beinhaltet und wobei der Sender gekennzeichnet ist durch: ein OFDM-Übertragungsgerät (12), das konfiguriert ist, ein digitales Eingangssignal aufzunehmen und das digitale Eingangssignal auf eine Mehrzahl von orthogonalen Trägersignalen aufzumodulieren, um ein Grundband-OFDM-Signal zu erzeugen; einen Zwischenfrequenzwandler (78), der konfiguriert ist, das Grundband-OFDM-Signal als Eingangssignal aufzunehmen und das Grundband-OFDM-Signal in ein Zwischenfrequenzsignal zu verschieben; und den Frequenzwandler (84, 84') zum Aufnehmen des Zwischenfrequenz-(ZF)-Signals als das Eingangssignal und zum Verschieben des Zwischenfrequenz-(ZF)-Signals mittels einer Sollfrequenz zu einer Hochfrequenzübertragungsfrequenz.
Frequenzwandlungsverfahren zum Verschieben der Frequenz eines Eingangssignals um eine Sollfrequenz, mit den Schritten: (a) Erzeugen eines ersten Signals mit einer ersten Frequenz (F1); (b) Erzeugen eines zweiten Signals mit einer zweiten Frequenz (F2); (c) Mischen des Eingangssignals (126) mit dem ersten Signal, um ein verschobenes Signal zu erzeugen; (d) Mischen des verschobenen Signals (160) mit dem zweiten Signal, um ein Ausgangssignal zu erzeugen; (e) Mischen des ersten Signals und des zweiten Signals, um ein Differenzsignal (144) zu erzeugen; gekennzeichnet durch: (f) Vergleichen des Differenzsignals (144) mit einem Pulsfolgesignal (150), wobei das Pulsfolgesignal (150) eine Oberwelle hat, die der Sollfrequenz entspricht, Erzeugen eines Niederfrequenzfehlersignals durch Aliasing-Effekte, das der Differenz zwischen dem Differenzsignal und der Oberwelle des Pulsfolgesignals entspricht; und (g) Anpassen der Frequenz des ersten Signals und/oder des zweiten Signals als Reaktion auf das Fehlersignal.