DE60114510T2 - Schaltschrank mit doppelter Vermittlungseinrichtung - Google Patents

Schaltschrank mit doppelter Vermittlungseinrichtung Download PDF

Info

Publication number
DE60114510T2
DE60114510T2 DE2001614510 DE60114510T DE60114510T2 DE 60114510 T2 DE60114510 T2 DE 60114510T2 DE 2001614510 DE2001614510 DE 2001614510 DE 60114510 T DE60114510 T DE 60114510T DE 60114510 T2 DE60114510 T2 DE 60114510T2
Authority
DE
Germany
Prior art keywords
switch
lines
atm
descending
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2001614510
Other languages
English (en)
Other versions
DE60114510D1 (de
Inventor
Junichi Owada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE60114510D1 publication Critical patent/DE60114510D1/de
Application granted granted Critical
Publication of DE60114510T2 publication Critical patent/DE60114510T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1515Non-blocking multistage, e.g. Clos
    • H04L49/153ATM switching fabrics having parallel switch planes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254Centralised controller, i.e. arbitration or scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255Control mechanisms for ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/552Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5625Operations, administration and maintenance [OAM]
    • H04L2012/5627Fault tolerance and recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Schalttafel, die ein duales Schaltsystem aufweist, zur Verwendung in einer ATM (Asynchron Transfer Modus) Schalttafel. Die vorliegende Erfindung bezieht sich auch auf ein Verfahren zum Steuern einer solchen Schalttafel.
  • 2. Beschreibung des Standes der Technik
  • In einem Schaltkreis schaltenden System, das duale ATM Schalter, wie sie in einer ATM Schalttafel verwendet werden, umfasst, wird im allgemeinen ein Puffer für eine 156-Mbp Leitung oder eine 622-Mbp Leitung bereitgestellt, um Zellverlust zu dem Zeitpunkt der Schaltkreis-Umschaltung zwischen den dualen ATM Schaltern zu vermeiden. Der Puffer speichert im allgemeinen ATM Zellen am Leitungsanschluss, um die ATM Zellen am Fließen in einen dann-aktive Seite (ACT Seite) ATM Schalter während des Schaltens zu hindern. In einer kleinen ATM Schalttafel, in der das Schaltkreis schaltende System kompakter sein soll, kann die ATM Schalttafel kaum mit einer großen Zahl von Puffern ausgestattet sein. Als ein Ergebnis entstehen Probleme des Zellverlusts zum Zeitpunkt der Schaltkreis-Schaltung.
  • Die japanische Patent-Offenlegungsveröffentlichung Nr. Hei. 7-264210 (erste Veröffentlichung) beschreibt ein Schaltkreis schaltendes System, das keine große Anzahl von Puffern für das Schaltkreis schaltende System benötigt. 1 ist ein Blockdiagramm der Konfiguration der herkömmlichen ATM Schalttafel, wie sie in der ersten Veröffentlichung beschrieben ist. Die ATM Schalttafel umfasst eine Verteilungssteuerung 142, einen 0-System Leitwegschalter 410 , einen 1-System Leitwegschalter 411 , eine Wahlsteuerung 143 und eine Schaltsteuerung 100. Eine Anzahl von (m) Eingangsleitungen ist mit der Verteilungssteuerung 142 verbunden und eine Anzahl von (m) 0- System-Leitungen (ACT: aktiv) und die gleiche Anzahl von (m) 1-System-Leitungen (SBY: stand by) ist mit den Ausgängen der Verteilungssteuerung 142 verbunden. Alle 0-System-Leitungen auf der Ausgangsseite der Verteilungssteuerung 142 sind mit dem 0-System Leitwegschalter 41-0 verbunden und alle 1-System-Leitungen auf der Ausgangsseite der Verteilungssteuerung 142 sind mit dem 1-System Leitwegschalter 41-1 verbunden. Eine Anzahl von (n) 0-System-Leitungen auf der Ausgangsseite des 0-System Leitwegschalters 41-0 und eine Anzahl von (n) Leitungen auf der Ausgangsseite des 1-System Leitwegschalters 41-1 sind mit dem Eingang der Wahlsteuerung 143, deren Anzahl der Ausgänge n beträgt, verbunden. Die ATM Schalttafel verbindet m Eingangsleitungen der Verteilungssteuerung 142 mit den n Ausgangsleitungen der Wahlsteuerung 143, wobei die gegebenen m und n ganze Zahlen sind, um ATM Zellen von jeder der m Eingangsleitungen 21 zu jeder der n Ausgangsleitungen 22 zu überführen.
  • In der folgenden Beschreibung für den Betrieb der ATM Schalttafel von 1 wird angenommen, dass die 0-System-Leitungen im Anfangsabschnitt zwischen der Verteilungssteuerung 142 und der Wahlsteuerung 143 benutzt werden. Genauer sind die Verteilungssteuerung 142 und der 0-System-Leitwegschalter 41-0 miteinander verbunden, und der 0-System-Leitwegschalter 41-0 und die Wahlsteuerung 143 sind miteinander verbunden.
  • Die Verbindung von der Verteilungssteuerung 142 zum 0-System-Leitwegschalter 41-0 wird nun zum 1-System-Leitwegschalter 41-1 umgeschaltet. Zuerst werden n × m spezifizierte Zellen, die zum Zweck des Umschaltens benutzt werden, entsprechend der Anzahl (n) der Ausgangsleitungen zu den m Eingangsleitungen des 0-System-Leitwegschalters 41-0 geschickt. Die Schaltsteuerung 100 schaltet die Ausgangsseite zwischen den Leitwegschaltern, nachdem sämtliche (m × n) spezifizierten Zellen, die durch die m Eingangsleitungen geliefert wurden, auf der Ausgangsseite des 0-System-Leit wegschalters 41-0 erscheinen. Genauer wird die Verbindung vom 0-System-Leitwegschalter 41-0 zur Wahlsteuerung 143 auf die Verbindung vom 1-System-Leitwegschalter 41-1 zur Wahlsteuerung 143 umgeschaltet.
  • Somit können Zellverlust oder Unterbrechung der Leitung durch Umschalten des Zellleitwegschalters zum Zeitpunkt des Umschaltens zwischen dem 1-System und dem 0-System verhindert werden.
  • Andere Verfahren für das Schaltkreis schaltende System werden in den japanischen Patent-Offenlegungsveröffentlichungen Nr. Hei. 6-303255 (zweite Veröffentlichung) und Nr. Hei. 11-261590 (dritte Veröffentlichung) beschrieben.
  • In der Beschreibung der ersten Veröffentlichung findet der Umschaltvorgang nur statt, wenn alle spezifizierten Zellen, die den m Eingangsleitungen der Verteilungssteuerung 142 zugeführt werden, auf der Ausgangsseite des 0-System-Leitwegschalters 41-0 erscheinen. Daher findet der Umschaltvorgang, wenn ein Teil der spezifizierten Zellen aus einem Grund während der Zellübermittlung verloren geht, nicht statt. Dieser Nachteil wird weder durch die Schaltkreis schaltenden Systeme noch durch die ATM Schalttafeln, die in der zweiten und dritten Veröffentlichung beschrieben sind, behoben.
  • EP 0 557 910 A2 offenbart ein Schalttafelsystem mit einem Eingangsabschnitt, um Zellen zu empfangen, einem separaten Ausgangsabschnitt, um Zellen auszugeben, ersten und zweiten Schaltern, die jeweils als aktive Seite-Schalter oder Bereitschaftsseite-Schalter dienen, und einer Steuerung, um das Schalten zu steuern. Für Schalten vom aktive Seite-ATM Schalter zum Bereitschaftsseite-ATM Schalter wird die Lieferung der ATM Zellen zum Bereitschaftsseite-ATM Schalter geschaltet, um dort die ATM Zellen vorübergehend aufzubewahren, während der aktive Seite-ATM Schalter weiterhin die ATM Zellen übermittelt, bis der aktive Seite-ATM Schalter leer wird. Wenn der aktive Seite-ATM Schalter leer feststellt, wird der Bereitschaftsseite-ATM Schalter umge schaltet, um mit der Übertragung von ATM Zellen vom jetzt aktive Seite-ATM Schalter zu beginnen. US 5 283 782 offenbart ein ähnliches Schalttafelsystem.
  • EP 0 385 429 A2 , Rathgeb E. P. et al., "The MainStreetXpress Core Services Node – A Versatile ATM Switch Architecture for the Full Service Network", IEEE Journal on Selected Areas in Communications, Vol. 15, Nr. 5, 1997, S. 795–806, und JP 07 264210 A offenbaren weitere Schaltsysteme.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein Schaltkreis schaltendes System für die Verwendung in einer ATM Schalttafel bereitzustellen, das Zellverlust verhindern kann, ohne einen Puffer am Leitungsanschluss nahe der Verteilungssteuerung bereitstellen zu müssen.
  • Die vorliegende Erfindung löst diese Aufgabe, indem sie ein Schalttafelsystem gemäß Anspruch 1 bereitstellt, und ein Verfahren, eine solche Schalttafel zu steuern gemäß Anspruch 6.
  • In Übereinstimmung mit der vorliegenden Erfindung benötigt der Eingangs-/Ausgangsabschnitt oder der Signalbearbeitungsabschnitt darin keinen Puffer. Jeder der ersten und zweiten Schalter besitzt vorzugsweise einen Puffer, der eine geringere Schaltungsgröße aufweist verglichen mit dem Puffer, der sonst im Eingangs-/Ausgangsabschnitt oder im Signalbearbeitungsabschnitt bereitgestellt sein kann.
  • Die obenstehenden und andere Aufgaben, Merkmale und Vorzüge der vorliegenden Erfindung werden durch die folgende Beschreibung mit Bezug auf die beigefügten Zeichnungen ersichtlich.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockdiagramm, das ein herkömmliches, Schaltkreis schaltendes System in einer ATM Schalttafel zeigt.
  • 2 ist ein Blockdiagramm eines Schaltkreis schaltenden Systems für eine ATM Schalttafel gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 3 bis 9 sind Blockdiagramme des Schaltkreis schaltenden Systems, die den Zellfluss während verschiedener Phasen des Schaltvorganges zeigen; und
  • 10 ist ein Flussdiagramm des Schaltkreis schaltenden Systems gemäß der vorliegenden Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nun wird die vorliegende Erfindung unter Bezug auf ein Schaltkreis schaltendes System in einer ATM Schalttafel gemäß einer Ausführungsform davon genauer beschrieben.
  • Bezugnehmend auf 2 umfasst das Schaltkreis schaltende System in der ATM Schalttafel einen Eingangs-/Ausgangsabschnitt 11, einen ATM Schalter 12a, der auf der ACT Seite angeordnet ist, einen ATM Schalter 12b, der auf der SBY Seite angeordnet ist, einen ATM Anwendungsbearbeitungsabschnitt 13 und einen Steuerungsabschnitt 14. Die ACT Seite und die SBY Seite werden durch den Steuerungsabschnitt 14 geschaltet.
  • Eine Mehrzahl von (m) Eingangsleitungen 101 und die gleiche Anzahl von Ausgangsleitungen 102 sind mit den externen Anschlüssen des Eingangs-/Ausgangsabschnitts 11 verbunden und m ACT-seitig aufsteigende Signalleitungen 151 sind vom Eingangs-/Ausgangsabschnitt 11 mit dem ACT-seitigen ATM Schalter 12a verbunden, während m SBY-seitig aufsteigende Signalleitungen 171 mit dem SBY-seitigen ATM Schalter 12b vom Eingangs-/Ausgangsabschnitt 11 verbunden sind. Zusätzlich sind m absteigende Signalleitungen 152 vom ATM Schalter 12a mit dem Eingangs-/Ausgangsabschnitt 11 verbunden, während m absteigende Signalleitungen 172 vom ATM Schalter 12b mit dem Eingangs-/Ausgangsabschnitt 11 verbunden sind.
  • Eine Mehrzahl von (n) absteigenden Signalleitungen 161 und 181 von jedem der ACT-seitigen und SBY-seitigen ATM Schalter 12a und 12b sind mit den Eingängen des ATM Anwendungsbearbeitungsabschnitts 13 verbunden. Zusätzlich sind n aufsteigende Signalleitungen 162 und 182 von jedem der ACT-seitigen und SBY-seitigen ATM Schalter 12a und 12b mit den Ausgängen des Signalbearbeitungsabschnittes 13 verbunden. Der Steuerungsabschnitt 14 steuert den Eingangs-/Ausgangsabschnitt 11, den ACT-seitigen ATM Schalter 12a, den SBY-seitigen ATM Schalter 12b und den ATM Anwendungsbearbeitungsabschnitt 13. Der ATM Anwendungsbearbeitungsabschnitt 13 wird für die Signalbearbeitung der ATM Zellen wie Stimmen/Geräuschbearbeitung oder Paketbearbeitung betrieben.
  • Obwohl für jeden der Signalpfade in 2 eine einzelne Leitung dargestellt ist, ist die Anzahl der Signalleitungen so beschaffen, dass die Signalpfade zwischen dem Eingangs-/Ausgangsabschnitt 11 und jedem der ATM Schalter m aufsteigende und m absteigende Signalleitungen umfassen und die Signalpfade zwischen jedem der ATM Schalter 12a und 12b und dem ATM Anwendungsbearbeitungsabschnitt 13n aufsteigende und n absteigende Signalleitungen umfassen.
  • Die Funktion der ATM Schalttafel, die in 2 dargestellt ist, unterscheidet sich von jener der in 1 dargestellten ATM Schalttafel. Genauer werden, in der Schaltkreis ATM Schalttafel gemäß der vorliegenden Ausführungsform, die ATM Zellen, die durch die m Eingangsleitungen 101 zum Eingangs-/Ausgangsabschnitt 11 übermittelt werden, der Signalbearbeitung durch den ATM Anwendungsbearbeitungsabschnitt 13 unterworfen und werden nach der Signalbearbeitung durch den Eingangs-/Ausgangsabschnitt 11 und die m Ausgangsleitungen 102 geliefert. Die interne Route der ATM Schalttafel wird zwischen den ATM Schaltern 12a und 12b durch die Funktion des Schaltkreis schaltenden Systems geschaltet.
  • Der Betrieb der vorliegenden Ausführungsform wird beschrieben mit Bezug auf die 3 bis 9, wobei jede den Zellfluss in entsprechenden Phasen repräsentiert, und auf 10, die das Flussdiagramm der vorliegenden Ausführungsform illustriert. In diesem Text ist definiert, dass die Richtung des Zellflusses, in der ATM Zellen vom Eingangs-/Ausgangsabschnitt 11 oder dem ATM Anwendungsbearbeitungsabschnitt 13 zum ACT-seitigen ATM Schalter 12a übermittelt werden, "aufsteigende" Richtung genannt wird und dass die Richtung des Zellflusses, in der ATM Zellen vom ACT-seitigen ATM Schalter 12a zum Eingangs-/Ausgangsabschnitt 11 oder dem ATM Anwendungsbearbeitungsabschnitt 13 übermittelt werden, "absteigende" Richtung genannt wird. Dies wird ebenso für den SBY-seitigen ATM Schalter 12b angewendet.
  • 3 zeigt die Startphase des Zellflusses, wobei die ATM Zellen durch die ACT-seitigen Signalleitungen 15 (151 und 152) und 16 (161 und 162) und den ACT-seitigen ATM Schalter 12a übermittelt werden. In dieser Phase werden die ATM Zellen zwischen dem Eingangs-/Ausgangsabschnitt 11 und dem ACT-seitigen ATM Schalter 12a und zwischen dem ACT-seitigen ATM Schalter 12a und dem ATM Anwendungsbearbeitungsabschnitt 13 übermittelt. Mit anderen Worten, der ATM Schalter 12a ist auf der ACT Seite und der ATM Schalter 12b ist auf der SBY Seite, wie sie wörtlich beschriftet sind. Das Schaltkreis schaltende System wird für die Schaltungsbearbeitung basierend auf den aufeinanderfolgenden Nummern betrieben, wie nachstehend beschrieben.
    • (1) Der Steuerungsabschnitt 14 setzt den ACT-seitigen ATM Schalter 12a anfangs so, dass er spezifizierte Zellen entlang des Signalpfades führt, wobei er alle Geräte umfasst, die im Schaltkreis verbunden sind.
    • (2) Der Steuerungsabschnitt 14 setzt auch den Anwendungsbearbeitungsabschnitt 13 anfangs so, dass er die empfangenen spezifizierten Zellen zu den aufsteigenden Zellrouten des Signalpfades zurückführt, in denen die empfangenen Zellen durch die absteigende Zellroute übermittelt worden sind.
    • (3) Wenn der Schaltvorgang zwischen den ATM Schaltern ausgeführt werden soll, schaltet der Steuerungsabschnitt 14 die aktive aufsteigende Zellroute von beiden aufsteigenden Signalleitungen 151 und 162 in 2 zu den aufsteigenden Signalleitungen 171 und 182 zum SBY-seitigen ATM Schalter 12b, in Schritt S1 von 10. Diese Phase ist in 4 dargestellt. Somit fließen ATM Zellen, die sowohl vom Eingangs-/Ausgangsabschnitt 11 als auch dem ATM Anwendungsbearbeitungsabschnitt 13 ausgegeben werden, in den SBY-seitigen ATM Schalter 12b, während der ACT-seitige Schalter 12a die Lieferung eigener ATM Zellen in der absteigenden Richtung fortsetzt.
    • (4) Der Steuerungsabschnitt 14 weist den SBY-seitigen ATM Schalter 12b an, die empfangenen ATM Zellen vorübergehend in einem eingebauten Puffer (nicht dargestellt) des SBY-seitigen ATM Schalter 12b zu speichern, in Schritt S2 von 10. Diese Phase ist in 5 dargestellt.
    • (5) Der Steuerungsabschnitt 14 steuert dann den Eingangs-/Ausgangsabschnitt 11, um dadurch eine oder mehr spezifizierte Zellen zum ATM Anwendungsbearbeitungsabschnitt 13 durch jede der Signalleitungen, die durch den ACT-seitigen ATM Schalter 12a führen, zu übermitteln, in Schritt S3 von 10. In dieser Phase wird, obwohl eine einzelne spezifizierte Zelle vom Eingangs-/Ausgangsabschnitt 11 durch jede der Signalleitungen übermittelt werden kann, eine Mehrzahl von vorgeschriebenen Zellen vorzugsweise sequenziell übermittelt. Genauer übermittelt der Eingangs-/Ausgangsabschnitt 11 p × m spezifizierte Zellen, beispielsweise durch den ACT-seitigen ATM Schalter, so dass jede von m Signalleitungen p spezifizierte Zellen passiert, und jede von n Signalleitungen passiert p × m/n (ganze Zahl) spezifizierte Zellen. Der Grund für die Übermittlung einer Mehrzahl von (p) spezifizierten Zellen durch jede der m oder n Signalleitungen ist, dass sogar wenn ein Teil der Mehrzahl der spezifizierten Zellen während der Übermittlung verloren geht, der Rest der spezifizierten Zellen sicher übermittelt und dann zum Eingangs-/Ausgangsabschnitt 11 zurückgeführt werden sollte.
    • (6) Der ATM Anwendungsbearbeitungsabschnitt 13 führt die übermittelten spezifizierten Zellen durch den ACT-seitigen ATM Schalter 12a zum Eingangs-/Ausgangsabschnitt 11 zurück, wie in 6 dargestellt.
    • (7) Falls der Eingangs-/Ausgangsabschnitt 11 den Empfang der ersten der spezifizierten Zellen (oder Kopfzelle) durch jede der m absteigenden Signalleitungen vom ATM Anwendungsbearbeitungsabschnitt 13 in S4 von 10 entdeckt, meldet der Eingangs-/Ausgangsabschnitt 11 dem Steuerungsabschnitt 14 den Empfang der Kopfzelle. Somit beurteilt der Steuerungsabschnitt 14, dass sich keine ATM Zelle in den absteigenden Zellrouten des ACT-seitigen ATM Schalters 12a aufhält. Dies deshalb, weil während der Periode zwischen dem Abgang der Kopfzelle vom Eingangs-/Ausgangsabschnitt 11 und ihrer Rückkehr dorthin durch den ACT-seitigen ATM Schalter 12a, den ATM Anwendungsbearbeitungsabschnitt 13 und den ACT-seitigen ATM Schalter 2a sämtliche ATM Zellen, die sich im eingebauten Puffer des ACT-seitigen ATM Schalter 12a aushalten, entladen werden müssen. Falls der Empfang der Kopfzelle in S4 von 10 nicht entdeckt wird, wartet der Steuerungsabschnitt 14 mit der Steuerung, bis der Empfang jeder Zelle entdeckt ist.
    • (8) Der Steuerungsabschnitt 14 schaltet dann sowohl die absteigenden Zellrouten zwischen dem ATM Schalter 12a und dem Eingangs-/Ausgangsabschnitt 11 als auch zwischen dem ATM Anwendungsbearbeitungsabschnitt 13 und dem ATM Schalter 12a zu den absteigenden Zellrouten zwischen dem SBY-seitigen ATM Schalter 12b und dem Eingangs-/Ausgangsabschnitt und zwischen dem ATM Anwendungsbearbeitungsabschnitt 13 und dem ATM Schalter 12b, in S5 von 10. Diese Phase ist in 7 dargestellt.
    • (9) Der Steuerungsabschnitt 14 weist den SBY-seitigen ATM Schalter 12b an, mit der Lieferung eigener ATM Zellen zu beginnen, die vorübergehend in dem eingebauten Puffer des SBY-seitigen ATM Schalter 12b gespeichert sind, in Schritt S6 von 9. Diese Phase ist in 8 dargestellt.
    • (10) Der Steuerungsabschnitt 14 ändert die Bezeichnung des ATM Schalters 12a, um die SBY Seite zu bezeichnen, und die Bezeichnung des ATM Schalters 12b, um die ACT Seite zu bezeichnen, wobei die interne Verwaltungsinformation im Steuerungsabschnitt 14 in Schritt S7 von 10 aktualisiert wird. Diese Phase ist in 9 dargestellt.
  • In der vorliegenden Ausführungsform weisen die ATM Schalter 12a und 12b jeweilige eingebaute Puffer auf, um darin vorübergehend ATM Zellen zu speichern. Diesbezüglich muss weder der Eingangs-/Ausgangsabschnitt 11 noch der ATM Anwendungsbearbeitungsabschnitt 13 einen Puffer aufweisen, um die ATM Zellen vorübergehend zu speichern.
  • Die Signalleitungen, die in der Schalttafel der vorliegenden Ausführungsform verwendet werden, können metallische Leitungen oder optische Fasern sein. Der ATM Anwendungsbearbeitungsabschnitt kann für jegliche Signalbearbeitung funktionieren, wie Stimmen/Geräuschbearbeitung oder ATM Zellenbearbeitung.

Claims (10)

  1. Schalttafelsystem umfassend: einen integral gebildeten Eingangs-/Ausgangsabschnitt (11) zum Empfangen/Senden von Zellen, wobei der Eingangs-/Ausgangsabschnitt (11) eine Mehrzahl von (m) externen Eingangsanschlüssen, die mit m externen Eingangsleitungen (101) verbunden sind, m externe Ausgangsanschlüsse, die mit m externen Ausgangsleitungen (102) verbunden sind, m interne Eingangsanschlüsse und m interne Ausgangsanschlüsse aufweist; erste und zweite Schalter (12a, 12b), jeweils als aktive Seite-Schalter oder Bereitschaftsseite-Schalter dienend, wobei jeder der ersten und zweiten Schalter (12a, 12b) m erste aufsteigende Anschlüsse, eine Mehrzahl von n ersten absteigenden Anschlüssen, n zweiten aufsteigenden Anschlüssen und m zweiten absteigenden Anschlüssen aufweist, wobei die m ersten aufsteigenden Anschlüsse durch m erste aufsteigende Leitungen (151, 171) mit den m internen Ausgangsanschlüssen verbunden sind, die m zweiten absteigenden Anschlüsse durch m erste absteigende Leitungen (152, 172) mit den m internen Eingangsanschlüssen verbunden sind, die m ersten aufsteigenden Anschlüsse durch Schalten mit n ersten absteigenden Anschlüssen verbunden sind und die n zweiten aufsteigenden Anschlüsse durch Schalten mit den m zweiten absteigenden Anschlüssen verbunden sind; einen ATM-Anwendungssignal-Bearbeitungsabschnitt (13), der vom Eingangs-/Ausgangsabschnitt (11) verschieden ist, zur Signalbearbeitung, wie z.B. Sprach-/Tonbearbeitung oder Paketbearbeitung, von empfangenen ATM-Zellen und zum Zurücksenden der bearbeiteten ATM-Zellen zu dem Eingangs-/Ausgangsabschnitt (11) und zu dessen Ausgangsleitungen (102), wobei der Signalbearbeitungsabschnitt (13) n Signaleingangsanschlüsse, die durch n zweite absteigende Leitungen (161, 181) mit den n ersten absteigenden Anschlüssen jedes der ersten und zweiten Schalter (12a, 12b) verbunden sind, und n Signalausgangsanschlüsse, die durch n zweite aufsteigende Leitungen (162, 182) mit den n zweiten aufsteigenden Anschlüssen jedes der ersten und zweiten Schalter (12a, 12b) verbunden sind, und einen Steuerabschnitt (14) zum Steuerns des Schaltens zwischen dem ersten Schalter (12a) und dem zweiten Schalter (12b) aufweist; wobei der Steuerabschnitt (14) konfiguriert ist, um aufeinanderfolgend die folgende Steuerung während der Schaltfunktionen auszuführen: – der Steuerabschnitt (14) ist eingerichtet, um die aufsteigenden Zellrouten der aktiven Seite von den ersten und zweiten aufsteigenden Leitungen (151, 162) eines dann aktive Seite-Schalters (12a) zu den ersten und zweiten aufsteigenden Leitungen (171, 182) des dann Bereitschaftseite-Schalters (12b) zu schalten, – der Eingangs-/Ausgangsabschnitt ist eingerichtet, um eine Mehrzahl bestimmter Zellen durch mindestens die ersten aufsteigenden Leitungen (151) und die zweiten absteigenden Leitungen (161) des aktive Seite-Schalters (12a) zu dem Signalbearbeitungsabschnitt (13) zu senden und die bestimmten Zellen durch mindestens die zweiten aufsteigenden Leitungen (162) und die ersten absteigenden Leitungen (152) des aktive Seite-Schalters (12a) zu empfangen, und – der Steuerabschnitt (14) ist eingerichtet, um die absteigenden Zellrouten der aktiven Seite von den ersten und zweiten absteigenden Leitungen (152, 161) des dann aktive Seite-Schalters (12a) zu den ersten und zweiten absteigenden Leitungen (172, 182) des dann Bereitschaftseite-Schalters (12b) zu schalten, wobei m und n jeweils eine ganze Zahl ist.
  2. Schalttafelsystem nach Anspruch 1, wobei der Steuerabschnitt (14) eingerichtet ist, um die absteigenden Zellrouten der aktiven Seite zu schalten, nachdem der Eingangs-/Ausgangsabschnitt (11) eine Kopfzelle unter den bestimmten Zellen empfangen hat.
  3. Schalttafelsystem nach Anspruch 1, wobei der zweite Schalter (12b) einen Puffer zum temporären Speichern von Zellen während des Schaltens umfasst.
  4. Schalttafelsystem nach Anspruch 3, wobei der zweite Schalter (12b) eingerichtet ist, um die im Puffer gespeicherten Zellen durch die ersten und zweiten absteigenden Leitungen (172, 181) zu liefern, nachdem der Steuerabschnitt (14) die absteigenden Zellrouten der aktiven Seite geschaltet hat.
  5. Schalttafelsystem nach Anspruch 3, wobei der Signalbearbeitungsabschnitt (3) zur ATM-Bearbeitung eingerichtet ist.
  6. Verfahren zum Steuern des Schalterns in einem Schalttafelsystem mit einem integral gebildeten Eingangs-/Ausgangsabschnitt (11) zum Empfangen/Senden von Zellen, ersten und zweiten Schaltern (12a, 12b), jeweils als aktive Seite-Schalter oder Bereitschaftsseite-Schalter dienend, um Zellen zu/von dem Eingangs-/Ausgangsabschnitt (11) zu senden, einen ATM-Anwendungssignal-Bearbeitungsabschnitt (13), der vom Eingangs-/Ausgangsabschnitt (11) verschieden ist, zur Signalbearbeitung, wie z.B. Sprach-/Tonbearbeitung oder Paketbearbeitung, von empfangenen ATM-Zellen und zum Zurücksenden der bearbeiteten ATM-Zellen zu dem Eingangs-/Ausgangsabschnitt (11), wobei das Verfahren die folgenden aufeinanderfolgenden Schritte umfasst: Schalten von aufsteigenden Zellrouten der aktiven Seite von den ersten und zweiten aufsteigenden Leitungen (151, 162) eines dann aktive Seite-Schalters (12a) zu ersten und zweiten aufsteigende Leitungen (171, 182) des dann Bereitschaftseite-Schalters (12b); Senden einer Mehrzahl von bestimmten Zellen durch den aktive Seite-Schalter (12a) zu dem Signalbearbeitungsabschnitt (13) und Empfangen der bestimmten Zellen durch den aktive Seite-Schalter (12a) und Schalten der absteigenden Zellrouten der aktiven Seite von ersten und zweiten absteigenden Leitungen (152, 161) des dann aktive Seite-Schalters (12a) zu ersten und zweiten absteigende Leitungen (172, 181) des dann Bereitschaftseite-Schalters (12b).
  7. Verfahren nach Anspruch 6, wobei das Schalten der absteigenden Zellrouten der aktiven Seite bewirkt wird, nachdem eine führende der bestimmten Zellen vom Eingangs-/Ausgangsabschnitt (11) empfangen wird.
  8. Verfahren nach Anspruch 6, wobei der zweite Schalter (12b) nach dem Schalten der aufsteigenden Zellrouten der aktiven Seite Zellen in einem Puffer speichert.
  9. Verfahren nach Anspruch 8, wobei der zweite Schalter (12b) nach dem Schalten der absteigenden Zellrouten der aktiven Seite die im Puffer gespeicherten Zellen liefert.
  10. Verfahren nach Anspruch 6, weiterhin umfassend die Schritte des Aktualisierens von Steuerinformationen zum Austauschen einer Kennung zwischen dem aktive Seite-Schalter (12a) und dem Bereitschaftsseite-Schalter (12b).
DE2001614510 2000-05-24 2001-05-24 Schaltschrank mit doppelter Vermittlungseinrichtung Expired - Lifetime DE60114510T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000152298 2000-05-24
JP2000152298A JP3501102B2 (ja) 2000-05-24 2000-05-24 交換機の系切り替えシステム及び系切り替え方法

Publications (2)

Publication Number Publication Date
DE60114510D1 DE60114510D1 (de) 2005-12-08
DE60114510T2 true DE60114510T2 (de) 2006-08-10

Family

ID=18657736

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001614510 Expired - Lifetime DE60114510T2 (de) 2000-05-24 2001-05-24 Schaltschrank mit doppelter Vermittlungseinrichtung

Country Status (4)

Country Link
US (1) US6442133B2 (de)
EP (1) EP1158733B1 (de)
JP (1) JP3501102B2 (de)
DE (1) DE60114510T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6999411B1 (en) * 2001-01-12 2006-02-14 Chiaro Networks, Ltd. System and method for router arbiter protection switching
CA2357913A1 (en) * 2001-09-27 2003-03-27 Alcatel Canada Inc. System for providing fabric activity switch control in a communications system
JP3674006B2 (ja) * 2002-06-19 2005-07-20 株式会社リガク イオン交換膜の評価方法及び有機物の評価方法
JP3753100B2 (ja) * 2002-06-28 2006-03-08 日本電気株式会社 系切替システム及び系切替方法
US8886831B2 (en) * 2006-04-05 2014-11-11 Cisco Technology, Inc. System and methodology for fast link failover based on remote upstream failures
US7630597B2 (en) * 2006-05-30 2009-12-08 Rogers Communications Inc. Master/slave multiple path optical switching device
US8300523B2 (en) * 2008-07-28 2012-10-30 Cisco Technology, Inc. Multi-chasis ethernet link aggregation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526020A1 (de) * 1985-07-20 1987-01-22 Philips Patentverwaltung Einrichtungen zur erzeugung der kennzeichnung von unbeschalteten rbertragungsstrecken eines digitalen rbertragungssystems
US5072440A (en) * 1989-03-01 1991-12-10 Fujitsu Limited Self-routing switching system having dual self-routing switch module network structure
US5274633A (en) * 1989-11-29 1993-12-28 Fujitsu Limited Switching system for ATM dual switch system
JP3039968B2 (ja) * 1990-08-17 2000-05-08 株式会社日立製作所 無瞬断系切替方法
US5471460A (en) * 1990-10-25 1995-11-28 Nec Corporation ATM switching system with unit switch selecting function for avoiding faulty unit switch
EP0557910B1 (de) * 1992-02-24 1999-12-29 Mitsubishi Denki Kabushiki Kaisha Zellenvermittlungseinrichtung
JPH06303255A (ja) 1992-09-09 1994-10-28 Nec Commun Syst Ltd セル交換機
US5390163A (en) 1992-09-09 1995-02-14 Nec Corporation Data exchange capable of minimizing loss of a data block
JP3075068B2 (ja) 1994-03-25 2000-08-07 日本電信電話株式会社 Atmスイッチ
JP3147801B2 (ja) * 1997-02-05 2001-03-19 日本電気株式会社 自動交換機システム
JP2901578B2 (ja) * 1997-06-27 1999-06-07 日本電気株式会社 Atmリンク切換方式
US6111852A (en) * 1997-09-18 2000-08-29 Nortel Networks Corporation Methods and systems for emergency routing restoration
US5936938A (en) * 1997-10-31 1999-08-10 Alcatel Usa Sourcing, L.P. System and method for providing switching between paths in a telecommunications system
JP3442278B2 (ja) 1998-03-13 2003-09-02 富士通株式会社 Atm交換機のスイッチ系切り換えシステム

Also Published As

Publication number Publication date
US20010055273A1 (en) 2001-12-27
EP1158733A3 (de) 2004-05-26
JP2001333077A (ja) 2001-11-30
DE60114510D1 (de) 2005-12-08
EP1158733B1 (de) 2005-11-02
JP3501102B2 (ja) 2004-03-02
EP1158733A2 (de) 2001-11-28
US6442133B2 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
EP0447841B1 (de) Verfahren zum Einrichten von virtuellen Verbindungen in nach einem asynchronen Transfermodus arbeitenden Vermittlungseinrichtungen
DE602004012061T2 (de) Vorrichtung und Verfahren zum Festlegen eines Routing-Weges zwischen Routern auf einem Chip
DE60120830T2 (de) Paketvermittlungssystem und Verfahren
DE68926651T2 (de) Zeitmultiplexkoppelnetz
DE69917835T2 (de) Datenpfadstrukturen mit Rotatorumschalter
DE19757965A1 (de) Verteiltes Puffersystem für ATM-Schalter
EP0289087B1 (de) Paketvermittlungssystem
EP0512141A1 (de) Verfahren zur Vermittlung von ATM-Nachrichtenzellenströmen hoher Bitrate über eine Vermittlungseinrichtung niedrigerer Bitrate
DE60114510T2 (de) Schaltschrank mit doppelter Vermittlungseinrichtung
LU87976A1 (de) Dreistufige,zumindest gedoppelte atm-koppelanordnung
DE69112490T2 (de) Mehrweg- und Selbstlenkungsvermittlungsnetz zur Vermittlung von asynchronen Zeitmultiplexeinheiten mit Verfügbarkeitszeichen.
DE3882380T2 (de) Übertragungssysteme und vermittlungselement zur verwendung darin.
EP0660557A1 (de) Verfahren zum statistischen Multiplexen
EP0523276B1 (de) Verfahren und Schaltungsanordnung zum Einrichten von virtuellen Verbindungen über ein ATM-Verbindungsleitungsbündel
EP0503283B1 (de) Zweistufige, zumindest gedoppelte ATM-Umkehr-Koppelanordnung mit (2nx2n)-Koppelvielfachen
EP0322075B1 (de) Koppelfeld und Koppelfeldsteuerung für ein Vermittlungssystem
EP0173274B1 (de) Verfahren und Schaltungsanordnung zur Herstellung und zum Betreiben einer Zeitvielfach-Breitbandverbindung
DE69127526T2 (de) Verfahren zur Steuerung eines Kommunikationsnetzes mit Knoten zur Vermittlung von virtuellen Kanälen und Knoten zur Vermittlung von virtuellen Wegen, sowie das genannte Kommunikationsnetz
EP0732828B1 (de) Redundanzoptimiertes Kommunikationsnetz für die Übertragung von Nachrichtensignalen
DE60101710T2 (de) Aufgabenpriorisierer einer Kreuzverbindungsmatrix
EP1374505B1 (de) Schaltungsanordnung zur datenstromverteilung mit konfliktauflösung
DE69834089T2 (de) ATM-Vermittlungsstelle vom Typ Konzentrator für ein ATM-Vermittlungssystem
EP1283624B1 (de) Parallel und iterative arbeitende Berechnungsvorschrift zur Vermeidung von Datenpaketen
DE69433982T2 (de) Kommunikationssystem mit ATM-Netz und -Demultiplexer
DE19935126B4 (de) Verfahren und Vorrichtung zur Vermittlung einer Mehrzahl von paket-orientierten Signalen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition