-
TECHNISCHES GEBIET
-
Die
vorliegende Erfindung betrifft eine Vorrichtung zum Testen eines
mobilen Kommunikationssystems. Insbesondere betrifft die vorliegende
Erfindung eine Vorrichtung und ein Verfahren zum Anzeigen von Code
Domain Power in einem Code Domain-Messgerät.
-
STAND DER TECHNIK
-
Zum
Messen der Code Domain Power (CDP) eines CDMA-(Code Division Multiple
Access-)Signals, wie beispielsweise cdmaOne (TM) oder dergleichen,
mit einem herkömmlichen
Code Domain-Messgerät wurde
bei dem Code Domain-Messgerät
gewöhnlich
ein Verfahren verwendet, bei dem die Codes auf einer horizontalen
Achse angezeigt werden und die Code-Leistung auf einer vertikalen
Achse angezeigt wird, wie in 1 der beigefügten Zeichnungen
gezeigt.
-
Der
Anmelder (Rechtsnachfolger) der vorliegenden Anmeldung hat am 6.
Mai 1999 die japanische Patentanmeldung Nr. 11-125658 mit dem Titel "Method of displaying
the power level of CDMA signal" eingereicht. In
der offenbarten Methode ist ein Verfahren zur Anzeige der Leistungspegel
in jeweiligen aktiven Codekanälen in
einer Mehrzahl von Codeschichten mit Balken beschrieben, wie in 1 gezeigt.
Die japanische Patentanmeldung offenbart ein Verfahren, das anzeigt,
in welcher Codeschicht jeder aktive Codekanal aktiv ist, und das dem
Beobachter ermöglicht,
den Leistungspegel unter Verwendung der Breite der Balken, die in 1 gezeigt sind,
auf einfache Weise zu abzulesen.
-
Eine
Vorrichtung zum Ausführen
eines solchen Code Domain Power-Verfahrens ist in 2 und 3 der
beigefügten
Zeichnungen gezeigt. 2 ist ein Blockdiagramm eines
herkömmlichen
Code Domain Power-Analysiergeräts 20,
und 3 ist ein ausführliches
Blockdiagramm eines digitalen Prozessors 24, der Teil des
Code Domain Power-Analysiergeräts 20 ist.
Ein Zwischenfrequenzsignal (ZF-Signal) wird von einem Rückwandler 21 und
einem Tiefpassfilter 22 aus einem CDMA-Eingangssignal (HF-Signal)
erzeugt. Das ZF-Signal wird in einen Analog-Digital-Wandler (A/D-Wandler) 23 eingegeben,
der ein digitales ZF-Signal in einen digitalen Prozessor 24 eingibt.
Wie in 3 gezeigt, umfasst der digitale Prozessor 24 einen
IQ-Demodulator 31,
Filter 32, ein Entwürflungs-Entspreizungs-Mittel 33 und
einen Code Domain Power-(CDP-) Rechner 34. Das digitale
ZF-Signal wird vom IQ-Demodulator 31 in ein phasengleiches
Komponentensignal (I-Signal) und ein Quadratur-Komponentensignal (Q-Signal) geteilt,
die durch die entsprechenden Filter 32 als modulierte QPSK-Signale
mit Amplituden- und
Phaseninformationen jeweils dem Entwürflungs-Entspreizungs-Mittel 33 zugeführt werden.
Das Entwürflungs-Entspreizungs-Mittel 33 entwürfelt und
entspreizt die Zweikomponentensignale als modulierte QPSK-Signale.
Der CDP-Rechner 34 berechnet
die CDP aus einem Ausgangssignal von dem Entwürflungs-Entspreizungs-Mittel 33 und
erzeugt ein Signal zum Anzeigen der Balken auf einer Anzeigeeinheit 25,
wie in 1 gezeigt.
-
Die
japanische Patentanmeldung offenbart ebenfalls ein Verfahren zum
Anzeigen der Balken in verschiedenen Farben zur Unterscheidung der
Leistung eines aktiven Codekanals von der Leistung inaktiver Codekanäle. Das
offenbarte Verfahren ermöglicht
es dem Beobachter, die Leistung einer Vielzahl von Codeschichten
gleichzeitig abzulesen, während
das herkömmliche
Verfahren dem Beobachter nur ermöglichte,
die Codeleistung einer einzigen Codeschicht pro Bildschirm auf der
Messeinheit abzulesen.
-
GB 2 338 378 A ,
nach welcher der Oberbegriff der unabhängigen Ansprüche formuliert
wurde, offenbart eine Leistungspegelanzeige für ein CDMA-Signal. Ein übertragenes
Radiofrequenzsignal wird in ein komplexes Basisbandsignal (I und
Q) rückgewandelt.
Entspreizte Blöcke
entfernen die Spreizung für
jede Code-Schicht. Eine Code Domain Power-Anzeige ist dazu eingerichtet,
die Code Domain Power für
Code Domains oder aktive Code-Kanäle anzuzeigen.
-
In
den letzten Jahren wurde ein Modulationsverfahren, das als HPSK
(Hybrid-Phasenumtastung) bezeichnet wird (ebenfalls als OCQPSK (Orthogonale
Komplexquadratur- Phasenumtastung)
bekannt), als ein Spreizungsverfahren zur Verwendung in W-CDMA und
cdma2000, die neue, in Zukunft einzuführende Standards sind, zum
Zweck der Verbesserung der Frequenznutzungseffizienz von Aufwärtssignalen
von Terminalgeräten
zu Basisstationen vorgeschlagen. Beispielsweise beziehen sich die
folgenden Druckschriften auf W-CDMA: (i) Lilja, H. et al: "WCDNA Uplink Modulation
Scheme Evolution and Transmitter Implementation", Vehicular Technology Conference, 1999,
VTC 1999 – Fall.
IEEE VTS 50th Amsterdam, Niederlande, S. 899–903; (ii) Shim, JaeRyong et
al: "Spectrally
efficient modulation and spreading scheme for CDMA systems", Electronics Letters,
IEE Stevenage, GB, Band 34, Nr. 23, S. 2210–2211; und (iii) Huang, C: "An Analysis of CDMA
3G Wireless Communication Standards", Vehicular Technology Conference, Houston,
TX, 16.–20.
Mai 1999, IEEE Vehicular Technology Conference, New York, NY: IEEE,
US, Band 1, Konf. 49, S. 342–345.
-
OFFENBARUNG DER ERFINDUNG
-
Es
ist eine Aufgabe der vorliegenden Erfindung, ein neuartiges Verfahren
zum Anzeigen von Code Domain Power und eine neuartige Vorrichtung
zum Messen von Code Domain Power zu schaffen, die für das Analysieren
eines CDMA-Signals gemäß eines
HPSK-Modulationsverfahrens geeignet sind.
-
Um
das oben genannte Ziel zu erreichen, ist eine Vorrichtung zum Anzeigen
von Code Domain Power gemäß der vorliegenden
Erfindung folgendermaßen
angeordnet: die Vorrichtung weist Folgendes auf: einen Rückwandler
zum Empfang eines CDMA-Signals und zum Rückwandeln des CDMA-Signals
in ein Zwischenfrequenzsignal (ZF-Signal), einen Analog-Digital-Wandler
(A/D-Wandler) zum Umwandeln des erzeugten ZF-Signals in ein digitales
ZF-Signal, einen digitalen Signalprozessor zur Demodulation des
digitalen ZF-Signals, Entwürfelung
und Entspreizung von I- und Q-Komponenten, um die Code Domain Power
(CDP) zu berechnen, und eine Anzeige zum Anzeigen der CDP als Reaktion
auf Signale vom digitalen Signalprozessor, wobei der digitale Signalprozessor
Folgendes umfasst: zwei Prozessoren zum individuellen Entwürfeln und Entspreizen
jedes der I- und Q-Komponentensignale als BPSK-modulierte Signale,
wobei die I- und Q-Komponentensignale über durch Demodulation des
digitalen ZF-Signals erhaltene Amplituden- und Phaseninformationen
verfügen,
sowie zwei CDP-Berechnungsvorrichtungen, die mit dem I-Komponentensignalprozessor bzw.
dem Q-Komponentensignalprozessor verbunden sind, die ausgehend von
zwei unterschiedlichen Signalen, die durch Entwürfeln und Entspreizen der I-
und Q-Komponentensignale berechnet wurden, CDPs hinsichtlich der
I- bzw. Q-Achse berechnen, und der Anzeige, die mit beiden CDP-Berechnungsvorrichtungen
verbunden ist, ermöglichen,
die CDPs jeder der I- und Q-Achsen, die mit den CDP-Berechnungsvorrichtungen
berechnet wurden, unterscheidbar anzuzeigen. Da die I- und die Q-Komponente
individuell entwürfelt
und entspreizt werden, kann die Leistung, die durch HPSK auf die
I- und die Q-Achse verteilt wird, unterscheidungsfähig extrahiert
und zum Vorteil des Beobachters angezeigt werden.
-
Die
beiden Prozessoren des digitalen Signalprozessors können ein
I- und ein Q-Komponentensignal mit durch Demodulation des digitalen
ZF-Signals erhaltenen Amplituden- und Phaseninformationen als modulierte
QPSK-Signale mit einem ersten Verwürflungs-Code entwürfeln und
entspreizen und gleichzeitig das I- und das Q-Komponentensignal
als modulierte QPSK-Signale
mit einem zweiten Verwürflungs-Code
entwürfeln
und entspreizen, und jede CDP-Berechnungsvorrichtung, die mit dem
ersten bzw. zweiten Prozessor verbunden ist, kann die CDP hinsichtlich
der I- und der Q-Achse aus zwei verschiedenen Signalen berechnen,
die durch Entwürfeln
und Entspreizen des I- und Q-Komponentensignals mit den Verwürflungs-Codes
erhalten wurden, und die Anzeige, die mit der CDP-Berechnungsvorrichtung
verbunden ist, kann die CDPs, die dem ersten und dem zweiten Verwürflungs-Code
entsprechen, auf der Anzeige unterscheidungsfähig anzeigen. Bei dieser Anordnung
können
die Code Domain Powers hinsichtlich eines Abwärtssignals, das mit unterschiedlichen
Verwürflungs-Codes
verwürfelt
ist, für
die jeweiligen Verwürflungs-Codes
gleichzeitig angezeigt werden. Da die Verwürflungs-Codes jeweiligen Zellen
oder Sektoren zugeordnet sind, kann die Code Domain Power zwischen
Sek toren oder Zellen auf einfache und vorteilhafte Weise abgelesen
werden.
-
Zusätzlich kann
der digitale Signalprozessor so angeordnet sein, dass der Anzeige
ermöglicht
wird, die CDPs, die aus den beiden verschiedenen Signalen berechnet
sind, die durch Entwürfeln
und Entspreizen der I- und der Q-Komponente berechnet sind, auf
jeweiligen unterschiedlichen Dimensionsachsen anzuzeigen. Bei dieser
Anordnung können
die Leistung, die auf die I- und die Q-Achse verteilt wird, und
das Verhältnis
zwischen der Leistung und den Codes schnell visuell erfasst werden.
Die Anordnung ist ebenfalls dahingehend höchst vorteilhaft, dass sie
nicht nur bestimmen kann, ob ein Aufwärtssignalmodulator normal ist
oder nicht, sondern ebenfalls auf einfache Weise Informationen erhalten
kann, die zur Analyse der Ursache einer Störung notwendig sind. Zum Anzeigen
der CDP eines Abwärtssignals,
das mit unterschiedlichen Verwürflungs-Codes verwürfelt ist,
können
die Leistungen gleichzeitig angezeigt werden, da die Leistungen
für entsprechende
Codes auf verschiedenen Dimensionsachsen angezeigt werden, und die
Leistungsverteilung kann schnell visuell erfasst werden.
-
Alternativ
kann der digitale Signalprozessor so angeordnet werden, dass die
Anzeige die CDPs, die aus den beiden unterschiedlichen Signalen
berechnet sind, die durch Entwürfeln
und Entspreizen der I- und der Q-Komponente berechnet sind, auf
einer identischen Dimensionsachse in gestaffelter Weise anzeigen kann.
Bei dieser Anordnung kann die Gesamtleistung für denselben Code, der auf die
I-Achse und die Q-Achse verteilt ist, auf einfache weise abgelesen
werden. Diese Funktion ist bei der Bestätigung der Leistungsverteilung
für die
Codes, wie in einer Anfangsphase der Entwicklung von Terminals erforderlich
ist, besonders effektiv.
-
Des
Weiteren kann der digitale Signalprozessor alternativ so angeordnet
werden, dass die Anzeige die CDPs in einer visuell unterscheidungsfähigen Weise
mit Farben oder Mustern anzeigen kann, wobei die CDPs aus den beiden
verschiedenen Signalen berechnet sind, die durch Entwürfeln und
Entspreizen der I- und der Q-Komponente berechnet sind. Bei dieser
Anord nung können
die Leistung bei einem gewünschten Code
und die Leistungsverteilung auf der I- und der Q-Achse voneinander
unterschieden werden.
-
KURZE BESCHREIBUNG DER
ZEICHNUNGEN
-
1 ist
ein Diagramm, das eine herkömmliche
Weise der CDP-Anzeige zeigt;
-
2 ist
ein Blockdiagramm eines herkömmlichen
Code Domain Power-Analysiergeräts 20;
-
3 ist
ein ausführliches
Blockdiagramm eines herkömmlichen
digitalen Prozessors 24, der in 2 gezeigt
ist;
-
4 ist
ein Diagramm, das einen Stil zur CDP-Anzeige gemäß einer Ausführungsform
der vorliegenden Erfindung zeigt;
-
5 ist
ein Blockdiagramm eines Code Domain Power-Analysiergeräts 50 gemäß der vorliegenden Erfindung;
-
6 ist
ein ausführliches
Blockdiagramm eines digitalen Prozessors 54, wie in 5 gezeigt;
-
7 ist
ein Blockdiagramm eines Code Domain Power-Analysiergeräts 70 gemäß einer
zweiten Ausführungsform
der vorliegenden Erfindung;
-
8 ist
ein ausführliches
Blockdiagramm eines digitalen Prozessors 74, wie in 7 gezeigt;
und
-
9 ist
ein Diagramm, das einen Stil der CDP-Anzeige gemäß einer anderen Ausführungsform
der vorliegenden Erfindung zeigt.
-
BESTE AUSFÜHRUNGSART
DER ERFINDUNG
-
Im
Folgenden werden Ausführungsformen,
die gegenwärtig
als die besten erachtet werden, unter Bezugnahme auf die Zeichnungen
beschrieben. Komponenten, die mit gleichen Bezugsnummern bezeichnet sind,
haben in allen Figuren dieselben Funktionen.
-
Es
wurde erkannt, dass es zum Messen eines Aufwärts-CDMA-Signals gemäß dem vorgeschlagenen HPSK-Modulationsverfahren
nützlich
ist, zusätzlich
zu Codes auf der Code Domain eine andere, unterschiedliche Dimension
zu berücksichtigen.
Die Leistung von Codes und Leistungslecks zu anderen Codes, nicht
nur auf einer Achse, sondern auch von der I-Achse zur Q-Achse und umgekehrt, können gemessen
und angezeigt werden, so dass sie exakt und schnell gelesen werden
können.
-
Wie
in 4 gezeigt, zeigt ein Verfahren zur Anzeige von
Code Domain Power (im Folgenden als CDP bezeichnet) gemäß der vorliegenden
Erfindung zum Erreichen des oben genannten Ziels die Leistung der I-Achse
und die Leistung der Q-Achse als Balken oberhalb und unterhalb einer
horizontalen Achse (Codes) gleichzeitig an (z.B. die Leistung der
I-Achse oberhalb der horizontalen Achse und die Leistung der Q-Achse unterhalb
der horizontalen Achse), wobei jeder der Balken eine Länge aufweist,
die den Leistungspegel darstellt, und eine Breite aufweist, die
eine Codeschicht darstellt, in der sich ein aktiver Kanal befindet. 5 ist ein
Blockdiagramm eines Code Domain Power-Analysiergeräts 50 gemäß der vorliegenden
Erfindung zur Ausführung
des oben genannten Verfahrens, und 6 ist ein
ausführliches
Blockdiagramm eines digitalen Prozessors 54, der Teil des
Code Domain Power-Analysiergeräts 50 ist.
Grundsätzlich
ist das Blockdiagramm des CDP-Analysiergeräts 50 dasselbe wie
das Blockdiagramm des herkömmlichen
CDP-Analysiergeräts 20,
unterscheidet sich jedoch wesentlich dahingehend von diesem, dass
der digitale Prozessor 54 eine I-Komponente und eine Q-Komponente
als modulierte BPSK-Signale getrennt voneinander entwürfelt und
entspreizt, wie in 6 gezeigt. Im Folgenden wird
eine Betriebsfolge des CDP-Analysiergeräts 50 gemäß der vorliegenden Erfindung
beschrieben.
-
Ein
empfangenes CDMA-Signal (HF-Signal) wird von einem Rückwandler 21 und
einem Tiefpassfilter 22 in ein Zwischenfrequenzsignal (ZF-Signal)
rückgewandelt.
Das ZF-Signal wird in einen Analog-Digital-Wandler (A/D-Wandler) 23 eingegeben,
der ein digitales ZF-Signal in den digitalen Prozessor 54 eingibt. Wie
in 6 gezeigt, umfasst der digitale Prozessor 54 einen
IQ-Demodulator 31, Filter 32, ein Entwürflungs-Entspreizungs-Mittel 63 und
Code Domain Power-(CDP-)Rechner 64. Das digitale ZF-Signal
wird mit Hilfe des IQ-Demodulators 31 in ein phasengleiches
Komponentensignal (I-Signal) und ein Quadratur-Komponentensignal
(Q-Signal) geteilt, die durch die entsprechenden Filter 32 als
modulierte BPSK-Signale mit Amplituden- und Phaseninformationen
individuell dem entsprechenden Entwürflungs-Entspreizungs-Mittel 63 zugeführt werden.
Das Entwürflungs-Entspreizungs-Mittel 63 entwürfelt und
entspreizt die Zweikomponentensignale jeweils individuell als modulierte
BPSK-Signale. Ein Signal, das aus dem I-Komponentensignal erhalten wird, wird
in einen der CDP-Rechner 64 eingegeben,
der die CDP der I-Achse berechnet. Ein Signal, das aus dem Q-Komponentensignal
erhalten wird, wird in den anderen CDP-Rechner 64 eingegeben,
der die CDP der Q-Achse
berechnet. Diese CDP-Rechner 64 erzeugen Signale zur Anzeige
der Balken auf einer Anzeigeeinheit 25, wie in 4 gezeigt.
-
7 zeigt
ein CDP-Analysiergerät 70 gemäß einer
zweiten Ausführungsform
der vorliegenden Erfindung zur Anzeige der Leistung von Code Domains
verschiedener Verwürflungs-Codes für ein Abwärtssignal. 8 ist
ein ausführliches
Blockdiagramm eines digitalen Prozessors 74, der Teil des
Code Domain Power-Analysiergeräts 70 ist.
Das CDP-Analysiergerät 70 ist
in der Lage, zwei Arten von Signalen verschiedener Verwürflungs-Codes
(Signale, die jeweils von einem ersten Verwürflungs-Code und einem zweiten
Verwürflungs-Code
verwürfelt
sind) jeweils oberhalb und unterhalb einer Codeachse gleichzeitig
anzuzeigen. Die derart angezeigten Signale ermöglichen eine einfache Beobachtung
von Leistungslecks von Code Domain Power über die Sektoren oder Zellen.
Die Anordnung, die in 7 und 8 gezeigt
ist, ist zur Ausführung
eines solchen Anzeigeverfahrens konzipiert. Das CDP-Anzeigegerät gemäß der zweiten
Ausführungsform
ist dasselbe wie das CDP-Anzeigegerät gemäß der ersten Ausführungsform,
bis auf den digitalen Signalprozessor 74. Die zweite Ausführungsform
ist ebenfalls durch den digitalen Signalprozessor 74 gekennzeichnet.
Bei dem digitalen Signalprozessor 74 wird ein digitales
ZF-Signal, das von dem A/D-Wandler 23 erzeugt wird, in
zwei Signale IQ-demoduliert, die Amplituden- und Phaseninformationen enthalten.
Die beiden Signale werden (von einem ersten Entwürflungs-Entspreizungs-Mittel 83)
mit einem ersten Verwürflungs-Code
als modulierte QPSK-Signale entwürfelt
und entspreizt und werden (von einem zweiten Entwürflungs-Entspreizungs-Mittel 84)
mit einem zweiten Verwürflungs-Code
gleichzeitig entwürfelt
und entspreizt. Die beiden derart entwürfelten und entspreizten Signale
mit den entsprechenden beiden Verwürflungs-Codes werden verarbeitet,
um mit Hilfe der entsprechenden CDP-Rechner 64 die CDP
zu berechnen und die CDP oberhalb und unterhalb der Codeachse anzuzeigen.
Die CDP-Rechner 64 erzeugen Signale zur Anzeige der Balken
auf der Anzeigeeinheit, wie in 4 gezeigt.
-
Gemäß einer
dritten Ausführungsform
der vorliegenden Erfindung sind die Balken, wie in 9 gezeigt,
von derselben Art wie oben beschrieben, jedoch werden die Leistung
der I-Achse und
die Leistung der Q-Achse in gestaffelter Weise angezeigt. Dieser
Anzeigemodus ist zur Ablesung der Gesamtleistung für denselben
Code geeignet, der auf die I-Achse und die Q-Achse verteilt wird.
Der Anzeigemodus ist ebenfalls bei der Bestätigung der Leistungsverteilung
für die
Codes effektiv, da die Leistungsverteilung in einer Anfangsphase
der Entwicklung von Terminals erforderlich ist. Der Anzeigemodus
kann erreicht werden, indem das Programm in einem Stadium zur Ausführung der
CDP-Berechnung durch den digitalen Signalprozessor 54 und 74 modifiziert
wird.
-
Die
auf die I-Achse und die Q-Achse verteilte Leistung kann derart ausgedrückt werden,
dass sie visuell mit einigen Attributen (z.B. Farben oder Muster)
der Balken, die die Leistung anzeigen, identifiziert wird, so dass
die Leistung eines gewünschten
Codes und die Leistung aufgrund eines Fehlers voneinander unterschieden
werden können.
Dieses Verfahren ist besonders effektiv, da es gemäß der dritten
Ausführungsform eine
einfache Identifizierung der Leistung, die auf die Achsen verteilt
ist, ermöglicht
und da es eine einfache Ablesung der Gesamtleistung für denselben
Code, die auf die I-Achse und die Q-Achse verteilt ist, ermöglicht. Dieses
Verfahren kann ebenfalls durch Modifizierung des Programms des digitalen
Signalprozessors erreicht werden.
-
ÜBERSETZUNG
DER FIGURENLEGENDE (links:
ENGLISCH; rechts: DEUTSCH) FIG.
1
-
-
-
-
-
-
-
-
