DE4445177C2 - Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen - Google Patents

Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen

Info

Publication number
DE4445177C2
DE4445177C2 DE4445177A DE4445177A DE4445177C2 DE 4445177 C2 DE4445177 C2 DE 4445177C2 DE 4445177 A DE4445177 A DE 4445177A DE 4445177 A DE4445177 A DE 4445177A DE 4445177 C2 DE4445177 C2 DE 4445177C2
Authority
DE
Germany
Prior art keywords
layer
polysilicon
polysilicon layer
deposited
tension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4445177A
Other languages
English (en)
Other versions
DE4445177A1 (de
DE4445177C5 (de
Inventor
Mario Kirsten
Peter Lange
Beatrice Wenk
Werner Riethmueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE4445177.6A priority Critical patent/DE4445177C5/de
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to US08/849,036 priority patent/US7919345B1/en
Priority to JP51645596A priority patent/JP4245660B2/ja
Priority to AT95936968T priority patent/ATE184920T1/de
Priority to EP95936968A priority patent/EP0793736B1/de
Priority to PCT/DE1995/001650 priority patent/WO1996016203A1/de
Priority to DE59506916T priority patent/DE59506916D1/de
Publication of DE4445177A1 publication Critical patent/DE4445177A1/de
Publication of DE4445177C2 publication Critical patent/DE4445177C2/de
Anticipated expiration legal-status Critical
Application granted granted Critical
Publication of DE4445177C5 publication Critical patent/DE4445177C5/de
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

Die Erfindung betrifft ein Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen gemäß dem Oberbegriff des Anspruches 1. Ein derartiges Verfahren ist aus J. Veu. Sei. Feehnel. B, Band 6, Nov./Dez. 1988, S. 1809-1813 bekannt.
Neben der Volumenmikromechanik (Bulk micromachining), bei der dreidimensionale Strukturen mittels anisotroper, selektiver Ätzlösungen aus einem Silizium-Wafer herausgeätzt werden, hat die sogenannte Oberflächenmikromechanik (Surface micromachining) immer mehr an Bedeutung gewonnen. Mit dieser Technik können freistehende, bewegliche Mikrostrukturen auf einer Substratoberfläche hergestellt werden. Basis für diese Strukturen sind Sandwichsysteme aus verschiedenen Schichten, die selektiv zueinander geätzt werden können. Nach Strukturierung der oben liegenden Schicht (z. B. Polysilizium) wird die darunter liegende Opferschicht (z. B. Siliziumdioxid) naßchemisch entfernt, so daß freistehende Strukturen entstehen.
Als Material für diese mechanischen Strukturen wird hauptsächlich polykristallines Silizium (Polysilizium) eingesetzt. Die hierfür erforderlichen Schichtdicken der Polysilizium-Schichten liegen im Bereich von einigen µm bis hin zu einigen 10 µm.
Polysilizium-Schichten finden auch in elektronischen Bauelementen Verwen­ dung. In diesem Fall liegen die erforderlichen Schichtdicken maximal im Bereich von einigen 100 nm. Die Schichten werden in Niederdruck Chemical Vapor De­ position (LPCVD) Reaktoren abgeschieden. Die LPCVD-Reaktoren weisen jedoch relativ niedrige Schichtabscheideraten von ca. 20 nm/min. auf. Die innerhalb akzeptabler Prozeßzeiten zu erreichende Schichtdicke ist daher in die­ sen Systemen auf etwa 2 µm beschränkt. Für Anwendungsfälle, in denen Schichtdicken bis zu einigen 10 µm erforderlich sind, ist dieses Abscheidever­ fahren demnach nicht geeignet.
Ein weiterer Nachteil der in diesen Systemen hergestellten Polysilizium- Schichten ist die entstehende mechanische Spannung im Polysilizium. Die in der Mikroelektronik standardmäßig verwendeten Prozeßtemperaturen liegen zwischen 630°C und 650°C. Bei diesen Temperaturen steht die abgeschiedene Polysilizium-Schicht immer unter Druckspannung (vgl. z. B. H. Guckel et al., Tech. Digest, 4th Int. Conf. Solid-State Sensors and Actuators (Transducers 87) Tokyo, Japan, 2-5 June 1987, pp. 277). Für viele Anwendungsbereiche in der Mikromechanik sind jedoch Zugspannungen im Material erwünscht, da beispielsweise Membranen oder Brückenstrukturen im Fall von Druckspannungen Wölbungen ausbilden.
Ein bekanntes Verfahren zur Herstellung von Polysilizium-Schichten mit Zugspannungen, wie dies in H. Guckel et. al., 1988 Solid State Sensor & Actuator Workshop, Hilton Head Island, SC, 6-9 June 1988, pp. 96, dargestellt ist, besteht aus einer Abscheidung des Siliziums bei Temperaturen kleiner als 580°C. Bei diesen Temperaturen ist die abgeschiedene Schicht nicht polykristallin, sondern mehr oder weniger amorph. Eine nachfolgende Temperaturbehandlung bei 900°C führt zu einer Kristallisation. Die dabei erfolgende Umordnung der Siliziumatome ist mit einer Volumenkontraktion verbunden, die zu Zugspannungen im Material führt.
Findet jedoch nachfolgend eine Temperung bei Temperaturen oberhalb von 1000°C statt, so wandeln sich die Zugspannungen wieder in Druckspannungen um.
Ein weiteres Verfahren zur Steuerung der Schichtspannung im LPCVD Polysilizium ist in P. Krulevitch et. al., Tech. Digest, 6th Int. Conf. Solid-State Sensors and Actuators (Transducers 91), San Francisco, 23-27 June 1991, pp. 949, beschrieben. Durch geeignete Wahl der Abscheidetemperatur wird in der Schicht eine Zugspannung (T ca. 605°C) oder eine Druckspannung (T < 620°C) erzeugt. Diverse Untersuchungen haben jedoch gezeigt, daß die mit den genannten Verfahren erzeugten Spannungswerte in der Polysilizium-Schicht nur schlecht reproduzierbar sind. Zudem ist die innerhalb vertretbarer Prozeßzeiten erreichbare Schichtdicke auf ca. 2 µm begrenzt.
Aus T. I. Kamins et. al., Thin Solid Films, Bd. 16, S. 147 (1973), ist ein Verfahren zur Herstellung dicker Polysilizium-Schichten (1-15 µm) bekannt, bei dem das Polysilizium mittels Gasphasenabscheidung (CVD) bei (im Vergleich zu LPCVD) erhöhtem Druck abgeschieden wird. Mit diesem Verfahren werden Abscheideraten von 60-500 nm/min. erzielt, so daß Polysilizium-Schichten mit einer Dicke von 15 µm hergestellt werden können.
Es wird jedoch kein Hinweis darauf gegeben, in welcher Weise die Schichtspannungen der Polysilizium-Schichten bei der Abscheidung beeinflußbar sind.
Aus J. Vac. Sci. Technol. B, Bd. 6, 1988, Seiten 1809-1813, ist ein Verfahren zur Herstellung mikromechanischer Bauelemente gemäß dem Oberbegriff des Anspruches 1 bekannt. Auch diese Veröffentlichung verweist jedoch hinsichtlich der Einstellung von Schichtspannungen lediglich auf die Erkenntnisse der bereits vorgestellten Verfahren.
Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen aus polykristallinen Siliziumschichten mit Schichtdicken bis zu einigen 10 µm anzugeben, mit dem die Schichtspannungen der Siliziumschichten reproduzierbar eingestellt werden können.
Die Aufgabe wird erfindungsgemäß mit den Merkmalen des Verfahrens nach Anspruch 1 gelöst. Besondere Weiterbildungen des Verfahrens sind Gegenstand der Unteransprüche.
Beim erfindungsgemäßen Verfahren wird das Polysilizium bei einem im Vergleich zu LPCVD-Verfahren erhöhten Prozeßdruck von mehreren 100 Pa (z. B. 2,7.103 Pa, 13,3.103 Pa oder Atmosphärendruck) abgeschieden. Durch geeignete Wahl des Prozeßdruckes kann die Art der Schichtspannung (d. h. Zug- oder Druckspannung) eingestellt werden. Der Betrag der Schichtspannung wird durch die Wahl der Prozeßtemperatur bestimmt. So läßt sich beispielsweise bei einer Prozeßtemperatur von 1000°C mit einem Druck von 10,7.103 Pa eine Zugspannung mit einem Betrag von ca. 3 MPa erzeugen, während bei gleicher Prozeßtemperatur und Atmosphärendruck als Prozeßdruck eine Druckspannung in der Polysilizium- Schicht erzeugt wird. Bei dem gleichen Prozeßdruck (z. B. 10,7.103 Pa) können durch die Wahl der Prozeßtemperatur unterschiedliche Beträge der Schichtspannung eingestellt werden, so z. B. 3 MPa bei 1000°C gegenüber 7,5 MPa bei 940°C, wobei allgemein mit einer höheren Temperatur eine niedrigere Spannung erzeugt wird.
Mit dem erfindungsgemäßen Verfahren werden Abscheideraten von mehreren 100 nm/min. erzielt, so daß in vorteilhafter Weise die Herstellung von dicken Schichten (≧ 10 µm) innerhalb vertretbarer Prozeßzeiten (< 20 min.) ermöglicht wird. Ein besonderer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß allein durch Variation der Abscheideparameter Druck und Temperatur der Betrag sowie die Art der Schichtspannung von Druckspannung bis Zugspannung reproduzierbar eingestellt werden kann. Damit läßt sich der Anwendungsbereich der Polysilizium-Schichten für die Oberflächenmikromechanik wesentlich erweitern.
Das Verfahren läßt sich zudem ohne Umrüstung in bereits bekannten Reaktoren durchführen, insbesondere in Batch oder Einzelscheiben Polysilizium oder Monosilizium (Epitaxie) Reaktoren (vgl. Anspruch 4). Die Prozeßtemperaturen lassen sich in diesen Reaktoren problemlos im Bereich von 600-1200°C variieren. Hohe Gasflüsse im Bereich von z. B. 200-1200 sccm/min. sind einstellbar.
Bei der Polysiliziumabscheidung auf einem Siliziumwafer verhindert eine Oxidschicht auf dem Wafer gemäß Anspruch 5 die Bildung von einkristallinem Silizium. Zur Förderung der Nukleation kann auf die Oxidschicht zunächst eine dünne LPCVD-Polysilizium-Schicht aufgebracht werden (Anspruch 6).
Substrate aus Keramik, Quarz oder anderen Materialien sind ebenfalls einsetzbar.
In Weiterbildung des erfindungsgemäßen Verfahrens wird gemäß Anspruch 8 die Leitfähigkeit der Polysilizium-Schicht durch Beimischen definierter Mengen von bor- oder phosphor-haltigen Gasen (z. B. Phosphin (PH3)) zum Reaktions­ gas eingestellt. Durch diese in-situ Dotierung lassen sich Schichtwiderstände (der Schichtwiderstand in Ω/ ergibt sich durch Integration des Leitwertes über die Tiefe der Polysiliziumschicht) von 10 Ω/ bis zu einigen kΩ/ erzeugen. Damit wird das Polysilizium-Material elektrisch leitfähig und somit die Auswertung von bzw. die Ansteuerung mit elektrischen Signalen bei Sensoren und Aktoren möglich.
Zur Erzeugung von hohen Vorspannungen, z. B. zum Versteifen von Membra­ nen, können gemäß Anspruch 9 oberhalb und/oder unterhalb der Polysilizium- Schicht weitere Schichten mit hohen inneren Zugspannungen aufgebracht wer­ den.
Das erfindungsgemäße Verfahren wird nachfolgend anhand des Ausführungs­ beispiels und der Zeichnungen näher erläutert.
Dabei zeigen:
Fig. 1: Spannungswerte (Zugspannung) von Polysilizium-Schichten, die bei unterschiedlichen Prozeßtemperaturen bei Unterdruck abgeschieden wurden;
Fig. 2: Spannungswerte von Polysilizium-Schichten in Abhängigkeit von der Prozeßtemperatur bei unterschiedlichen Prozeßdruckwerten;
Fig. 3: schematisch einen Prozeßablauf zur Herstellung mikromechanischer Strukturen aus Polysilizium.
Ein Beispiel für unterschiedliche Zugspannungen von Polysilizium-Schichten, die mit dem erfindungsgemäßen Verfahren bei Unterdruck (hier: 10,7.103 Pa) abge­ schieden wurden, ist in Fig. 1 dargestellt. Die Abhängigkeit der Spannungswer­ te von der Prozeßtemperatur T sind deutlich zu erkennen. In einem Temperatur­ bereich von 940°C bis 1000°C ändern sich die Spannungen von ca. 7,5 MPa bis 3 MPa.
Fig. 2 zeigt die Abhängigkeit der inneren Spannungen der erfindungsgemäß abgeschiedenen Polysilizium-Schichten von der Prozeßtemperatur (mit durchgezogenen Linien angedeutet) bei zwei unterschiedlichen Einstellungen des Prozeßdruckes. Mit steigender Prozeßtemperatur sinken die Spannungs­ werte der Polysilizium-Schicht sowohl bei Druck als auch bei Zugspannung. Bei der Unterdruckabscheidung (10,7.103 Pa; mit gefüllten Dreiecken gekennzeichnet) treten betragsmäßig kleine Zugspannungen, bei Normaldruckabscheidung (Atmosphärendruck; mit gefüllten Kreisen gekennzeichnet) dagegen Druck­ spannungen bis zu 0,1 GPa auf.
Ein Ausführungsbeispiel für die Herstellung eines mikromechanischen Bauelementes mit einer freitragenden Struktur aus Polysilizium wird anhand von Fig. 3 erläutert.
Ein typischer Schichtaufbau besteht aus einem Siliziumsubstrat mit einer Opferschicht aus Siliziumdioxid (SiO2), auf die eine Polysilizium-Schicht aufgebracht wird (Fig. 3a). Die Polysilizium-Schicht mit einer Dicke von 10 µm wird in einem Epitaxie-Batch-Reaktor mit Dichlorsilan (SiH2Cl2), Siliziumtetrachlorid (SiCl4), Trichlorsilan (SiHCl3) oder Silan (SiH4) als Reaktionsgas bei einem hohen Gasfluß abgeschieden. Zur Erzeugung einer Zugspannung von weniger als 10 MPa in der Polysilizium-Schicht erfolgt die Abscheidung bei Unterdruck (ca. 10,7.103 Pa ) und Prozeßtemperaturen zwischen 960°C und 1040°C. Hierbei stellt sich ebenfalls die notwendige hohe Abscheiderate von ca. 500 nm/min. (bei einer Prozeßtemperatur von 1000°C) ein, so daß eine 10 µm dicke Polysilizium-Schicht innerhalb von 20 min. abgeschieden wird.
Diese Polysilizium-Schicht wird anschließend photolithographisch mit Trockenätztechnik strukturiert (Fig. 3b). Nach einer naßchemischen Ätzung der Opferschicht entstehen so freitragende Strukturen (hier: 10 µm dicke Polysilizium-Stege; Fig. 3c).
Zur Förderung der Nukleation oder zur gezielten Einstellung bestimmter Schichteigenschaften kann das Opferoxid vor der Polysilizium-Abscheidung mit einer dünnen CVD-Polysilizium-Schicht (Nukleationsschicht) versehen werden.

Claims (10)

1. Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostruktu­ ren, die unter einer vorgebbaren mechanischen Spannung stehen, bei dem eine Opfer­ schicht auf ein Substrat aufgebracht, auf der Opferschicht eine Polysiliziumschicht in einem Reaktor mittels Gasphasenabscheidung (CVD) abgeschieden und schließlich die Opfer­ schicht zumindest teilweise entfernt wird, dadurch gekennzeichnet,
daß die Polysiliziumschicht bei einem Prozeßdruck von mehreren 100 Pa abgeschieden wird,
wobei die Art der Schichtspannung der Polysiliziumschicht über die Höhe des Prozeßdruckes und der Betrag der Schichtspannung über die Höhe der Prozeßtemperatur eingestellt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung einer Druckspannung in der Schicht Atmosphärendruck als Prozeßdruck und zur Erzeugung einer Zugspannung ein Prozeßdruck im Bereich zwi­ schen 2,7.103 und 13,3.103 Pa gewählt wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß zur Erzeugung einer hohen Schichtspannung eine niedrige Abscheidetemperatur und zur Erzeugung einer geringen Schichtspannung eine hohe Abscheidetemperatur gewählt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Reaktor ein Epitaxie-Reaktor oder ein Polysilizium-Einzelscheibensystem eingesetzt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Substrat ein Silizium-Wafer mit einer Oxidschicht verwendet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß auf die Oxidschicht zunächst eine dünne LPCVD-Polysiliziumschicht abgeschieden wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Reaktionsgas der Gasphasenabscheidung Silan oder Dichlorsilan verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der elektrische Widerstand der Polysiliziumschicht durch Beimischen definierter Mengen von bor- oder phosphorhaltigen Gasen zum Reaktionsgas eingestellt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß oberhalb und/oder unterhalb der Polysiliziumschicht weitere Schichten mit hohen inne­ ren Zugspannungen aufgebracht werden.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß Polysiliziumschichten mit Schichtdicken von mehreren µm hergestellt werden.
DE4445177.6A 1994-11-22 1994-12-17 Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen Expired - Lifetime DE4445177C5 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE4445177.6A DE4445177C5 (de) 1994-11-22 1994-12-17 Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen
JP51645596A JP4245660B2 (ja) 1994-11-22 1995-11-21 片持ち梁式の微細構造あるいは膜を有するマイクロメカニック部品を作製する方法
AT95936968T ATE184920T1 (de) 1994-11-22 1995-11-21 Verfahren zur herstellung mikromechanischer bauelemente mit freistehenden mikrostrukturen oder membranen
EP95936968A EP0793736B1 (de) 1994-11-22 1995-11-21 Verfahren zur herstellung mikromechanischer bauelemente mit freistehenden mikrostrukturen oder membranen
US08/849,036 US7919345B1 (en) 1994-11-22 1995-11-21 Method of fabricating micromechanical components with free-standing microstructures or membranes
PCT/DE1995/001650 WO1996016203A1 (de) 1994-11-22 1995-11-21 Verfahren zur herstellung mikromechanischer bauelemente mit freistehenden mikrostrukturen oder membranen
DE59506916T DE59506916D1 (de) 1994-11-22 1995-11-21 Verfahren zur herstellung mikromechanischer bauelemente mit freistehenden mikrostrukturen oder membranen

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4441541 1994-11-22
DEP4441541.9 1994-11-22
DE4445177.6A DE4445177C5 (de) 1994-11-22 1994-12-17 Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen

Publications (3)

Publication Number Publication Date
DE4445177A1 DE4445177A1 (de) 1996-05-23
DE4445177C2 true DE4445177C2 (de) 1999-10-21
DE4445177C5 DE4445177C5 (de) 2015-09-17

Family

ID=6533858

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4445177.6A Expired - Lifetime DE4445177C5 (de) 1994-11-22 1994-12-17 Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen

Country Status (2)

Country Link
US (1) US7919345B1 (de)
DE (1) DE4445177C5 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546249B2 (en) 2007-02-22 2013-10-01 IHP GmbH—Innovations for High Performance Selective growth of polycrystalline silicon-containing semiconductor material on a silicon-containing semiconductor surface

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246911C (zh) * 2001-06-13 2006-03-22 三菱电机株式会社 薄膜结构体的制造方法
EP2971761A4 (de) 2013-03-13 2016-08-31 Microgen Systems Inc Piezoelektrischer energiesammler mit stopperstruktur
US9484522B2 (en) 2013-03-13 2016-11-01 Microgen Systems, Inc. Piezoelectric energy harvester device with curved sidewalls, system, and methods of use and making
EP2973765A4 (de) 2013-03-13 2016-11-16 Microgen Systems Inc Mikroelektromechanischer piezoelektrischer ausleger mit symmetrischem dualem piezoelektrischem stapel zur energiegewinnung
US9728707B2 (en) 2014-02-05 2017-08-08 Microgen Systems, Inc. Packaged piezoelectric energy harvester device with a compliant stopper structure, system, and methods of use and making
US9502635B2 (en) 2014-03-07 2016-11-22 Microgen Systems, Inc. Symmetric dual piezoelectric stack microelectromechanical piezoelectric devices
US9419546B2 (en) * 2014-04-24 2016-08-16 Microgen Systems, Inc. Piezoelectric energy harvester device with frequency offset vibrational harvesters
CN108149216A (zh) * 2017-12-07 2018-06-12 上海申和热磁电子有限公司 一种改善低压化学气相淀积多晶硅薄膜质量的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0394665A1 (de) * 1989-04-24 1990-10-31 Motorola, Inc. Selektives Abscheiden von amorphem und polykristallinem Silicium
DE4211970A1 (de) * 1991-04-23 1992-10-29 Telefunken Systemtechnik Halbleiter-materialien in einer hetero-epitaxialstruktur, ihre herstellungsverfahren und ihre anwendungen

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559219A (en) * 1984-04-02 1985-12-17 General Electric Company Reducing powder formation in the production of high-purity silicon
US4897360A (en) 1987-12-09 1990-01-30 Wisconsin Alumni Research Foundation Polysilicon thin film process
US5059556A (en) * 1988-09-28 1991-10-22 Siemens-Bendix Automotive Electronics, L.P. Low stress polysilicon microstructures
US5164339A (en) * 1988-09-30 1992-11-17 Siemens-Bendix Automotive Electronics L.P. Fabrication of oxynitride frontside microstructures
JPH078149B2 (ja) 1989-06-16 1995-01-30 松下電器産業株式会社 静電型マイクロモータの駆動力伝達装置
EP0413041B1 (de) * 1989-08-16 1992-07-15 International Business Machines Corporation Verfahren für die Herstellung mikromechanischer Messfühler für AFM/STM-Profilometrie und mikromechanischer Messfühlerkopf
GB9125771D0 (en) 1991-12-04 1992-02-05 Electrotech Equipments Ltd Deposition apparatus and methods
JPH06160207A (ja) 1992-11-24 1994-06-07 Fujikura Ltd 微細梁構造
DE4315012B4 (de) * 1993-05-06 2007-01-11 Robert Bosch Gmbh Verfahren zur Herstellung von Sensoren und Sensor
US5753134A (en) * 1994-01-04 1998-05-19 Siemens Aktiengesellschaft Method for producing a layer with reduced mechanical stresses
US5851851A (en) * 1994-03-07 1998-12-22 Nippondenso Co., Ltd. Method for fabricating a semiconductor acceleration sensor
JP3627761B2 (ja) * 1994-03-09 2005-03-09 株式会社デンソー 半導体力学量センサの製造方法
US5922212A (en) * 1995-06-08 1999-07-13 Nippondenso Co., Ltd Semiconductor sensor having suspended thin-film structure and method for fabricating thin-film structure body
FR2736934B1 (fr) * 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0394665A1 (de) * 1989-04-24 1990-10-31 Motorola, Inc. Selektives Abscheiden von amorphem und polykristallinem Silicium
DE4211970A1 (de) * 1991-04-23 1992-10-29 Telefunken Systemtechnik Halbleiter-materialien in einer hetero-epitaxialstruktur, ihre herstellungsverfahren und ihre anwendungen

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
US-Buch: GUCKEL, H. et.al.: 1988 Solid State Sensor and Actuator Workshop, Hilton Head Island, SC, 6-9 June 1988, S. 96 ff. *
US-Buch: GUCKEL, H. et.al.: Techn. Digest, 4th Int.Conf. Solid-State Sensors and Actuators (Transducers 87), Tokyo, Japan, 2-5 June 1987, S. 277 ff. *
US-Buch: KRULEVITCH, P. et.al.: Techn. Digest, 6th Int.Conf. Solid-State Sensors and Actuators (Transducers 91), San Francisco, US, 23-27 June 1991, S. 949 ff. *
US-Z: Appl.Phys. Letters, Bd. 54, 1989, S. 2689-2691 *
US-Z: J.Electrochem.Soc.: Solid-State Science and Technology, Bd. 124, 1977, S. 1776-1780 *
US-Z: J.Vac.Sci.Technol. B, Bd. 6, 1988, S. 1809-1813 *
US-Z: Thin Solid Films, Bd. 16, 1973, S. 16 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546249B2 (en) 2007-02-22 2013-10-01 IHP GmbH—Innovations for High Performance Selective growth of polycrystalline silicon-containing semiconductor material on a silicon-containing semiconductor surface

Also Published As

Publication number Publication date
US7919345B1 (en) 2011-04-05
DE4445177A1 (de) 1996-05-23
DE4445177C5 (de) 2015-09-17

Similar Documents

Publication Publication Date Title
DE19680590B4 (de) Verfahren zur Herstellung von Beschleunigungssensoren
DE10063991B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE19537814B4 (de) Sensor und Verfahren zur Herstellung eines Sensors
EP0663692A2 (de) Verfahren zur Herstellung einer Schicht mit reduzierten mechanischen Spannungen
EP1774572A2 (de) Verfahren zum ätzen einer sige-schicht auf einem substrat
EP1373129A2 (de) Verfahren zur herstellung von mikromechanischen sensoren und damit hergestellte sensoren
DE4445177C2 (de) Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen
DE19800574A1 (de) Mikromechanisches Bauelement
DE4215722C2 (de) Sensorsubstrat mit einer Membran und Verfahren zu deren Herstellung
DE102006007729A1 (de) Verfahren zur Herstellung eines MEMS-Substrats, entsprechendes MEMS-Substrat und MEMS-Prozess unter Verwendung des MEMS-Substrats
EP0793736B1 (de) Verfahren zur herstellung mikromechanischer bauelemente mit freistehenden mikrostrukturen oder membranen
EP1899260A1 (de) Verfahren zur herstellung eines mikromechanischen bauelements sowie mikromechanisches bauelement
DE19603829A1 (de) Verfahren zur Herstellung von mikromechanischen Strukturen aus Silizium
EP1360143B1 (de) Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor
EP0531347B1 (de) Mikromechanisches bauelement und verfahren zur herstellung desselben
DE19928297A1 (de) Verfahren zur Herstellung eines Sensors mit einer Membran
EP2217526B1 (de) Verfahren zur herstellung von mikromechanischen strukturen mit reliefartigem seitenwandverlauf oder einstellbarem neigungswinkel
DE19933418B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
EP0381046A2 (de) Dünnschichtmaterial für Sensoren oder Aktuatoren und Verfahren zu deren Herstellung
DE102009026639A1 (de) Elektromechanische Mikrostruktur
WO2008086907A1 (de) Verfahren zur herstellung eines bauteils und sensorelement
DE4336774A1 (de) Verfahren zur Herstellung von Strukturen
DE102005002304B4 (de) Mikroelektromechanischer Sensor und Verfahren zu dessen Herstellung
DE102004024285B4 (de) Verfahren zur Herstellung eines mikrostrukturierten Bauelements
EP2075220B1 (de) Mikromechanisches Bauelement mit reduziertem Stressgradient

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right
R046 Limitation request validly filed
R082 Change of representative

Representative=s name: VON LIERES BRACHMANN SCHULZE PATENTANWAELTE, DE

R046 Limitation request validly filed

Effective date: 20150224

R050 Examing division/federal patent court decision limiting patent now final
R206 Amended patent specification