DE4433869C2 - Bidirektionales CCD - Google Patents

Description

Die Erfindung betrifft ein bidirektionales ladungsgekoppeltes Halbleiterbauelement (CCD), das abhängig von einem externen Steuersignal einen Signalfluß richtungsmäßig in Vorwärts- oder Rückwärtsrichtung umsetzen kann.

Ein CCD zum Übertragen von Ladungen in einer Richtung bei impulsförmigen Gatespannungen wird in großem Umfang in ver­ schiedenen Speicherbauelementen, Logikschaltungen und Si­ gnalverarbeitungsschaltungen sowie bei Bildaufnahmevorrich­ tungen verwendet.

Ein CCD speichert Ladungen in einem Potentialtopf ab, der im Volumen eines Halbleitersubstrats ausgebildet ist, und es transportiert die abgespeicherten Ladungen abhängig von dem an ein Gate angelegten Taktimpuls in einer Richtung.

Fig. 1 ist ein Querschnitt durch ein z. B. aus DE 37 38 025 A1 bekanntes CCD.

Gemäß Fig. 1a ist ein p-Halbleitersubstrat 11 mit einem n- Fremdstoffbereich 12 mit mehreren leicht dotierten n-Sperr­ bereichen 13 versehen, die um einen konstanten Abstand von­ einander getrennt angeordnet sind.

Eine Gateoxidschicht 14 ist über dem Halbleitersubstrat 11 ausgebildet und mehrere erste und zweite Gateelektroden 15 und 16 sind auf jedem Teil der Gateoxidschicht ausgebildet, der dem n-Fremdstoffbereich 12 bzw. den leicht dotierten n-Sperrbereichen 13 entspricht.

Mehrere leicht dotierte n-Sperrbereiche 13 sind, wie er­ wähnt, voneinander mit einem konstanten Abstand getrennt im n-Fremdstoffbereich 12 angeordnet, wodurch zwischen den leicht dotierten n-Sperrbereichen 13 und dem n-Fremdstoff­ bereich 12 mehrere HL(High-Low = Hoch-Niedrig)-Übergänge ge­ bildet sind. Die Fremdstoffkonzentrationsdifferenz zwischen dem n-Fremdstoffbereich 12 und einem n-Sperrbereich 13 er­ möglicht die Ausbildung eines Potentialtopfs, wie in Fig. 1b dargestellt, selbst im Zustand, in dem keine Spannung an die erste und zweite Gateelektrode 15 und 16 angelegt ist.

Mehrere erste und zweite Gateelektroden 15 und 16 mit je­ weils konstanter Breite sind der Reihe nach abwechselnd auf dem Halbleitersubstrat 11 angeordnet, und sie empfangen Taktimpulse Φ11, Φ12.

Die mehreren ersten und zweiten Gateelektroden 15, 16 beste­ hen im allgemeinen aus Polysilizium. Das erste Taktsignal Φ11 wird an benachbarte ungeradzahlige zweite Gateelektroden und geradzahlige erste Gateelektroden 16-1 und 15-2, 16-3 und 15-4, . . ., 16-n-1 und 15-n über eine Signalleitung L11 angelegt, die diese Gateelektroden miteinander verbindet, und das zweite Taktsignal Φ12 wird an benachbarte geradzah­ lige zweite Gateelektroden und ungeradzahlige erste Gate­ elektroden 16-2 und 15-3, 16-4 und 15-5, . . ., 16-n und 15-n+1 über eine Signalleitung L12 angelegt, die diese Gate­ elektroden miteinander verbindet.

Wenn die Taktimpulse Φ11 und Φ12 mit zwei Phasen, was in Fig. 3a dargestellt ist, an die genannten Gruppen erster und zweiter Gateelektroden 15, 16 eines solchen herkömmlichen CCDs mit dem in Fig. 2 dargestellten Signalverlauf angelegt werden, ergibt sich ein Signal niedrigen Pegels auf der er­ sten Signalleitung L11, die die Signallei­ tung für den Takt Φ11 ist, und ein Signal mit hohem Pegel auf der zweiten Signalleitung L12, die die Signalleitung für den Takt Φ12 ist.

Demgemäß wird ein Signal niedrigen Pegels an benachbarte un­ geradzahlige zweite Gateelektroden und geradzahlige erste Gateelektroden 16-1 und 15-2, 16-3 und 15-4, . . ., 16-n-1 und 15-n unter den mehreren ersten und zweiten Gateelektroden 15, 16 angelegt, und es wird ein Signal hohen Pegels an be­ nachbarte geradzahlige zweite Gateelektroden und ungeradzah­ lige erste Gateelektroden 16-2 und 15-3, 16-4 und 15-5, . . ., 16-n und 15-n+1 angelegt, wodurch eine stufenförmige Poten­ tialverteilung erhalten wird, wie sie in Fig. 3b dargestellt ist.

Daher tritt im n-Fremdstoffbereich 12 unter ungeradzahligen ersten Gateelektroden 15-1, 15-3, . . ., 15-n+1 abhängig von den Taktimpulsen Φ11, Φ12 ein tiefer Potentialtopf auf, in dem Ladungen eingespeichert sind.

Wie in Fig. 4a dargestellt werden zu einem Zeitpunkt t = 1 nach dem Verstreichen einer Zeitspanne die Taktimpulse Φ11, Φ12 so an die erste bzw. zweite Taktsignalleitung L11 bzw. L12 gegeben, daß das erste Taktsignal hohen Pegel und das zweite Taktsignal niedrigen Pegel aufweist, im Gegensatz zur Situation zum Zeitpunkt t = 0 von Fig. 3a.

Demgemäß wird das Signal hohen Pegels an benachbarte unge­ radzahlige zweite Gateelektroden und geradzahlige erste Gateelektroden 16-1 und 15-2, 16-3 und 15-4, . . ., 16-n-1 und 15-n unter den mehreren ersten und zweiten Gateelektroden 15, 16 angelegt, und ein Signal niedrigen Pegels wird an be­ nachbarte geradzahlige zweite Gateelektroden und ungeradzah­ lige erste Gateelektroden 16-2 und 15-3, 16-4 und 15-5, . . ., 16-n und 15-n-1 angelegt, wodurch eine stufenförmige Poten­ tialverteilung erhalten wird, wie sie in Fig. 4b dargestellt ist.

Daher tritt im n-Fremdstoffbereich 12 ein tiefer Potential­ topf auf.

So können die im n-Fremdstoffbereich 12 zum Zeitpunkt t = 0 unter den ungeradzahligen ersten Gateelektroden 15-1, 15-3, . . ., 15-n+1 eingespeicherten Ladungen zum Zeitpunkt t = 1 übertragen und dann im n-Fremdstoffbereich 12 unter den fol­ genden geradzahligen ersten Gateelektroden 15-1, 15-3, . . ., 15-n abgespeichert werden.

Wenn die aufeinanderfolgenden, zweiphasigen Taktsignale Φ11, Φ12 den ersten bzw. zweiten Gateelektroden 15, 16 zugeführt werden, werden Ladungen von links nach rechts übertragen, wobei das übertragene Signal durch einen (nicht dargestell­ ten) Leseverstärker erfaßt und als zeitliche Folge elektri­ scher Signale erkannt wird.

Um ein Spiegelbild zu erzielen, ist es erforderlich, den Signalfluß in die andere Richtung umzusetzen, jedoch erfor­ dert ein herkömmliches CCD zum Erreichen dieses Ziels eine zusätzliche Schieberegister- oder Speichereinrichtung, durch die die Daten in FILO(First-In-Last-Out)-Weise geschrieben und dann ausgegeben werden, wodurch der Ladungsträgerfluß in die gegenläufige Richtung umgesetzt wird.

Der Erfindung liegt die Aufgabe zugrunde, ein bidirektiona­ les CCD zu schaffen, das es ermöglicht, den Signalfluß rich­ tungsmäßig abhängig von einem externen Steuersignal in Vor­ wärts- oder Rückwärtsrichtung umzusetzen.

Diese Aufgabe wird bei einem CCD der oben beschriebenen Art, das die im Oberbegriff des Anspruchs genannten Merkmale aufweist, durch die kennzeichnenden Merkmale des Anspruchs gelöst.

Bei dem erfindungsgemäßen CCD können die im CCD gespeicherten Ladungen in Vorwärts- oder Rückwärtsrichtung transportiert werden.

Die Erfindung wird im folgenden anhand eines durch Figuren veranschaulichten Ausführungsbeispiels näher erläutert.

Fig. 1a und 1b sind ein Querschnitt durch ein herkömmliches CCD bzw. ein Potentialverteilungsdiagramm für dasselbe.

Fig. 2 ist ein Zeitsteuerdiagramm für zweiphasige Taktimpul­ se, die an ein CCD gemäß Fig. 1 angelegt werden.

Fig. 3a und 3b sowie Fig. 4a und 4b sind jeweils ein Quer­ schnitt durch ein CCD und ein Potentialverteilungsdiagramm zum Erläutern des Aufbaus und des Betriebs des herkömmlichen CCDs von Fig. 1.

Fig. 5 ist ein Schnitt durch das Ausführungsbeispiel des erfindungs­ gemäßen bidirektionalen CCD.

Fig. 6a und 6b bis Fig. 9a und 9b sind Querschnitte durch ein CCD bzw. Potentialverteilungsdiagramme durch dasselbe zum Erläutern des Betriebs eines erfindungsgemäßen CCDs.

Gemäß Fig. 5 ist ein p-Halbleitersubstrat 21 mit einem n- Fremdstoffbereich 22 mit mehreren leicht dotierten n-Sperr­ bereichen 23 versehen, die um einen konstanten Abstand von­ einander getrennt liegen.

Da mehrere leicht dotierte n-Sperrbereiche 23 im n-Fremd­ stoffbereich 22 voneinander um den genannten konstanten Ab­ stand getrennt angeordnet sind, existieren aufeinanderfol­ gende HL-Übergänge zwischen einem jeweiligen der leicht do­ tierten n-Sperrbereiche 23 und dem n-Fremdstoffbereich 22.

Auf dem Halbleitersubstrat 21 ist eine Gateoxidschicht 21 ausgebildet, und mehrere erste und zweite Gateelektroden 25 und 26 sind auf jedem Teil der Gateoxidschicht ausgebildet, der dem n-Fremdstoffbereich 22 bzw. den leicht dotierten n-Sperrbe­ reichen 23 entspricht.

Mehrere erste und zweite Gateelektroden 25 und 26 sind der Reihe nach abwechselnd auf dem Halbleitersubstrat 21 ange­ ordnet.

Mehrere erste MOS-Schalttransistoren T11 bis T1n sind zwi­ schen benachbarten ersten und zweiten Gateelektroden 25-1 und 26-1, 25-2 und 26-2, . . ., 25-n und 26-n angeordnet, und mehrere zweite MOS-Schalttransistoren T21 bis T2n sind zwischen benachbarten ersten und zweiten Gateelektroden 26-1 und 25-2, 26-2 und 25-3, . . ., 26-n-1 angeord­ net.

Um ein externes Ladungsübertragungsrichtung-Steuersignal DC anzulegen, ist eine erste Steuersignalleitung L23 mit den mehreren zweiten MOS-Schalttransistoren T21 bis T2n und über eine zweite Steuersignalleitung L24 mit den mehreren ersten MOS-Schalttransistoren T11 bis T1n verbunden, wobei die zweite Steuersignalleitung L24 das von einem Inverter 27 in­ vertierte Ladungsübertragungsrichtung-Steuersignal DC er­ hält.

Eine erste Taktsignalleitung L21, durch die ein erstes Takt­ signal zugeführt wird, ist zwischen benachbarte ungeradzah­ lige MOS-Schalttransistoren und geradzahlige erste MOS- Schalttransistoren T22 und T13, T24 und T15, . . ., T2n-2 und T1n-1, T2n und T1n+1 geschaltet, und eine zweite Taktsignalleitung L22, durch die ein zweites Signal zugeführt wird, ist zwischen benachbarte ungeradzah­ lige zweite MOS-Schalttransistoren und geradzahlige erste MOS-Schalttransistoren T21 und T12, T23 und T14, . . ., T2n-1 und T1n geschaltet.

Daher wird das erste Taktsignal Φ21 über die erste Takt­ signalleitung L21 an benachbarte geradzahlige zweite MOS- Schalttransistoren und ungeradzahlige erste MOS-Schalttran­ sistoren T22 und T13, T24 und T15, . . ., T2n-2 und T1n-1, T2n und T1n+1 angelegt, wobei dieses erste Takt­ signal Φ21 an benachbarte geradzahlige zweite Gateelektroden und ungeradzahlige erste Gateelektroden 26-2 und 25-3, 26-4 und 25-5, 26-n und 25-n+1 dann angelegt wird, wenn die ge­ radzahligen zweiten MOS-Schalttransistoren T22, T24, T2n-2, T2n abhängig vom zugeführten Ladungsübertragungsrichtung- Steuersignal DC eingeschaltet werden, und wobei dieses erste Taktsignal Φ21 an benachbarte ungeradzahlige erste Gateelek­ troden und ungeradzahlige zweite Gateelektroden 25-1 und 26-1, 25-3 und 26-3, 25-n-1 und 26-n-1 angelegt wird, wenn die ungeradzahligen zweiten MOS-Schalttransistoren T11, T13, T15, T1n-1 abhängig vom zugeführten Ladungsübertragungsrich­ tung-Steuersignal DC eingeschaltet werden.

Indessen wird das zweite Taktsignal Φ22 über die zweite Taktsignalleitung L22 an benachbarte ungeradzahlige zweite MOS-Schalttransistoren und geradzahlige erste MOS-Schalt­ transistoren T21 und T12, T23 und T14, . . ., T2n-1 und T1n angelegt, wobei dieses zweite Taktsignal Φ22 an benachbarte ungeradzahlige zweite Gateelektroden und geradzahlige erste Gateelektroden 26-1 und 25-2, 26-3 und 25-4, 26-n-1 und 25-n angelegt wird, wenn die ungeradzahligen zweiten MOS-Schalt­ transistoren T21, T23, . . ., T2n-1 abhängig vom zugeführten Ladungsübertragungsrichtung-Steuersignal DC eingeschaltet werden und wobei dieses zweite Taktsignal Φ22 an benachbarte geradzahlige erste Gateelektroden und geradzahlige zweite Gateelektroden 25-2 und 26-2, 25-4 und 26-4, 25-n und 26-n angelegt wird, wenn die zweiten geradzahligen MOS-Schalt­ transistoren T12, T14, . . ., T1n abhängig vom zugeführten Ladungsübertragungsrichtung-Steuersignal DC eingeschaltet werden.

Nun wird im einzelnen ein Verfahren zum Herstellen eines leicht dotierten Fremdstoffbereichs 23 und eines n-Fremd­ stoffbereichs 22 auf einem p-Halbleitersubstrat 21 beschrie­ ben.

Zunächst wird ein n-Fremdstoffbereich 22 durch Implantieren von n-Fremdstoffionen in das p-Halbleitersubstrat 21 ausge­ bildet. Danach wird eine Gateoxidschicht 24 hergestellt, und über dem Substrat 21 wird eine Polysiliziumschicht abge­ schieden und dann zu mehreren ersten Gateelektroden gemu­ stert, die jeweils eine vorgegebene Breite aufweisen.

Unter Verwendung der mehreren ersten Gateelektroden als Maske werden p-Fremdstoffionen in den n-Fremdstoffbereich 22 implantiert, um mehrere leicht dotierte Fremdstoffbereiche 23 mit konstantem Abstand auszubilden, wobei eine Fremd­ stoffkonzentrationsdifferenz zwischen dem n-Fremdstoff­ bereich 22 und den n-Sperrbereichen 23 ausgebildet wird, die Potentialtöpfe im CCD von Fig. 5 erzeugt.

Es wird nun der Betrieb des in Fig. 5 dargestellten CCDs unter Bezugnahme auf die Fig. 6 bis 9 beschrieben.

Die Fig. 6 und 7 erläutern Ladungsübertragungsvorgänge, wenn die Taktsignale Φ21, Φ22 bei hohem Pegel des Ladungsüber­ tragungsrichtung-Steuersignals DC angelegt werden, während die Fig. 8 und 9 Ladungsübertragungsvorgänge erläutern, wenn die Taktsignale Φ21, Φ22 angelegt werden, wenn das Ladungs­ übertragungsrichtung-Steuersignal DC auf niedrigem Pegel ist.

Gemäß den Fig. 6 und 7 werden die Ladungsübertragungsvor­ gänge von links nach rechts wie folgt erläutert.

In Fig. 6a werden zu einem Zeitpunkt t = 0 das Ladungsüber­ tragungsrichtung-Steuersignal DC hohen Pegels und Taktimpul­ se Φ21, Φ22 hohen und niedrigen Pegels angelegt, wobei das Ladungsübertragungsrichtung-Steuersignal DC mit hohem Pegel über die erste Steuersignalleitung L23 an die Gates mehrerer zweiter MOS-Schalttransistoren T21, T22, . . ., T2n angelegt wird, die demgemäß eingeschaltet werden, und wobei dieses Signal DC hohen Pegels durch den Inverter 27 invertiert wird und dann das Signal DC niedrigen Pegels über die zweite Steuersignalleitung L24 an die Gates der mehreren ersten MOS-Schalttransistoren T11, T12, . . ., T1n angelegt wird, die so ausgeschaltet werden.

Demgemäß sind unter den mehreren zweiten MOS-Schalttransi­ storen T21, T22, . . ., T2n die geradzahligen Transistoren T22, T24, . . ., T2n kurzgeschlossen, und der erste Taktimpuls Φ21 hohen Pegels wird an die benachbarten geradzahligen zweiten Gateelektroden und die ungeradzahligen ersten Gate­ elektroden 26-2 und 25-3, 26-4 und 25-5, . . ., 26-n und 25-n+1 über die erste Taktsignalleitung L21 angelegt.

Auch sind unter den mehreren zweiten MOS-Schalttransistoren T21, T22, . . ., T2n die ungeradzahligen Transistoren T21, T23, . . ., T2n-1 kurzgeschlossen, und der zweite Taktimpuls Φ22 niedrigen Pegels wird über die zweite Taktsignalleitung L22 an benachbarte ungeradzahlige zweite Gateelektroden und geradzahlige erste Gateelektroden 26-1 und 25-2, 26-3 und 25-4, . . ., 26-n-1 und 25-n angelegt.

So wird die in Fig. 6b dargestellte Potentialverteilung im CCD erhalten, woraus erkennbar ist, daß sich im n-Fremd­ stoffbereich 22, der den ungeradzahligen ersten Gateelektro­ den 25-1, 25-3, . . ., 25-n-1 ein tiefer Potentialtopf ausbil­ det, in dem demgemäß Ladungen eingespeichert werden.

Gemäß Fig. 7a werden zu einem Zeitpunkt t = 1 nach dem Ver­ streichen einer vorgegebenen Zeitspanne die mehreren zweiten MOS-Schalttransistoren T21, T22, . . ., T2n dadurch einge­ schaltet, daß das Ladungsübertragungsrichtung-Steuersignal DC hohen Pegels über die erste Steuersignalleitung L23 an die Gates dieser MOS-Transistoren angelegt wird, wobei Takt­ impulse Φ21, Φ22 hohen und niedrigen Pegels angelegt werden.

Unter den mehreren zweiten MOS-Schalttransistoren T21, T22, . . ., T2n sind die geradzahligen Transistoren T22, T24, T2n kurzgeschlossen, und der erste Taktimpuls Φ21 niedrigen Pegels wird an benachbarte geradzahlige zweite Gateelektro­ den und ungeradzahlige erste Gateelektroden 26-2 und 25-3, 26-4 und 25-5, . . ., 26-n und 25-n+1 über die erste Takt­ signalleitung L21 angelegt.

Unter den mehreren zweiten MOS-Schalttransistoren T21, T22, . . ., T2n sind die ungeradzahligen Transistoren T21, T23, . . ., T2n-1 kurzgeschlossen, und der zweite Taktimpuls Φ22 hohen Pegels wird über die zweite Taktsignalleitung L22 an benachbarte ungeradzahlige zweite Gateelektroden und gerad­ zahlige erste Gateelektroden 26-1 und 25-2, 26-3 und 25-4, . . ., 26-n-1 und 25-n angelegt.

Es wird demgemäß die in Fig. 7b dargestellte Potentialver­ teilung erhalten, und im n-Fremdstoffbereich 22 bildet sich entsprechend den geradzahligen ersten Gateelektroden 25-2, 25-4, . . ., 25-n ein tiefer Potentialtopf.

Zum Zeitpunkt t = 0 werden die im Bereich 22 unter den unge­ radzahligen ersten Gateelektroden 25-1, 25-3, . . ., 25-n-1 abgespeicherten Ladungen an den n-Fremdstoffbereich 22 über­ tragen, der den nächsten geradzahligen ersten Gateelektroden 25-2, 25-4, . . ., 25-n entspricht, und dann werden sie dort gespeichert. Wenn zweiphasige Taktimpulse mit einander ent­ gegengesetzten Phasen der Reihe nach mit konstantem Inter­ vall zugeführt werden, werden die Ladungen wie vorstehend beschrieben von links nach rechts übertragen, wobei das Signal durch einen Meßverstärker erfaßt und dann elektrisch ausgegeben wird.

Nachfolgend werden unter Bezugnahme auf die Fig. 8 und 9 die Ladungsübertragungsvorgänge von rechts nach links erläutert.

In Fig. 8a werden zu einem Zeitpunkt t = 0 das Ladungsüber­ tragungsrichtung-Steuersignal DC niedrigen Pegels und die Taktimpulse Φ21, Φ22 mit hohem und niedrigem Pegel angelegt, wobei das Ladungsübertragungsrichtung-Steuersignal DC nied­ rigen Pegels über die erste Steuersignalleitung L23 an die Gates der mehreren zweiten MOS-Schalttransistoren T21, T22, . . ., T2n angelegt werden, die demgemäß ausgeschaltet werden, und wobei das Signal DC niedrigen Pegels durch den Inverter 27 invertiert wird und dann das Signal DC hohen Pegels über die zweite Steuersignalleitung L24 an die Gates der mehreren ersten MOS-Schalttransistoren T11, T12, . . ., T1n angelegt werden, die so eingeschaltet werden.

Demgemäß sind unter den mehreren ersten MOS-Schalttransisto­ ren T11, T12, . . ., T1n die ungeradzahligen Transistoren T11, T13, T1n-1 kurzgeschlossen, und der erste Taktimpuls Φ21 ho­ hen Pegels wird über die erste Taktsignalleitung L21 an be­ nachbarte ungeradzahlige erste Gateelektroden und ungerad­ zahlige zweite Gateelektroden 25-1 und 26-1, 25-3 und 26-3, . . ., 25-n-1 und 26-n-1 angelegt.

Auch sind unter den mehreren ersten MOS-Schalttransistoren T11, T12, . . ., T1n die geradzahligen Transistoren T12, T14, . . ., T1n kurzgeschlossen, und der zweite Taktimpuls Φ22 niedrigen Pegels wird an benachbarte geradzahlige erste Gateelektroden und geradzahlige zweite Gateelektroden 25-2 und 26-2, 25-4 und 26-4, . . ., 25-n und 26-n über die zweite Taktsignalleitung L22 angelegt.

So wird die in Fig. 8b dargestellte Potentialverteilung im CCD erhalten, aus der erkennbar ist, daß sich im n-Fremd­ stoffbereich 22 ein den ungeradzahligen ersten Gateelektro­ den 25-1, 25-3, . . ., 25-n-1 entsprechender tiefer Potential­ topf ausbildet, wodurch in diesem Ladungen abgespeichert werden.

In Fig. 9a werden zu einem Zeitpunkt t = 1 nach dem Verstrei­ chen einer vorgegebenen Zeit die mehreren ersten MOS-Schalt­ transistoren T11, T12, . . ., T1n durch das auf hohen Pegel invertierte Ladungsübertragungsrichtung-Steuersignal DC, das den Gates der MOS-Transistoren über die zweite Steuersignal­ leitung L24 zugeführt wird, eingeschaltet, wobei die Takt­ impulse Φ21, Φ22 hohen und niedrigen Pegels zugeführt wer­ den.

Unter den mehreren ersten MOS-Schalttransistoren T11, T12, . . ., T1n sind die ungeradzahligen Transistoren T11, T13, . . ., T1n-1 kurzgeschlossen, und der erste Taktimpuls Φ21 niedrigen Pegels wird über die erste Taktsignalleitung L21 an benachbarte ungeradzahlige erste Gateelektroden und ungeradzahlige zweite Gateelektroden 25-1 und 26-1, 25-3 und 26-3, . . ., 25-n-1 und 26-n-1 angelegt.

Auch sind die geradzahligen Transistoren T12, T14, . . ., T1n kurzgeschlossen, und der zweite Taktimpuls Φ22 hohen Pegels wird über die zweite Taktsignalleitung L22 an benachbarte geradzahlige erste Gateelektroden und geradzahlige zweite Gateelektroden 25-2 und 26-2, 25-4 und 25-4, . . ., 25-n und 26-n angelegt.

So wird die in Fig. 9b dargestellte Potentialverteilung im CCD erhalten, und im n-Fremdstoffbereich 22, der den gerad­ zahligen ersten Gateelektroden 25-2, 25-4, . . ., 25-n ent­ spricht, entsteht ein tiefer Potentialtopf.

Die zum Zeitpunkt t = 0 im Bereich 22 unter den ungeradzah­ ligen ersten Gateelektroden 25-1, 25-3, . . ., 25-n abgespei­ cherten Ladungen werden zu einem Zeitpunkt t = 1 nach dem Verstreichen eines vorgegebenen Zeitintervalls in den n- Fremdstoffbereich 22 übertragen, der den geradzahligen er­ sten Gateelektroden 25-0, 25-2, 25-4, . . ., 25-n entspricht.

Wenn zweiphasige Taktimpulse einander entgegengesetzter Pha­ sen der Reihe nach mit konstantem Intervall zugeführt wer­ den, können die Ladungen, wie vorstehend beschrieben, von rechts nach links übertragen werden, wobei das Signal durch einen Leseverstärker erfaßt und dann elektrisch ausgegeben wird.

Wie vorstehend beschrieben, ist es durch das erfindungsgemäße CCD mög­ lich den Signalfluß richtungsmäßig in die Vorwärts- oder Rückwärtsrichtung umzusetzen.

Wenn das bidirektionale CCD als Bildsensor ausgebildet wird, erleichtert es ein direktes Erhalten eines Spiegelbilds nur durch Ändern der Richtung der Ladungsübertragung, ohne daß getrennte Schaltungen wie ein Speicher oder ein Schieberegi­ ster erforderlich sind, um den Bildsensor aufzubauen.

Bei Verzögerungsleitungen bietet das erfindungsgemäße CCD den Vorteil, daß die Anzahl von Gateelektroden stark verringert ist, die dazu erforderlich ist, eine Verzögerungsleitung aufzubauen, da die Signalladungen zu Verzögerungen hin und her geführt werden und dann das endgültige Ausgangssignal entnommen wird.

Auch ist es auf dem Gebiet der Signalverarbeitung möglich, Ladungen hin und her zu transportieren, was die Realisierung eines Signalverarbeitungssystems mit einfachem Aufbau ermög­ licht und das System mit vielseitigen Funktionen versieht.

Claims (1)

1. Bidirektionales CCD mit:

   • - einem Halbleitersubstrat (21) von erstem Leitungstyp;
   • - einem Fremdstoffbereich (22) von zweitem Leitungstyp im Substrat;
   • - mehreren leicht dotierten Sperrbereichen (23-n) vom zwei­ ten Leitungstyp, die im Fremdstoffbereich ausgebildet sind und längs einer Reihe voneinander durch einen konstanten Abstand getrennt liegen;
   • - einer auf dem Substrat ausgebildeten Gateoxidschicht (24);
   • - mehreren ersten Gateelektroden (25-n), die so auf der Gateoxidschicht ausgebildet sind, daß sie dem zwischen be­ nachbarten Sperrbereichen liegenden Fremdstoffbereich ent­ sprechen;
   • - mehreren zweiten Gateelektroden (26-n), die so auf der Gateoxidschicht ausgebildet sind, daß sie den Sperrbereichen entsprechen,
   • - einer ersten Taktsignalleitung (L21), über die ein erstes Taktsignal zugeführt wird; und
   • - einer zweiten Taktsignalleitung (L22), über die ein zwei­ tes Taktsignal zugeführt wird;
     dadurch gekennzeichnet, daß
   • - mehrere erste MOS-Transistoren (T1n) zum Schalten der Ladungsübertragung in Vorwärtsrichtung vorhanden sind, die zwischen benachbarten ersten und zweiten Gateelektroden liegen;
   • - mehrere zweite MOS-Transistoren (T2n) zum Umschalten einer Ladungsübertragung in Rückwärtsrichtung vorhanden sind, die zwischen benachbarten zweiten und ersten Gateelektroden liegen;
   • - eine erste Ladungsübertragungsrichtung-Steuersignalleitung (L23) zum Anlegen eines externen Ladungsübertragungsrich­ tung-Steuersignals an die mehreren zweiten MOS-Transistoren vorhanden ist;
   • - ein Inverter (27) vorhanden ist, um das externe Ladungs­ übertragungsrichtung-Steuersignal zu invertieren;
   • - eine zweite Ladungsübertragungsrichtung-Steuersignallei­ tung (L24) vorhanden ist, um das durch den Inverter inver­ tierte Ladungsübertragungsrichtung-Steuersignal an die meh­ reren ersten MOS-Transistoren anzulegen;
   • - die erste Taktsignalleitung (L21) zwischen benachbarte geradzahlige zweite MOS-Transistoren und ungeradzahlige er­ ste MOS-Transistoren geschaltet ist und
   • - die zweite Taktsignalleitung (L22) zwischen benachbarte ungeradzahlige zweite MOS-Transistoren und geradzahlige er­ ste MOS-Transistoren geschaltet ist.