DE4432725C1 - Verfahren zur Herstellung eines dreidimensionalen Bauteils oder einer Bauteilgruppe - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines dreidimensionalen Bauteils oder einer Bauteilgruppe, insbesondere auf Oberflächen von bereits prozessierten Halbleiter-Chips.

Mikromechanische oder mikroelektronische Bauteile wie beispielsweise drei­ dimensionale Mikrospulen oder -transformatoren direkt auf Oberflächen von fertigprozessierten elektronischen Bauelementen herstellen zu können, ermög­ licht neben einer weiteren Miniaturisierung des Gesamtaufbaus die Herstellung bisher nicht realisierbarer Systeme bei gleichzeitiger Kostensenkung in der Fertigung.

Durch die Anwendung modernster Technologien bei der Herstellung elektroni­ scher Datenträger und Informationssysteme kommt es zu beschleunigter Ex­ pansion dieses zukunftsträchtigen Marktes. Um den technischen Fortschritt bei der Computertechnik umsetzen zu können, ist eine rasche Entwicklung bei automatischen Kommunikationsschnittstellen erforderlich. Die dafür verwende­ ten Radio Frequency ID-Systeme (RF-ID) arbeiten auf Hochfrequenzbasis und wandeln sich zunehmend zu komplexen Informationssystemen mit bidirektiona­ lem Datenaustausch. Die Grundstrukturen bekannter RF-ID-Systeme bestehen aus zwei Hardwarekomponenten, einem Informationsdatenträger und einer Basisstation, sowie zwei physikalischen Schnittstellen zwischen den Kompo­ nenten. Der Datenaustausch erfolgt über ein magnetisches bzw. elektro­ magnetisches Hochfrequenzfeld. Üblich sind Frequenzen um 125 kHz und einigen MHz. Großes Interesse finden hierbei vor allem Systeme, die ohne interne Energieversorgung im Informationsträger arbeiten. Diese können wesentlich kleiner ausgeführt werden und haben zusätzlich eine höhere Lebensdauer. Die notwendige Energie zur Funktion erhalten diese Systeme ebenfalls über das Hochfrequenzfeld. Die Datenübertragung erfolgt über ver­ schiedene Modulationsverfahren. Passive Systeme zeichnen sich gegenüber aktiven durch einen erweiterten Temperaturbereich aus. Die zu ihrer Funktion notwendigen Übertragungsenergien liegen im Bereich von einigen µW (bis 100 µW) bei lose gekoppelten Systemen für größere Reichweiten und bei mehr als 1 mW für Systeme mit fester Kopplung.

Besonderes Interesse für die zukünftige Entwicklung dieser RF-ID-Systeme kommt der Gestaltung der Kommunikationsschnittstelle zu, d. h. der Gestaltung der Sende- und Empfangsantennen. Bei kanalgetrenntem Aufbau sind mehrere abgestimmte Kreise pro Schnittstelle notwendig. Die Energie gewinnt der Informationsträger über transformatorische Auskopplung, d. h. er besitzt als Empfangsantenne eine Spule. Die Spannungsübertragung wächst dabei mit der Übertragungsfrequenz und der maximal realisierbaren Schwingkreisgüte. Da hoher Leistungsverbrauch die Güte erniedrigt, müssen zukünftige Systeme geringen Energieverbrauch und möglichst hohe Trägerfrequenzen aufweisen. Voraussetzungen dafür schafft die moderne CMOS-Technologie.

Die Entwicklung geht in Richtung einer zunehmend stärkeren Miniaturisierung und letztlich zu einer vollständigen Integration des Informationsträgers auf einem Siliziumchip, wobei sämtliche bisher genutzten Montagetechnologien überflüssig werden. Dabei besteht jedoch die Notwendigkeit, neben den bereits im Chip vorhandenen elektronischen Bauelementen auch Kapazitäten und Spulen zu integrieren. Bei integrierter Fertigung könnten so auf einem 6 Zoll Si- Wafer ca. 1000 RF-ID-Systeme gleichzeitig hergestellt und dabei der Stück­ preis stark reduziert werden.

Bei bekannten Systemen wird die vollständige monolithische Integration des Informationsträgers dadurch erreicht, daß planar ausgebildete Spulen auf den Chipoberflächen mit Hilfe der konventionellen CMOS-Metallisierung realisiert werden. Da die Metallisierung normalerweise für die elektrische Verdrahtung der Schaltungselemente auf dem Chip genutzt wird, können in den Spulen­ bereichen keine aktiven Bauelemente untergebracht werden. Ein weiterer Nachteil ist die begrenzte Niederohmigkeit der Leiterbahnen. Bei dem üblichen spezifischen Materialwiderstand ergeben sich auf einem 4 mm-Chip bei 50 Windungen ohmsche Widerstände von einigen kΩ. Dieser hohe Widerstand bedingt eine schlechte Güte des Eingangsresonanzkreises und führt bei im Chipaufbau auftretenden parasitären Kapazitäten zu Tiefpaßdämpfungen bei hohen Trägerfrequenzen.

Ein aus der Aufbau- und Verbindungstechnik entwickeltes Verfahren, das hier Abhilfe schafft, realisiert den Spulenaufbau mit anderen Metallen, vor allem Gold und Kupfer. Die Spulen werden dabei jedoch stets in planarer Ausbildung und ohne die Induktivität verbessernde Spulenkerne gefertigt (R. Jurisch, Elek­ tronik 9 (1993) 86-92).

Basis für weiterhin bekannte dreidimensionale Aufbauten auf Chipoberflächen bildet die Strukturierung dicker Photolacke und die anschließende galvanische Abformung dieser Lackstrukturen. Einfache Strukturen, die mit dieser Basis­ methode hergestellt wurden, sind z. B. in B. Löchel et al., Microelectr. Enginee­ ring 21 (1993) 463-466, dargestellt. In G. Engelmann et al., Proc. MEMS 92, Travemünde, (1992) 93-98, wird dieses Verfahren zur Herstellung von planaren Spulen eingesetzt.

Ein Verfahren zur Herstellung von freistehenden Mikrostrukturen ist z. B. aus der DE 43 38 423 A1 bekannt, bei dem dielektrische Opferschichten als Abstandsschichten zwischen einer Substratoberfläche und der Mikrostruktur eingesetzt und nach Fertigstellung der Struktur wieder entfernt werden.

Aus C.H. Ahn et a., J. Micromech. Microeng. 3 (1993) 37-44, ist bekannt, eine planar ausgebildete dreidimensionale Spule mit einem Kern zu fertigen, wobei die Spulenwicklungen in zwei übereinanderliegenden Ebenen angeordnet und vom Kernmaterial umschlossen sind. Der Spulenkern erhöht die Induktivität der Spule in vorteilhafter Weise. Die unterschiedlichen Ebenen des Spulenaufbaus werden hierbei durch wiederholtes Aufbringen und Strukturieren dicker Photo­ lacke und anschließende galvanische Abformung dieser Lackstrukturen erzeugt, wobei vor der galvanischen Abscheidung jeder Ebene eine Galva­ nikstartschicht aufgesputtert werden muß.

• S. Kawahito et al., Sensors and Materials 5 (1994) 241-251, stellt ein Verfahren zur Herstellung einer dreidimensionalen Spule mit Kern auf einem Siliziumchip vor, das den Nachteil eines planaren Aufbaus, d. h. insbesondere die beschränkte Anzahl der Spulenwicklungen pro Oberflächenelement, beseitigt. Die Spulenachse verläuft hier parallel zur Oberfläche des Chips. Bei dem Ver­ fahren wird der Kern durch galvanische Abscheidung in eine Polyimidschicht eingebettet, die der Isolation gegenüber den Spulenwicklungen dient. Die Spu­ lenwicklungen werden mittels Sputtern und nachfolgender Strukturierung auf die Chipoberfläche (unterer Spulenbereich) bzw. auf die Polyimidschicht (oberer und seitliche Spulenbereiche) erzeugt.

Das Aufsputtern der Spulenwicklungen bewirkt jedoch nur geringe Strukturhö­ hen der Wicklungen von 1-2 µm, so daß die damit realisierbaren Güten und nutzbaren Stromstärken entsprechend niedrig sind und damit die Anwen­ dungsbreite beschränken.

In B. Löchel et al., Microelectr. Engineering 23 (1994) 455-459, ist ein Verfah­ ren zur Herstellung einer dreidimensionalen Spule auf Chipoberflächen beschrieben, dessen Basis ebenfalls die Strukturierung dicker Photolacke (10-60 µm Strukturhöhe) und die anschließende galvanische Abformung dieser Lackstrukturen bildet. Die unterschiedlichen Ebenen des Spulenaufbaus wer­ den hier durch wiederholtes Aufbringen und Strukturieren der Photolacke und galvanische Abformung erzeugt, wobei vor der Abscheidung jeder Ebene eine Galvanikstartschicht aufgesputtert werden muß, wenn diese nicht durch eine untere Galvanikschicht ersetzt werden kann.

Beispiele für eine Anwendung dieses Verfahrens zur Herstellung anderer mikromechanischer Bauteile sind in B. Löchel et al., Proc. ACTUATOR 94, Bremen, (1994) 109-113, oder in G. Engelmann et al., SPIE 2045 (1994) 306-313, ausgeführt.

Die genannten Verfahren verwenden jedoch lediglich dicken Photolack und zwischenliegende Galvanikstartschichten für die Ausbildung der dreidimensio­ nalen Aufbauten. Der Aufbau komplizierterer Strukturen ist damit nur mit erhöh­ tem Aufwand möglich.

Dies liegt insbesondere daran, daß die einsetzbaren Lacke nicht genügend physikalisch, chemisch und thermisch stabil sind. So wird z. B. der Lack im Vakuum, d. h. beispielsweise beim Aufsputtern einer Galvanikstartschicht brü­ chig oder es entstehen Gasblasen durch austretendes Lösungsmittel, so daß keine planen Oberflächen über größere Bereiche (mm-Bereich) für nachfol­ gende Schichtaufbauten mehr zur Verfügung stehen. Die aufgesputterte Gal­ vanikstartschicht versiegelt darunterliegende Lackschichten. Bei weiterem Aus­ gasen kann es zu Deformationen und Zerstörungen der darüberliegenden Gal­ vanikstartschichten kommen. Unterschiedliche thermische Ausdehnungskoeffi­ zienten unterstützen zudem die Bildung von Rissen im Gesamtaufbau. Die zu­ verlässige Herstellung komplizierter mehrlagiger Strukturen ist damit nicht mög­ lich.

Das Problem wird insbesondere durch das notwendige Aufbringen neuer Gal­ vanikstartschichten für jede Bauteilebene auf die darunterliegenden Lack­ schichten verstärkt, was zudem zu einer Erhöhung der Zahl der Verfahrens­ schritte führt.

Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung eines dreidimensionalen Bauteils oder einer Bauteilgruppe anzugeben, mit dem komplizierte Strukturen auf einfache und zuverlässige Weise aufgebaut und auf Chipoberflächen integriert werden können.

Die Aufgabe wird mit den Merkmalen des Verfahrens nach Anspruch 1 gelöst. Besondere Ausgestaltungen des Verfahrens sind Gegenstand der Unteran­ sprüche.

Das erfindungsgemäße Verfahren nutzt für die dreidimensionalen Aufbauten neben der galvanischen Abformung von beispielsweise UV-strukturierten Photolackschichten mit aufbauenden Metallschichten auch die Abformung mit später wieder zu entfernenden metallischen Hilfsschichten (Opferschichten). Diese in den Lackschichten liegenden metallischen Hilfsschichten werden bei Mehrlagenaufbauten gleichzeitig als Galvanikstartschichten für weitere aufzu­ bauende Ebenen genutzt.

Das Verfahren ist für alle mikroelektronischen oder mikromechanischen Bautei­ le geeignet, die einzelne Bereiche aufweisen, welche durch galvanische Schichtabscheidung herstellbar, also elektrisch leitfähig sind.

Die dreidimensionalen Bauteile oder Bauteilgruppen werden beim erfindungs­ gemäßen Verfahren auf einer Oberfläche, z. B. der Oberfläche eines Chips, schichtweise aufgebaut. Zur Herstellung von elektrisch leitfähigen Bereichen zwischen denen im fertigen Bauteil ein definierter freibleibender (d. h. ohne feste Materie) Zwischenraum liegen soll, beispielsweise zwischen zwei Platten eines Kondensators oder zwischen zwei gegenüberliegenden Wänden eines Kühlkanals, wird der erste Bereich zunächst auf die Oberfläche oder auf bereits aufgebrachte Schichten oder Bauteilbereiche galvanisch abgeschieden. Hierzu ist eine Galvanikstartschicht notwendig, die vorher aufgesputtert werden kann. Das Aufbringen der Startschicht ist selbstverständlich nicht notwendig, wenn bereits eine elektrisch leitfähige Schicht als Unterlage vorhanden ist. Auf diese Galvanikstartschicht wird dann eine strukturierbare Schicht (z. B. Photolack) aufgebracht und entsprechend der Form des ersten Bereichs strukturiert. Die Struktur muß einen Teil der je nach Bauteilgeometrie seitlich oder unterhalb angrenzenden Galvanikstartschicht freilegen, so daß die gewünschte Form des ersten Bereichs durch die nachfolgende galvanische Abscheidung in der Struktur erzeugt werden kann. Die Form des ersten Bereiches wird durch die Form der Struktur und die Dicke der abgeschiedenen Schicht bestimmt.

Angrenzend an den bereits aufgebrachten ersten Bereich wird nun eine metal­ lische Opferschicht galvanisch abgeschieden, die den Zwischenraum zwischen dem bereits aufgebrachten (ersten) und dem oder den aufzubringenden (zweiten) Bereichen festlegt. So wird z. B. der Abstand der beiden Platten eines Kondensators durch die Dicke der metallischen Opferschicht bestimmt, die auf eine der Platten abgeschieden wird. Als Galvanikstartschicht für die Abscheidung der metallischen Opferschicht dient der bereits aufgebrachte elektrisch leitfä­ hige (erste) Bereich. Die Form der metallischen Opferschicht wird ebenfalls dadurch vorgegeben, daß die Abscheidung in eine entsprechend strukturierte Schicht (z. B. Photolack, vgl. oben) erfolgt. Auf die metallische Opferschicht wird schließlich der zweite Bereich des Bauteils galvanisch abgeschieden, wobei wiederum die Formgebung mittels einer strukturierbaren Schicht analog zur Abscheidung des ersten Bereiches erfolgt. Als galvanische Startschicht dient hier jedoch die metallische Opferschicht, so daß keine zusätzliche Galva­ nikstartschicht aufgebracht werden muß. Für die Herstellung weiterer, diesmal vom zweiten elektrisch leitfähigen Bereich beabstandeter Bereiche kann nun in gleicher Weise eine weitere metallische Opferschicht auf die zweite Schicht aufgebracht und das Verfahren entsprechend fortgesetzt werden. Durch wie­ derholte Anwendung der aufgezeigten Verfahrensschritte wird die Herstellung von komplexen Bauteilstrukturen ermöglicht.

Die strukturierbaren Schichten und die metallischen Opferschichten werden spätestens nach Fertigstellung aller Bereiche des Bauteils oder der Bauteil­ gruppe selektiv entfernt. Nach Abschluß des Verfahrens steht somit ein Bauteil zur Verfügung, das elektrisch leitfähige Bereiche aufweist, die durch exakt definierte freibleibende Zwischenräume voneinander beabstandet sind.

Das hier beschriebene Verfahren stellt mit den dreidimensionalen Aufbauten beispielsweise Spulen und Transformatoren zur Integration auf Chipoberflä­ chen bereit, die bislang in dieser Form nicht realisierbar waren. Es ermöglicht damit durch eine erhöhte Variationsbreite bei der Induktivität völlig neue Wege bei der Ausführung von Informationsträgern.

Ein Vorteil des erfindungsgemäßen Verfahrens besteht insbesondere darin, daß die metallischen Hilfsschichten, die die doppelte Funktion einer Opfer­ schicht und einer Galvanikstartschicht haben, eine sehr hohe Stabilität aufwei­ sen, so daß damit glatte stabile Oberflächen bereitgestellt werden, auf denen weitere Ebenen problemlos aufgebaut werden können.

Galvanisch erzeugte Schichtoberflächen (wie z. B. die Oberflächen der metalli­ schen Opferschichten) können durch Variation der Abscheideparameter (Stromstärke, Pulsdauer, Temperatur) in ihren Eigenschaften, wie Rauhigkeit und Reflektivität, stark verändert werden. Dies kann dazu genutzt werden, um gleichmäßigere Belichtungen des Photolacks bei unterschiedlichen Lackdicken zu erzielen (Anspruch 12). Stark strukturierte Oberflächen, wie sie bei dem auf­ bauenden Galvanikprozeß entstehen, haben zur Folge, daß Lackdicken­ schwankungen in einer zu belichtenden Ebene bewältigt werden müssen. Die Verminderung der Reflexion unter dünnen Lackschichten bei rauheren Oberflä­ chen führt zu einer geringeren Belichtungswirkung, wogegen stark reflektieren­ de glatte Oberflächen die Durchbelichtung dicker Lackschichten begünstigen. Dadurch wird eine Angleichung großer Lackdickenunterschiede erreicht. Die Rauhigkeit der Galvanikoberflächen kann auch durch chemische Zwischenbe­ handlungen, wie Tauchbäder in Säuren, erhöht werden. Neben der veränder­ ten Reflektivität der Oberflächen bedingt eine erhöhte Rauhigkeit eine Verbes­ serung der Lackhaftung.

Mit dem Verfahren lassen sich zudem gegenüber den bisher bekannten Ver­ fahren Prozeßschritte einsparen, da keine zusätzlichen Galvanikstartschichten für jede weitere Ebene benötigt werden.

Weiterhin ist es mit dem Verfahren möglich, minimale Abstände zwischen un­ terschiedlichen Bereichen des Bauteils oder der Bauteilgruppe mit hoher Ge­ nauigkeit zu erzeugen.

Das Verfahren kann in vorteilhafter Weise direkt auf fertigprozessierten Chip­ oberflächen, die vorher mit einer chemisch resistenten Isolationsschicht verse­ hen wurden, durchgeführt werden (Chip-On-Technik), und ermöglicht somit die Integration elektrischer Bauteile wie z. B. Spulen, Transformatoren oder Kon­ densatoren ohne Anwendung von Bonding-Techniken.

Hierzu werden in der Isolationsschicht des Chips Kontaktlöcher geöffnet und über diese Kontaktlöcher das Bauteil mit den Bauelementen des Chips bei­ spielsweise über galvanisch abgeschiedene Zuführungsleitungen elektrisch kontaktiert (Anspruch 3).

Das erfindungsgemäße Verfahren wird nachfolgend anhand der Ausführungs­ beispiele und der Zeichnungen näher erläutert.

Dabei zeigen:

Fig. 1a-p ein Beispiel für die Herstellung einer dreidimensionalen Spule mit einem Kern mit dem erfindungsgemäßen Verfahren,

Fig. 2 eine Seitenansicht einer mit dem erfindungsgemäßen Verfahren hergestellten dreidimensionalen Spule mit einem Kern, integriert auf einer fertigprozessierten Chipoberfläche,

Fig. 3a-r ein Beispiel für die erfindungsgemäße Herstellung eines recht­ eckigen Zylinders mit Kolben, und

Fig. 4a-b ein Beispiel für die Nutzung von Rauhigkeitsunterschieden auf Galvanikoberflächen zum Angleichen der Belichtungswirkung bei stark unterschiedlichen Lackdicken.

In einem ersten Ausführungsbeispiel wird eine dreidimensionale Spule mit einem Kern auf eine Chipoberfläche integriert. Vorarbeiten, die für solche Auf­ bauten auf Chips notwendig sind, werden durch die Stapelbauweise und die verwendeten Materialien bedingt. Diese Vorbereitungen müssen bei der Kon­ zeption des Mikrosystems berücksichtigt werden und können bei der CMOS- Fertigung durchgeführt werden. So muß z. B. eine Sperrschicht zwischen CMOS-Aufbau und darüberliegendem Systemaufbau eingebracht werden, die die Eindiffusion von schädigenden Metallionen (z. B. Gold) in den darunterlie­ genden Chip verhindern. Außerdem ist eine genügend dicke (einige 100 nm bis 1 µm), chemisch dichte elektrische Isolationsschicht (z. B. Siliziumnitrid-Schicht) zwischen dem Chipaufbau und den metallischen Schichten der darüberliegen­ den Bauteile notwendig.

Die erfindungsgemäßen dreidimensionalen Spulen bzw. Transformatoren, wie sie in den Schnittstellen für kontaktlose Identifikations- und Kommunikations­ systeme verwendet werden können, werden nach folgendem Verfahren her­ gestellt:

• - Die passivierende und isolierende Schutzschicht auf den Chips 1 wird an den elektrischen Kontaktstellen zum Chip geöffnet (in Fig. 1 nicht darge­ stellt).
• - Eine Galvanikstartschicht 2, die durch Sputtern aufgebracht und abhängig vom Aufbau des Chips aus je einer Lage Siliziumnitrid/Gold, Titan/Nickel oder nur aus Platin bestehen kann, wird ganzflächig auf die Chipoberflä­ che abgeschieden (Fig. 1a).
• - Mit einem geeigneten Verfahren, z. B. im Schleuderverfahren, wird eine Schicht hochviskosen, UV-strukturierbaren Photolacks 3 auf die Galva­ nikstartschicht 2 aufgetragen und getrocknet (Fig. 1b). Der Trockenprozeß muß, abhängig vom verwendeten Photolack, so betrieben werden, daß der Lack gut durchtrocknet, jedoch keine Risse beim Abkühlen entstehen. Nach einer eventuell notwendigen Lacknachbehandlung (für Novolack­ systeme eine lichtgeschützte Lagerung bei Raumtemperatur und norma­ lem Reinraumklima über mehrere Stunden bis Tage) erfolgt die Strukturie­ rung der ersten Photolackschicht 3 durch Exposition an einem UV-Belich­ ter und anschließende Entwicklung im Tauch- oder Sprühverfahren (Fig. 1c).
• - Nach Trocknung bei Raumtemperatur erfolgt die Ausbildung der Zufüh­ rungsleitungen (in Fig. 1 nicht dargestellt) zu den geöffneten Kontaktstel­ len und der unteren Spulenebene 5 durch galvanische Schichtabschei­ dung in die Lackstrukturen 4. Die Dicke der unteren Lackschicht 3 wird durch die erwünschte Dicke der unteren Spulenebene bestimmt (Fig. 1d).
• - Die galvanisierten Wafer werden gut gespült und bei Raumtemperatur getrocknet. Anschließend wird eine weitere ca. 10 µm dicke Photolack­ schicht 6 auf die untere Schicht aufgebracht (Fig. 1e). Dabei ist zu beach­ ten, daß die gesamte Prozeßführung so gestaltet ist, daß eine unbeab­ sichtigte UV-Belichtung (Tageslicht, Mikroskop) ausgeschlossen wird. Es folgt die Belichtung eines Mittenbereiches 7 längs der Achse der herzu­ stellenden Spule über die gesamte Spulenlänge (Fig. 1f). Im belichteten Bereich liegen somit die unteren Spulenwicklungen 5 und zwischen die­ sen die darunterliegende Galvanikstartschicht 2 frei. In diese Lackstruktu­ ren 7 wird ein unedleres Opfermetall 8 abgeschieden, als das für den Spulenaufbau genutzte (Fig. 1g). Für Goldspulen bietet sich Kupfer als Opfermaterial an, für Kupferspulen z. B. Zink. Eine zusätzliche Galva­ nikstartschicht ist an dieser Stelle nicht notwendig.
• - Nach der ersten Opfermetallabscheidung wird der Lack 3, 6 vollständig entfernt und eine neue 40-60 µm dicke Photolackschicht 9 aufgetragen (Fig. 1h). Danach erfolgt ein weiterer Lithographieschritt 10, der ebenfalls längs der Spulenachse, jedoch länger und schmaler als die Opferschicht ist, die Verankerungen für den Spulenkern freilegt und die Struktur des Spulenkerns selbst definiert (Fig. 1i).
• - Im nachfolgenden Galvanikschritt wird in die jetzt freiliegenden Bereiche eine NiFe-Legierung (Permalloy) 11 in gewünschter Dicke (z. B. 10-100 µm) abgeschieden (Fig. 1j). Diese Schicht ist außerhalb der Spulenwick­ lungen mit der Galvanikstartschicht 2 und damit mit dem Chip 1 selbst verbunden und innerhalb der Spule durch die vorher aufgebrachte Opfer­ schicht 8 von den darunterliegenden Spulenwindungen 5 getrennt. Nach der Galvanik erfolgt eine Reinigung und Trocknung.
• - Im nächsten Schritt wird dieselbe Lackschicht 9 so strukturiert 12, daß die Seitenwände des Kerns 11 freiliegen und durch eine neue galvanische Abformung der Kern vollständig mit einer Opferschicht 8, 13 ummantelt ist (Fig. 1j und 1k).
• - Nach einer vollständigen Entlackung wird eine weitere Lackschicht 14 entsprechender Dicke aufgetragen, um die noch fehlenden oberen und seitlichen Bereiche der Spulen (Brücken) zu strukturieren 15 (Fig. 1l).
• - Die anschließende galvanische Abformung mit 10-20 µm Spulenmetall (Gold, Kupfer) bildet den oberen und die seitlichen Spulenbereiche 16 aus (Fig. 1m).
• - Im nächsten Schritt wird der gesamte Lackaufbau 9 mit Lösungsmitteln (Aceton) entfernt (Fig. 1n).
• - Anschließend wird mit einem geeigneten selektiven Ätzmittel, das den Chipaufbau nicht angreift, beispielsweise Ammoniak mit einem geringen Zusatz von Wasserstoffperoxid bei Kupfer als Opferschichtmaterial und einer Goldspule mit Ni/Fe-Kern, die gesamte Opferschicht 8, 13 entfernt (Fig. 1o).
• - Um die Spule funktional betreiben zu können, müssen abschließend noch die Metallanteile der Galvanikstartschicht 2 im gesamten Waferbereich entfernt werden (Fig. 1p). Da dies auch zwischen den Wicklungen erfol­ gen muß, kommt dafür wieder nur ein naßchemischer Ätzschritt in Frage. Für eine Siliziumnitrid/Gold Startschicht kann dies durch Ätzung mit ge­ eigneten Ätzlösungen (z. B. KJ/J) erfolgen, ohne daß merkliche Dickenver­ luste bei den Goldwicklungen 5, 16 oder beim NiFe-Kern 11 hingenom­ men werden müssen.
• - Nach einer abschließenden Reinigung ist die auf der Oberfläche befindli­ che Spule 17 funktional an den Chip 1 kontaktiert und einsatzfähig.

Eine Seitenansicht einer auf diese Weise auf einer Chipoberfläche mit CMOS Bauteilen 1 integrierten dreidimensionalen Spule mit Kern 17 bietet Fig. 2.

In einem zweiten Ausführungsbeispiel wird ein rechteckiger Zylinder mit einem Kolben auf einer Waferoberfläche mit folgenden Verfahrensschritten herge­ stellt:

• - Auf die Oberfläche des Wafers 18 wird eine Nickelschicht 19 als Galva­ nikstartschicht aufgebracht (Fig. 3a). Mit einem geeigneten Verfahren, z. B. im Schleuderverfahren, wird eine ca. 50-60 µm hohe Schicht UV- strukturierbaren Photolacks 20 (z. B. hochviskoser Novolack) auf die Gal­ vanikstartschicht 19 aufgetragen und getrocknet. Nach einer eventuell notwendigen Lacknachbehandlung (für Novolacksysteme eine lichtge­ schützte Lagerung bei Raumtemperatur und normalem Reinraumklima über mehrere Stunden bis Tage) erfolgt die Strukturierung der ersten Photolackschicht entsprechend der Form des Kolbens (Kolbenbreite und Kolbenlänge) durch Exposition an einem UV-Belichter und anschließende Entwicklung im Tauch- oder Sprühverfahren (Fig. 3b). In die so entstan­ dene Struktur 21 wird zunächst eine metallische Hilfsschicht 22 (hier: Kupfer) bis zu einer definierten Höhe galvanisch abgeschieden (Fig. 3c; in Draufsicht: Fig. 3d). Die Höhe der Hilfsschicht 22 legt den Abstand des Kolbens zur Waferoberfläche fest.
• - Anschließend wird über der Hilfsschicht 22 in dieselbe Lackstruktur 21 das Kolbenmaterial 23 (hier: Fe/Ni-Legierung) bis zu einer Dicke von ca. 40 µm galvanisiert (Fig. 3e).
• - Es folgt das vollständige Entfernen des Lackes 20. Danach wird eine neue ca. 60 µm dicke Photolackschicht 24 aufgetragen. Danach erfolgt ein weiterer Lithographieschritt, der einen Bereich 25 freilegt, der länger und breiter als der Kolben 23 ist (vgl. Fig. 3f; in Draufsicht: Fig. 3g).
• - Im nachfolgenden Galvanikschritt wird auf den Kolben 23 und in die frei­ liegenden Bereiche zwischen Kolben 23 und Photolack 24 eine weitere metallische Hilfsschicht 26 in einer Dicke abgeschieden, die den Abstand des Kolbens 23 zur Zylinderwand festlegt. Der Kolben ist nach diesem Schritt vollständig (ca. 5-10 µm dick) mit Opfermetall 22, 26 (metallische Hilfsschicht) ummantelt (Fig. 3h; in Draufsicht: Fig. 3i).
• - Es folgt das vollständige Entfernen des Lackes 24, wonach eine neue ca. 60 µm dicke Photolackschicht 27 aufgetragen wird. Danach erfolgt ein weiterer Lithographieschritt, der einen Bereich 28 freilegt, der breiter als die vorhergehende Struktur 25, jedoch kürzer als der Kolben 23 ist, so daß dieser auf einer Seite von dem Lack 27 überdeckt wird (vgl. Fig. 3j; in Draufsicht Fig. 3k).
• - Im nachfolgenden Galvanikschritt wird in die jetzt freiliegenden Bereiche 28 eine NiFe-Legierung (Permalloy) in gewünschter Dicke der Zylinder­ wände 29 abgeschieden (Fig. 3l; in Draufsicht Fig. 3m).
• - Im nächsten Schritt wird der gesamte Lackaufbau 27 mit Lösungsmitteln (Aceton) entfernt (Fig. 3n; in Draufsicht Fig. 3o)).
• - Anschließend wird mit einem geeigneten selektiven Ätzmittel die gesamte metallische Opferschicht 22, 26 entfernt. Das Ergebnis ist in den Fig. 3p im Querschnitt, 3q in Seitenansicht und 3r in Draufsicht dargestellt. Die untere Zylinderwand wird durch den Wafer 18 mit der Galvanikstartschicht 19 gebildet.

Da das Opfermetall 22, 26 den Abstand zwischen Kolben 23 und Zylinderwän­ den 29 festlegt, sind Abstände von wenigen Mikrometern realisierbar.

Für die Bewegung des Kolbens könnten beispielsweise von der Rückseite des Wafers Löcher in die untere Wand des Zylinders geätzt und der Kolben dann mit Druck bewegt werden. Bildet man die Kolbenanordnung so aus, daß zwei der beschriebenen Zylinder realisiert werden, kann der Kolben pneumatisch bewegt und die mechanische Kraft in Mikrosystemen genutzt werden.

Ein Beispiel für die Nutzung von Rauhigkeitsunterschieden auf Galvanikober­ flächen zum Angleichen der Belichtungswirkung bei Lacken mit stark unter­ schiedlichen Lackdicken ist in den Fig. 4a und 4b schematisch dargestellt.

Fig. 4a zeigt Galvanikstrukturen 30 mit unterschiedlichen Strukturhöhen, auf die eine Photolackschicht 31 aufgebracht wurde. Zur Erzeugung einer Lackstruk­ tur, wie sie in Fig. 4b dargestellt ist, wird eine glatte Oberfläche 32 der niedri­ gen Galvanikstruktur und eine rauhe Oberfläche 33 (in Fig. 4b besonders her­ vorgehoben) der hohen Galvanikstruktur bei der Belichtung der Photolack­ schicht 31 genutzt. Die Verminderung der Reflexion an der rauhen Oberfläche 33 führt zu einer geringeren Belichtungswirkung der darüberliegenden dünnen Lackschicht, wogegen die stark reflektierenden glatten Oberflächen 32 die Durchbelichtung der dicken darüberliegenden Lackschicht begünstigen. Da­ durch wird eine Angleichung der Belichtungsdosis an die unterschiedlichen Lackdicken erreicht. Die unterschiedlichen Rauhigkeiten können bereits bei der galvanischen Abscheidung durch Variation der Abscheideparameter (Stromstärke, Pulsdauer, Temperatur) oder nach der Abscheidung durch che­ mische Zwischenbehandlungen, wie Tauchbäder in Säuren, erzeugt werden.

Die vorgestellten Ausführungsbeispiele zeigen selbstverständlich nur einen kleinen Ausschnitt aus der Vielzahl der mit dem erfindungsgemäßen Verfahren herstellbaren Bauteile. Das Verfahren ist für die Herstellung vieler weiterer mikroelektronischer (z. B. Kondensatoren) und/oder mikromechanischer (z. B. Kühlkanäle, Hohlleiter, Zahnräder auf Achsen, usw.) Bauteile mit voneinander beabstandeten Bereichen anwendbar.

Es ermöglicht außerdem die Realisierung einer Mehrebenenverdrahtung in einer Ebene, wobei Kreuzungen von Leiterbahnen dadurch verhindert werden, daß an diesen Stellen Luftbrücken die Verdrahtungsebenen gegeneinander isolieren.

Das gesamte aus den Bauteilen entstandene Mikrosystem kann bei Bedarf nach der Fertigstellung durch Einbettung in Kunststoff verkapselt und damit mechanisch und elektrisch stabilisiert und Umwelteinflüssen weitgehend entzo­ gen werden.

Claims (14)

1. Verfahren zur Herstellung eines dreidimensionalen Bauteils oder einer Bauteilgruppe, bei dem elektrisch leitfähige Bereiche (5, 11, 16) des Bauteils (17) oder der Bauteilgruppe auf einer Oberfläche (1) aufbauend durch galvanische Schichtabscheidung aufgebracht werden, wobei strukturierbare Schichten (3, 6, 9, 14) abgeschieden und strukturiert werden, deren Strukturen (4, 10, 15) die Formen von Bereichen des Bauteils oder der Bauteilgruppe zumindest teilweise festlegen, die galvanische Abscheidung in diese Strukturen erfolgt, und die strukturierbaren Schichten spätestens nach Fertigstellung aller Bereiche des Bauteils oder der Bauteilgruppe selektiv entfernt werden, dadurch gekennzeichnet, daß vor der galvanischen Abscheidung von aufzubringenden elektrisch leitfähigen Bereichen (11, 16) des Bauteils oder der Bauteilgruppe, die von einem bereits aufgebrachten elektrisch leitfähigen Bereich (5, 11) durch einen freibleibenden Zwischenraum beabstandet sind, eine metalli­ sche Opferschicht (8, 13) angrenzend an den bereits aufgebrachten Be­ reich galvanisch abgeschieden wird, die den Zwischenraum zwischen dem bereits aufgebrachten und den aufzubringenden Bereichen festlegt und als galvanische Startschicht für die Abscheidung der aufzubringenden Bereiche dient, wobei die metallische Opferschicht spätestens nach Fer­ tigstellung aller Bereiche des Bauteils oder der Bauteilgruppe selektiv entfernt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die metallische Opferschicht (8, 13) ein unedleres Metall als für die elektrisch leitfähigen Bereiche (5, 16) des Bauteils verwendet wird.

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Oberfläche (1) die passivierte Oberfläche eines Chips ist, der bereits fertig prozessierte Bauelemente enthält, wobei zu den Bauelemen­ ten des Chips Kontaktlöcher geöffnet und über diese Kontaktlöcher das Bauteil mit den Bauelementen des Chips durch auf den Chip aufgebrachte Leiterbahnen elektrisch kontaktiert wird.

4. Verfahren zur Herstellung einer dreidimensionalen Spule (17), die als elektrisch leitfähige Bereiche einen unteren Spulenbereich (5), seitliche Spulenbe­ reiche (16), einen oberen Spulenbereich (16) und einen Kern (11) auf­ weist, dadurch gekennzeichnet, daß folgende Verfahrensschritte durchgeführt werden:

• - Aufbringen einer Galvanikstartschicht (2) auf die Oberfläche (1);
• - Aufbringen einer ersten strukturierbaren Schicht (3) auf die Galva­ nikstartschicht;
• - Strukturierung der ersten strukturierbaren Schicht entsprechend der Form des unteren Spulenbereichs derart, daß eine Grenzfläche der Struktur durch die Galvanikstartschicht (2) gebildet wird;
• - Galvanische Abscheidung des unteren Spulenbereichs (5) in die Struktur der ersten strukturierbaren Schicht (3);
• - Aufbringen einer zweiten strukturierbaren Schicht (6) auf den unteren Spulenbereich;
• - Strukturierung der zweiten strukturierbaren Schicht in einem Mittenbe­ reich längs der Spulenachse derart, daß durch die Struktur der Zwi­ schenraum zwischen dem unteren Spulenbereich und dem Kern festgelegt, und eine Grenzfläche der Struktur zumindest teilweise durch den angrenzenden unteren Spulenbereich (5) gebildet wird;
• - Galvanische Abscheidung der metallischen Opferschicht (8) in die Struktur der zweiten strukturierbaren Schicht (6);
• - Aufbringen einer dritten strukturierbaren Schicht (9) angrenzend an die metallische Opferschicht (8);
• - Strukturierung der dritten strukturierbaren Schicht derart, daß durch die Struktur die Form des Kerns zumindest teilweise festgelegt, und eine Grenzfläche der Struktur durch die angrenzende metallische Opfer­ schicht (8) gebildet wird;
• - Galvanische Abscheidung des Kerns (11) in die Struktur der dritten strukturierbaren Schicht (9);
• - Weitere Strukturierung der dritten strukturierbaren Schicht (9) derart, daß durch die Struktur der Zwischenraum zwischen dem Kern und den seitlichen Spulenbereichen und zwischen dem Kern und dem oberen Spulenbereich festgelegt, und eine Grenzfläche der Struktur durch den angrenzenden Kern gebildet wird;
• - Galvanische Abscheidung der metallischen Opferschicht (13) in die Struktur, so daß der Kern (11) senkrecht zur Spulenachse vollständig von metallischen Opferschichten (8, 13) ummantelt ist;
• - Aufbringen einer vierten strukturierbaren Schicht (14) angrenzend an die metallische Opferschicht (13);
• - Strukturierung der vierten und darunterliegender strukturierbarer Schichten derart, daß durch die Struktur die Form der seitlichen Spu­ lenbereiche und des oberen Spulenbereichs (16) zumindest teilweise festgelegt, und eine Grenzfläche der Struktur durch die angrenzende metallische Opferschicht (13) gebildet wird;
• - Galvanische Abscheidung der seitlichen und des oberen Spulenbe­ reichs (16) in die Struktur der vierten und darunterliegender strukturier­ barer Schichten;
• - Selektive Entfernung der strukturierbaren Schichten (3, 6, 9, 14);
• - Selektive Entfernung der metallischen Opferschichten (8, 13);
• - Selektive Entfernung der Galvanikstartschicht (2) an den freiliegenden Stellen.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß nach dem Aufbringen der metallischen Opferschicht (8), die zwischen unterem Spulenbereich (5) und Kern (11) angeordnet ist, die erste (3) und die zweite strukturierbare Schicht (6) entfernt wird.

6. Verfahren nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß als Materialien für den oberen (16), unteren (5) und die seitlichen Spulenbereiche (16) Gold oder Kupfer, für den Kern (11) eine Ni/Fe-Le­ gierung und für die metallische Opferschicht (8, 13) Kupfer oder Zink ver­ wendet werden.

7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß für die Galvanikstartschicht (2) je eine Lage Siliziumnitrid/Gold oder Titan/Nickel oder Platin aufgebracht wird.

8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die Dicke der einzelnen strukturierbaren Schichten (3, 6, 9, 14) zwi­ schen 10 und 100 µm gewählt wird.

9. Verfahren zur Herstellung eines rechteckigen Zylinders mit Kolben, der als elektrisch leitfähige Bereiche die Zylinderwände (29) und den Kolben (23) aufweist, dadurch gekennzeichnet, daß folgende Verfahrensschritte durchgeführt werden:

• - Aufbringen einer Galvanikstartschicht (19) auf die Oberfläche (18);
• - Aufbringen einer strukturierbaren Schicht (20) auf die Galvanikstart­ schicht (19);
• - Strukturierung der strukturierbaren Schicht entsprechend der Form des Kolbens derart, daß eine Grenzfläche der Struktur durch die Galva­ nikstartschicht gebildet wird;
• - Galvanische Abscheidung einer metallischen Opferschicht (22) in die Struktur der strukturierbaren Schicht (20), so daß die Opferschicht den Abstand zwischen dem Kolben (23) und der Oberfläche (18) festlegt
• - Galvanische Abscheidung des Kolbens (23) auf die metallische Opfer­ schicht (22) in die Struktur der strukturierbaren Schicht (20);
• - Strukturierung der strukturierbaren Schicht (20) derart, daß durch die Struktur der Kolben und ein Bereich der Galvanikstartschicht (19) um den Kolben freigelegt werden;
• - Galvanische Abscheidung der metallischen Opferschicht (26) in die Struktur, so daß der Kolben vollständig von metallischen Opferschich­ ten (22, 26) ummantelt ist, die den Abstand zu den Zylinderwänden (29) festlegen;
• - Entfernen der strukturierbaren Schicht (20, 24);
• - Aufbringen einer weiteren strukturierbaren Schicht (27) auf die Galva­ nikstartschicht und die Opferschicht;
• - Strukturierung der weiteren strukturierbaren Schicht (27) derart, daß durch die Struktur ein Teil der Opferschicht um den Kolben und ein Be­ reich der Galvanikstartschicht um den Kolben freigelegt werden;
• - Galvanische Abscheidung der Zylinderwände (29) in die Struktur der weiteren strukturierbaren Schicht (27);
• - Entfernen der weiteren strukturierbaren Schicht (27);
• - Selektive Entfernung der metallischen Opferschichten (22, 26);
• - Selektive Entfernung der Galvanikstartschicht (19) an den freiliegenden Stellen.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß nach der Abscheidung des Kolbens (23) die strukturierbare Schicht (20) entfernt und eine neue strukturierbare Schicht (24) aufgebracht wird.

11. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als strukturierbare Schichten UV-strukturierbare Photolackschichten verwendet und diese mittels UV-Bestrahlung und anschließender Entwick­ lung im Tauch- oder Sprühverfahren strukturiert werden.

12. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß durch geeignete Wahl der Abscheideparameter bei der Galvanik oder durch Nachbehandlung Rauhigkeitsunterschiede auf den galvanisch abgeschiedenen Schichten erzeugt werden, die die Angleichung der Belichtungsdosis darüberliegender Lackschichten bei unterschiedlichen Lackdicken ermöglichen.

13. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß der Photolack mit einem Lösungsmittel entfernt wird.

14. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die metallische Opferschicht mit einem selektiven Ätzmittel, das den Chipaufbau nicht angreift, entfernt wird.