DE4342166A1 - Integrierte Halbleitervorrichtung mit einem Thyristor - Google Patents
Integrierte Halbleitervorrichtung mit einem ThyristorInfo
- Publication number
- DE4342166A1 DE4342166A1 DE4342166A DE4342166A DE4342166A1 DE 4342166 A1 DE4342166 A1 DE 4342166A1 DE 4342166 A DE4342166 A DE 4342166A DE 4342166 A DE4342166 A DE 4342166A DE 4342166 A1 DE4342166 A1 DE 4342166A1
- Authority
- DE
- Germany
- Prior art keywords
- doping
- semiconductor device
- thyristor
- well
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000001465 metallisation Methods 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 8
- 239000002800 charge carrier Substances 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 241000863814 Thyris Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
Die Erfindung geht aus von einer integrierter Halbleitervorrichtung
mit einem Thyristor nach der Gattung des unabhängigen Anspruchs. Aus
der deutschen Offenlegungsschrift 20 26 778 ist bereits ein Thyri
stor in einer N-Wanne bekannt. Der Thyristor weist eine zentrale
P-Dotierung auf, in die eine N-Dotierungszone eingebettet ist. Wei
terhin sind in der N-Wanne äußere P-Zonen vorgesehen. Durch die äu
ßeren P-Zonen, die N-Wanne, die innere P-Dotierung und die innere
N-Dotierung wird ein Thyristor geschaffen. Um diesen Thyristor von
andren Bauelementen zu isolieren, ist die N-Wanne von einer P-Zone
vollständig umschlossen.
Die erfindungsgemäße Halbleitervorrichtung mit einem Thyristor mit
den kennzeichnenden Merkmalen des unabhängigen Anspruchs 1 hat dem
gegenüber den Vorteil, daß ein Bauelement geschaffen wird, das wie
ein Thyristor benutzt werden kann, bei dem jedoch im Unterschied zu
einem Thyristor der wesentliche Stromfluß über Majoritätsladungsträ
ger und nicht über Minoritätsladungsträger erfolgt. Dieses Bauele
ment erzeugt daher besonders wenig Störungen in benachbarten
anderen Bauelementen. Vorteilhaft ist dabei auch, daß eine Vielzahl
derartiger Halbleitervorrichtungen mit einem Thyristor nebeneinander
eingesetzt werden können, ohne daß es dabei zu Wechselwirkungen zwi
schen den einzelnen Halbleitervorrichtungen kommt.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind
vorteilhafte Weiterbildungen und Verbesserungen der im unabhängigen
Anspruch angegebenen Halbleitervorrichtung möglich. Durch die Me
tallkontaktierung für die innere P-Dotierung wird ein Gate zum Zünden
des Thyristors gegeben. Durch den Burried-Layer wird der Bahn
widerstand zwischen Anode und Kathode gering gehalten. Durch die
kammförmige Ausbildung der äußeren N-Dotierung kann der Stromfluß
durch den äußeren NPN-Transistor bzw. den PNP-Transistor beeinflußt
werden. Der Stromfluß wird durch diese Maßnahme gleichmäßig über die
Fläche des Halbleiterbauelements verteilt.
Durch die P-Diffusionen 12 wird ein Ableitwiderstand zwischen Basis
und Emitter des inneren NPN-Transistors 20 geschaffen, der das Zün
den des Thyristors durch temperaturbedingte Sperrströme in den
lateralen PNP-Transistoren oder durch steile Spannungsflanken an der
Anode verhindert.
Durch Aussparungen in der äußeren P-Dotierung unterhalb der äußeren
N-Dotierung, so daß die äußere N-Dotierung in Kontakt mit der N-Wan
ne tritt, wird ein Ableitwiderstand geschaffen der ein Zünden des
Thyristors bei steilen Spannungsflanken oder temperaturbedingten
Sperrströmen verhindert. Durch eine entsprechende Auslegung der Flä
che zwischen der äußeren Metallisierung und der äußeren P-Dotierung
bzw. N-Dotierung kann das Verhältnis zwischen Majoritätsstrom und
Minoritätsstrom beeinflußt werden.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen darge
stellt und in der nachfolgenden Beschreibung näher erläutert.
Es zeigen die Fig. 1 eine Aufsicht auf das Halbleiterbauelement,
die Fig. 2 und 3 zwei Querschnitte durch das Halbleiterbauelement
nach der Fig. 1 und die Fig. 4 ein Ersatzschaltbild des Halblei
terbauelements.
In der Fig. 1 ist eine Aufsicht auf das Halbleiterelement und in
den Fig. 2 und 3 ein Querschnitt entlang der Linien II-II und
III-III der Fig. 1 gezeigt. In einem P-Substrat 2 ist eine N-do
tierte Wanne 1 vorgesehen. In der Fig. 1 sind die äußeren Abmessun
gen dieser N-Wanne 1 und in den Fig. 2 und 3 die Erstreckung in
die Tiefe des P-Substrats 2 hinein gezeigt. Im unteren Bereich der
schwach N-dotierten Wanne 1 ist ein starkt N-dotierter Burried-Layer
11 vorgesehen. Ungefähr in der Mitte der N-Wanne 1 ist eine innere
P-Dotierung 3 angeordnet. Innerhalb der inneren P-Dotierung 3 ist
eine innere N-Dotierung 4 angeordnet. Die innere N-Dotierung 4 ist
dabei vollständig in der inneren P-Dotierung 3 eingebettet, so daß
kein direkter Kontakt zwischen der inneren N-Dotierung 4 und der
N-Wanne 1 besteht. Die innere N-Dotierung 4 wird durch eine innere
Metallisierung 6 kontaktiert. Zu beiden Seiten der inneren P-Dotie
rung 3 sind äußere P-Dotierungen 5 vorgesehen. Die äußeren P-Dotie
rungen 5 haben im wesentlichen eine rechteckige Form, wobei jedoch
an einer Stellung eine Aussparung 13 vorgesehen ist. In der Fig. 2
wird ein Querschnitt entlang dieser Aussparungen 13 gezeigt. In den
äußeren P-Dotierungen 5 sind äußere N-Dotierungen 7 angeordnet. Da
die lateralen und vertikalen Abmessungen der äußeren P-Dotierung 5
größer sind als die der äußeren N-Dotierung, steht die äußere N-Do
tierung 7 bis auf den Bereich der Ausnehmung 13 nicht im Kontakt mit
der N-Wanne 1. Wie in der Fig. 2 zu erkennen ist, stehen die äuße
ren N-Dotierungen 7 jedoch im Bereich der Ausnehmung 13 der äußeren
P-Dotierung 7 in direktem Kontakt mit der N-Wanne 1. Im Bereich der
äußeren P-Dotierung 5 und äußeren N-Dotierung 7 ist eine äußere Me
tallisierung 8 vorgesehen. Diese äußere Metallisierung 8 steht dabei
sowohl in Kontakt zu der äußeren P-Dotierung 5 wie auch zur äußeren
N-Dotierung 7. Da die äußeren Metallisierungen 8 als rechteckige Be
reiche ausgebildet sind, wird dies dadurch erreicht, daß die äußere
N-Dotierung 7 als kammförmige Struktur ausgebildet ist, wie dies in
der Aufsicht auf Fig. 1 gezeigt wird.
Die innere P-Dotierung 3 ist weiterhin noch mit einem Metallkontakt
10 versehen. Es sind noch weitere P-Dotierungen 12 vorgesehen, die
derart angeordnet sind, daß sie eine Verbindung zwischen der inneren
P-Zone 3 und dem P-Substrat 2 herstellen.
Im Querschnitt der Fig. 2 und 3 ist weiterhin noch eine Passivie
rungsschicht 15 gezeigt, wie sie bei Halbleiterelementen üblich
sind. Auf deren Darstellung wurde in der Aufsicht nach der Fig. 1
verzichtet.
In der Fig. 4 wird ein Ersatzschaltbild der so gebildeten Halblei
tervorrichtung gezeigt. Die Halbleitervorrichtung weist einen An
odenanschluß A, einen Kathodenanschluß K und einen Gateanschluß G
auf. Weiterhin sind äußere NPN-Transistoren 20, äußere PNP-Transi
storen 21, Anodenableitwiderstände 30, Kathodenableitwiderstände 31
und ein innerer NPN-Transistor 22 gebildet. Der Anodenanschluß A
wird von den äußeren Metallisierungen 8, der Kathodenanschluß K von
der inneren Metallisierung 6 und der Gateanschluß G vom Metallkon
takt 10 gebildet. Der äußere NPN-Transistor 20 wird durch die äuße
ren N-Dotierung-Zonen 7 als Emitter, die äußeren P-Dotierungen 5 als
Basis und der N-Wanne als Kollektor gebildet. Die äußeren PNP-Tran
sistoren 21 werden durch die äußeren P-Dotierungen 5 als Emitter,
der N-Wanne 1 als Basis und der inneren P-Dotierung 3 als Kollektor
gebildet. Der innere NPN-Transistor 22 wird durch die innere N-Do
tierung 4 als Emitter, die innere P-Dotierung 3 als Basis und der
N-Wanne 1 als Kollektor gebildet. Die Anodenableitwiderstände 31
werden durch die weiteren Dotierungszonen 12 gebildet, die die inne
re P-Dotierung 3 mit dem Substrat 1 verbindet. Das Substrat und der
Kathodenanschluß sind beide auf Masse gelegt. Die Anodenableitwider
stände 30 werden durch den direkten Kontakt der äußeren N-Dotierun
gen 7 mit der N-Wanne 1 im Bereich der Ausnehmungen 13 der äußeren
P-Dotierung 5 gebildet. Die hier gezeigte Zusammenschaltung der äußeren
PNP-Transistoren 21 und des inneren NPN-Transistors 22 bilden
einen Thyristor.
Die so ausgestaltete Halbleitervorrichtung kann wie ein Thyristor
genutzt werden. Dazu wird der Anodenanschluß auf ein positiveres Po
tential als der Kathodenanschluß gelegt, beispielsweise wird der An
odenanschluß mit einer positiven Versorgungsspannung und der Katho
denanschluß mit Masse verbunden. Durch einen Zündimpuls am Gatean
schluß G kann dann der Thyristor gezündet werden. Ein Thyristor wird
hier durch die äußere P-Dotierung 5, die N-Wanne 1, die innere P-Do
tierung 3 und die innere N-Dotierung 4 gebildet. Der Stromfluß durch
diesen Thyristor erfolgt dabei im N-Gebiet der N-Wanne 1 durch die
von der äußeren P-Dotierung 5 injizierten Minoritätsladungsträger.
Der Transport der Minoritätsladungsträger erfolgt dabei nicht auf
grund eines gerichteten Feldes, sondern aufgrund eines Diffusions
prozesses. Dabei können viele dieser Minoritätsladungsträger in an
dere Halbleiterbereiche wegdiffundieren und können so zu Störungen
von anderen Halbleiterelementen führen. Durch die äußeren NPN-Tran
sistoren 20 wird jedoch dieser Effekt verringert bzw. vollständig
unterdrückt. Die äußeren NPN-Transistoren 20 werden durch die äußere
N-Dotierung 7, die äußere P-Dotierung 5 und die N-Wanne 1 gebildet.
Beim Anlegen einer positiven Spannung an der Anode (relativ zur
Kathode) wird dieser Transistor invers betrieben, und somit sind
Emitter und Kollektor gegenüber normalen integrierten Transistoren
vertauscht. Die Stromverstärkung dieses Transistors ist somit ge
ring, was jedoch toleriert werden kann, da Emitter und Basis kurzge
schlossen sind. Beim Anliegen einer Spannung an den Metallisiserun
gen 8 werden in den äußeren N-Gebieten 7 Majoritätsladungsträger er
zeugt, die durch die als Basis des Transistors dienende P-Dotierung
5 hindurch in die N-Wanne 1 hineingelangen. Diese Majoritätsladungs
träger können dann über den stark dotierten Burried-Layer 11 zum in
neren NPN-Transistor 22 fließen, der von der inneren N-Dotierung 4
der inneren P-Dotierung 3 und dem darunterliegenden Bereich der
N-Wanne 1 gebildet wird. Da die Dotierungszone 3, die die Basis des
inneren NPN-Transistors bildet, gleichzeitig auch ein Teil des
Thyristors bildet, der vom Minoritätsstrom angesteuert wird, ist der
innere NPN-Transistor bei gezündetem Transistor durchgeschaltet. Die
vom äußeren NPN-Transistor 20 injizierten Majoritätsladungsträger
können somit über den inneren NPN-Transistor 22 abfließen. Von ent
scheidender Bedeutung ist dabei, daß der größere Teil des Stromflus
ses zwischen Anode und Kathode über Majoritätsladungsträger erfolgt
und nicht über Minoritätsladungsträger. Aufgrund der Stromverstär
kung des inneren NPN-Transistors 22 ist nur ein geringer Minoritäts
ladungsträgerstrom über den Thyristor erforderlich um einen großen
Majoritätsladungsträgerstrom über die äußeren NPN-Transistoren 20
und dem inneren NPN-Transistor 22 zu ermöglichen. Von dem Halblei
terelement werden somit nur wenige Minoritätsladungsträger erzeugt,
die eine Störung verursachen können. Weiterhin wird durch den Fluß
der Majoritätsladungsträger in der N-Wanne 1 bzw. im Burried-Layer
11 ein Feldgradient geschaffen, der erstens die in die N-Wanne 1
injizierten Minoritätsladungsträger in die Mitte des Bauelements
treibt und somit das Wegdiffundieren dieser Minoritätsladungsträger
in andere Halbleiterbereiche verhindert, und zweitens den
potentialmäßig negativeren Bereich des Buried-Layer, der Minoritäten
ins P-Substrat injiziert, zur Mitte des Bauelementes verlagert und
somit den Abstand des Injektors zum Nachbarelement vergrößert.
Durch die gezeigte kammförmige Ausbildung der äußeren N-Dotierungen
7 wird das Verhältnis von Minoritätsladungsträgerstrom zu Majori
tätsladungsträgerstrom beeinflußt. Die äußeren P-Zonen 5 wirken nur
in den Bereichen als Teil eines Thyristors, in denen die äußeren Me
tallisierungen 8 in direktem Kontakt mit den P-Zonen 5 stehen. Die
Größe des über den Thyristor fließenden Stroms hängt dabei von der
Kantenlänge ab, die die mit der Metallisierung 8 kontaktierten Be
reiche der Dotierungszonen 5 auf der Seite aufweisen, die der inne
ren Dotierungszone 3 zugewandt ist. Dies liegt daran, daß ein Strom
fluß vorwiegend in lateraler Richtung erfolgt. Die Größe des Majori
tätsladungsträgerstroms hängt hingegen von der Fläche zwischen den
Metallisierungen 8 und der äußeren N-Dotierungen 7 ab. Dies liegt
daran, daß ein Stromfluß vorwiegend in senkrechter Richtung hin zum
Burried-Layer 11 erfolgt. Durch die kammförmige Ausgestaltung der
äußeren N-Dotierungen 7 wird nun erreicht, daß der große Teil der
Chip-Fläche für die äußeren NPN-Transistoren 20, und somit für den
Majoritätsladungsträgerstrom, genutzt wird. Durch entsprechende Ein
teilung der Kantenlänge auf der inneren Seite Kammstruktur, kann
dann der zum Aufsteuern des inneren NPN-Transistors 22 benötigte
Strom durch den Thyristor eingestellt werden. Da ein gewisser Min
destüberlappungsbereich von Metallisierung 8 und P-Zone 5 gewährlei
stet sein muß, um Toleranzen bei der Übereinanderlage der einzelnen
Maskenebenen bei der Herstellung der Schaltkreise zu erlauben, muß
jedoch eine gewisse Fläche für diese Kontaktierung zur Verfügung ge
stellt werden. Es ist jedoch anzustreben, den größeren Teil der Flä
che (mindestens einen Faktor 4 größer) für die äußeren NPN-Transi
storen zu nutzen.
Durch die Anodenableitwiderstände 30 wird ein Zünden des Thyristors
bei steilen Spannungsflanken zwischen Anode und Kathode und bei Ein
dringen von Majoritäten in die N-Wanne 1 aus benachbarten N-Gebieten
und bei Eindringen von Majoritäten in die N-Wanne 1 aus benachbarten
N-Gebieten verhindert.
Der hier gezeigte Aufbau mit einem inneren Bereich und zwei äußeren
Bereichen, die zu beiden Seiten des inneren Bereichs angeordnet
sind, kann in entsprechender Weise auf andere geometrische Anordnun
gen erweitert werden. Es ist beispielsweise vorstellbar, den inneren
Bereich kreisförmig und den äußeren Bereich ebenfalls kreisförmig
auszugestalten.
Die gezeigten Bauelemente ermöglichen es, eine Vielzahl derartiger
Bauelemente nebeneinander anzuordnen und zu betreiben. Beim Betrieb
eines dieser Bauelemente werden die benachbarten Bauelemente nicht
gestört. Es ist somit möglich auch bei dicht nebeneinander angeord
neten Bauelementen diese einzeln anzusteuern, wobei die Gefahr, daß
durch parasitäre Effekte auch benachbarte Bauelemente angesteuert
werden gering ist. Da die Bauelemente durch Thyristoren gestartet und
in Betrieb gehalten werden, genügt zum Ansteuern ein kurzer Impuls.
Die Bauelemente können somit besondern leistungsarm angesteuert wer
den. Besonders vorteilhaft können derartige Bauelemente zum Abgleich
integrierter Schaltungen durch das Durchbrennen von Brennstrecken
eingesetzt werden, wobei dabei die Bauelemente durch andere inte
grierte Elemente angesteuert werden.
Claims (8)
1. Integrierte Halbleitervorrichtung mit einem Thyristor, wobei in
eine N-Wanne (1) auf einem P-Substrat (2) eine innere P-Dotierungs
zone (3) mit einer vollständig darin eingebetteten inneren N-Dotie
rungszone (4) und mindestens eine äußere P-Dotierungszone (5) in der
N-Wanne (1) eingebracht sind, wobei eine innere Metallisierung, die
mit der inneren N-Dotierung (4) in Kontakt steht, vorgesehen ist,
und wobei die innere N-Dotierung (4), die innere P-Dotierung (3),
die N-Wanne (1) und die äußere P-Dotierung (5) den Thyristor bilden,
dadurch gekennzeichnet, daß eine äußere N-Dotierung (7) mindestens
teilweise in der äußeren P-Dotierung (5) eingebettet ist, daß eine
äußere Metallisierung (8) vorgesehen ist, die mit der äußeren N-Do
tierung (7) und der äußeren P-Dotierung (5) in Kontakt steht.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß ein Metallkontakt (10) für die innere P-Dotierung (3) vorgesehen
ist.
3. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß ein Burried-Layer (11) vorgesehen ist.
4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die äußere N-Dotierung (7) kammförmig
ausgebildet ist, so daß ein Kontakt der äußeren Metallisierung (8)
zu der äußeren P-Dotierung (5) nur auf der nach innen weisenden Sei
te der P-Dotierung (5) erfolgt.
5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüchen
dadurch gekennzeichnet daß eine weitere P-Dotierung (12) in die
N-Wanne (1) eingebracht ist, die die innere P-Dotierung (3) und das
P-Substrat (2) miteinander verbindet.
6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß eine Aussparung (13) in der äußeren
P-Dotierung (5) unterhalb der äußeren N-Dotierung (7) vorgesehen
ist, so daß in diesem Bereich die äußere N-Dotierung (7) in direktem
Kontakt mit der N-Wanne (1) steht.
7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Fläche zwischen der äußeren Metalli
sierung (8) und der äußeren N-Dotierung (7) größer ist als die Flä
che zwischen der äußeren Metallisiserung (8) und der äußeren P-Do
tierung (5).
8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet,
daß die Fläche zwischen Metallisierung (8) und äußerer N-Dotierung
(7) zumindestens einen Faktor 4 größer ist als die Fläche zwischen
der äußeren Metallisierung (8) und der äußeren P-Dotierung (5).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4342166A DE4342166C2 (de) | 1993-12-10 | 1993-12-10 | Integrierte Halbleitervorrichtung mit einem Thyristor |
US08/343,409 US5581096A (en) | 1993-12-10 | 1994-11-22 | Integrated semiconductor device having a thyristor |
JP6308002A JPH07202169A (ja) | 1993-12-10 | 1994-12-12 | サイリスタを有する集積半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4342166A DE4342166C2 (de) | 1993-12-10 | 1993-12-10 | Integrierte Halbleitervorrichtung mit einem Thyristor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4342166A1 true DE4342166A1 (de) | 1995-07-13 |
DE4342166C2 DE4342166C2 (de) | 1995-10-26 |
Family
ID=6504677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4342166A Expired - Lifetime DE4342166C2 (de) | 1993-12-10 | 1993-12-10 | Integrierte Halbleitervorrichtung mit einem Thyristor |
Country Status (3)
Country | Link |
---|---|
US (1) | US5581096A (de) |
JP (1) | JPH07202169A (de) |
DE (1) | DE4342166C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0685888A2 (de) * | 1994-06-03 | 1995-12-06 | Robert Bosch Gmbh | Integrierte Halbleitervorrichtung |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6372618B2 (en) | 2000-01-06 | 2002-04-16 | Micron Technology, Inc. | Methods of forming semiconductor structures |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2705990A1 (de) * | 1977-02-12 | 1978-08-17 | Engl Walter L Prof Dr Rer Nat | Integrierte schaltung mit einem thyristor e2 |
DE2909795C2 (de) * | 1978-03-14 | 1986-07-31 | Hitachi, Ltd., Tokio/Tokyo | Halbleiter-Schaltvorrichtung |
DE3513987A1 (de) * | 1985-04-18 | 1986-10-30 | Robert Bosch Gmbh, 7000 Stuttgart | Monolithisch integrierter lateral-thyristor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2026778C3 (de) * | 1970-06-01 | 1978-12-21 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Halbleitervierschichtdiode |
-
1993
- 1993-12-10 DE DE4342166A patent/DE4342166C2/de not_active Expired - Lifetime
-
1994
- 1994-11-22 US US08/343,409 patent/US5581096A/en not_active Expired - Lifetime
- 1994-12-12 JP JP6308002A patent/JPH07202169A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2705990A1 (de) * | 1977-02-12 | 1978-08-17 | Engl Walter L Prof Dr Rer Nat | Integrierte schaltung mit einem thyristor e2 |
DE2909795C2 (de) * | 1978-03-14 | 1986-07-31 | Hitachi, Ltd., Tokio/Tokyo | Halbleiter-Schaltvorrichtung |
DE3513987A1 (de) * | 1985-04-18 | 1986-10-30 | Robert Bosch Gmbh, 7000 Stuttgart | Monolithisch integrierter lateral-thyristor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0685888A2 (de) * | 1994-06-03 | 1995-12-06 | Robert Bosch Gmbh | Integrierte Halbleitervorrichtung |
EP0685888A3 (de) * | 1994-06-03 | 1998-05-13 | Robert Bosch Gmbh | Integrierte Halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
JPH07202169A (ja) | 1995-08-04 |
DE4342166C2 (de) | 1995-10-26 |
US5581096A (en) | 1996-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3720156C2 (de) | ||
DE2554296C2 (de) | Integrierte C MOS-Schaltungsanordnung | |
WO2005078798A2 (de) | Schaltungsanordnung und verfahren zum schutz einer integrierten halbleiterschaltung | |
DE102011054700A1 (de) | Halbleiter-ESD-Bauelement und Verfahren | |
EP0099897B1 (de) | Darlington-transistorschaltung | |
DE102007006853A1 (de) | ESD-Schutzvorrichtung und elektrische Schaltung mit derselben | |
DE19738181C2 (de) | Schutzschaltkreis für integrierte Schaltungen | |
DE19647398B4 (de) | Bipolarer Transistor mit isoliertem Gate | |
DE4342166C2 (de) | Integrierte Halbleitervorrichtung mit einem Thyristor | |
EP1128442B1 (de) | Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung | |
DE3005367C2 (de) | ||
DE4207225C2 (de) | Integrierte Schaltung mit Abgleichbauteilen | |
DE3735631A1 (de) | Zuendeinrichtung fuer eine brennkraftmaschine | |
WO2005124863A1 (de) | Schutzanordnung für eine halbleiterschaltungsanordnung mit einer thyristorstruktur und verfahren zu ihrem betrieb | |
DE2718185A1 (de) | Halbleiter-verbundanordnung fuer hohe spannungen | |
DE4419363C1 (de) | Integrierte Halbleitervorrichtung mit Thyristerfunktion | |
DE2728083A1 (de) | Halbleiterdiode mit kollektorring fuer monolithische integrierte schaltung | |
DE19520182C2 (de) | Bipolartransistor vom pnp-Typ | |
DE2407375A1 (de) | Halbleiter-stromteileranordnung | |
DE19843537C2 (de) | Vierschicht-Halbleiterbauelement als Überspannungsschutz | |
DE3513987A1 (de) | Monolithisch integrierter lateral-thyristor | |
DE3841777C2 (de) | Halbleiteranordnung mit vertikalem npn-Planartransistor | |
WO1996001501A1 (de) | Laterale halbleiterstruktur zur bildung einer temperaturkompensierten spannungsbegrenzung | |
DE2728144A1 (de) | Verlustarme halbleiterdiode fuer monolithische integrierte schaltung | |
DE2834719C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |