DE4338107C1 - Halbleiter-Modul - Google Patents

Halbleiter-Modul

Info

Publication number
DE4338107C1
DE4338107C1 DE4338107A DE4338107A DE4338107C1 DE 4338107 C1 DE4338107 C1 DE 4338107C1 DE 4338107 A DE4338107 A DE 4338107A DE 4338107 A DE4338107 A DE 4338107A DE 4338107 C1 DE4338107 C1 DE 4338107C1
Authority
DE
Germany
Prior art keywords
base plate
semiconductor module
substrate
metal base
convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4338107A
Other languages
English (en)
Inventor
Werner Koehler
Reinhold Dipl Ing Spanke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUPEC GmbH
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE4338107A priority Critical patent/DE4338107C1/de
Priority to JP6297957A priority patent/JPH07183436A/ja
Priority to DE59406823T priority patent/DE59406823D1/de
Priority to EP94117619A priority patent/EP0654820B1/de
Priority to US08/336,319 priority patent/US5508560A/en
Application granted granted Critical
Publication of DE4338107C1 publication Critical patent/DE4338107C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09018Rigid curved substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleiter-Modul mit Halbleiterchips, die stoffschlüssig mit der Oberseite eines elektrisch isolierenden und thermisch leitenden Substrats verbunden sind, das ebenfalls stoffschlüssig mit der Ober­ seite einer Metall-Bodenplatte verbunden ist, deren Unter­ seite konvex ausgebildet ist.
Ein solches Halbleiter-Modul ist z. B. in der DE 39 40 933 A1 beschrieben worden. Die konvexe Ausbildung der Bodenplatte hat den Zweck, einen einwandfreien thermischen Kontakt zwi­ schen ihr und einem Kühlkörper auch im Betrieb des Halblei­ ter-Moduls zu ermöglichen. Die bezüglich des Kühlkörpers konvex verformte Bodenplatte wird an ihren Enden an den Kühlkörper angeschraubt. Damit liegt die Bodenplatte mit ih­ rer ganzen Fläche am Kühlkörper an. Die konvexe Verformung wird so groß gewählt, daß im Betrieb ein Aufwölben der Bo­ denplatte in der Mitte nicht auftritt.
Bei dem im genannten Stand der Technik beschriebenen Modul ist die Bodenplatte über ihre gesamte Fläche gleich dick. Eine bezüglich des Kühlkörpers konvexe Verformung bewirkt daher auf der Oberseite eine konkave Verformung. Da sowohl das Substrat mit der Bodenplatte als auch die Halbleiterchips mit dem Substrat zumeist durch Weichlöten verbunden werden, hat das Lot im flüssigen Zustand die Tendenz, wegzulaufen. Damit ist jedoch eine einfache Montage sowohl des Substrats als auch der Halbleiterchips durch einfache Lötformen nicht möglich. Eine einfache Montage wird umso mehr erschwert, je größer die Konvexität der Bodenplatte ist und je mehr Teile auf der Bodenplatte montiert werden müssen.
Verfahren zur lotfreien Herstellung von Halbleiterbauelemen­ ten mit konvexer Verformung finden sich beispielsweise auch in der DE 39 17 765 und der DE 42 33 073. Hierbei besteht das Problem des Weglaufens des Lotes nicht. Allerdings ist diese Verbindungstechnik relativ teuer.
Ziel der Erfindung ist es, ein Halbleiter-Modul der erwähnten Gattung so weiterzubilden, daß eine einfache Montage mit einfachen Lötformen möglich wird, ein einwandfreier thermi­ scher Kontakt zwischen Bodenplatte und Kühlkörper jedoch gewährleistet bleibt.
Dieses Ziel wird dadurch erreicht, daß die Oberseite der Metall-Bodenplatte plan ist.
Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche.
Die Erfindung wird anhand eines Ausführungsbeispiels in Ver­ bindung mit der Figur näher erläutert. Es sei angemerkt, daß sowohl die konvexe Krümmung der Unterseite der Bodenplatte als auch die Dicke der zu montierenden Teile aus Gründen der besseren Darstellung übertrieben dargestellt ist.
In der Figur ist die Bodenplatte mit 1 bezeichnet. Sie be­ steht im allgemeinen aus einem gut wärmeleitenden Metall, z. B. aus Kupfer. Die Bodenplatte hat eine bezüglich eines Kühlkörpers 12 konvexe Unterseite 2 und eine plane Oberseite 5. Auf der Oberseite 5 ist ein thermisch gut leitendes, elektrisch isolierendes Substrat 6 angeordnet. Dies besteht üblicherweise aus Aluminiumoxid Al₂O₃ oder Aluminiumnitrid AlN und ist mit lötfähigen Leiterbahnen versehen. Das Substrat 6 wird mit der Oberseite 5 der Bodenplatte 1 durch eine Weichlotschicht 7 verbunden. Auf der Oberseite des Substrats 6 sind über Weichlotschichten 10, 11 Halbleiter­ chips 8, 9 befestigt. Diese können dann über die Leiterbah­ nen miteinander und mit Gehäuseanschlüssen verbunden sein. Die Oberseiten der Halbleiterchips 8, 9 sind üblicherweise über Bondverbindungen miteinander und mit den genannten Leiterbahnen verbunden.
Dadurch, daß die Oberfläche 5 plan ausgebildet ist, läßt sich die Montage der Teile 6, 8 und 9 stark vereinfachen. Für die Montage des Substrats 6 wird auf die Oberseite eine erste Lötform aufgelegt. In diese wird dann eine Lötfolie eingelegt und darauf das Substrat 6. Diese Teile werden dann in einem Durchlaufofen erhitzt. Beim Erhitzen des Lots ver­ bleibt dieses durch die Kapillarwirkung zwischen der Ober­ seite 5 und dem Substrat 6 zwischen diesen Teilen, so daß die genannten Teile einfach und sicher reproduzierbar mit­ einander verlötet werden können. In einem zweiten Durchlauf werden die Halbleiterchips 8, 9 in eine zweite Lötform ein­ gesetzt und dann im Durchlaufofen mit der Oberseite des Substrat 6 verlötet. Zweckmäßigerweise hat das für die Ver­ lötung der Halbleiterchips 8, 9 mit dem Substrat 6 verwen­ dete Lot einen niedrigeren Schmelzpunkt als das Lot der Lot­ schicht 7.
Nachdem das Modul mit Anschlußleitern, einem Gehäuse und ei­ ner Gehäusefüllung versehen ist, wird es über die Boden­ platte an ihren Enden 3, 4 durch Schrauben auf den Kühlkör­ per 12 aufgeschraubt. Dabei verformt sich die Bodenplatte 1, bis die Unterseite 2 plan anliegt. Die Oberseite verformt sich konvex. Die zwischen den verlöteten Teilen auftretenden mechanischen Kräfte werden durch die Lotschichten 7, 10 und 11 aufgefangen.
Ist die Bodenplatte beträchtlich länger als breit, so genügt u. U. eine konvexe Verformung der Unterseite 2 in der Längs­ richtung. Bei Bodenplatten, deren Querabmessungen recht groß sind und z. B. in der Größe der Querabmessungen liegen, empfiehlt sich eine konvexe Verformung in beiden Richtungen. Der Unterseite 2 kann in diesem Fall z. B. die Form einer Kugelkalotte gegeben werden.
In einem praktischen Ausführungsbeispiel hat die Bodenplatte eine Länge von 137 mm und eine Breite von 127 mm. Ihre Dicke beträgt außen 5 mm, ihre größte Dicke in der Mitte liegt bei 5,4 bis 5,5 mm. Ein solches Modul wird dann z. B. durch 6 Schrauben auf dem Kühlkörper befestigt.

Claims (5)

1. Halbleiter-Modul mit Halbleiterchips (8, 9), die stoff­ schlüssig mit der Oberseite eines elektrisch isolierenden und thermisch leitenden Substrats (6) verbunden sind, das eben­ falls stoffschlüssig mit der Oberseite (5) einer Metall- Bodenplatte (1) verbunden ist, deren Unterseite (2) konvex ausgebildet ist, dadurch gekennzeichnet, daß die Oberseite (5) der Metall-Bodenplatte (1) plan ist.
2. Halbleiter-Modul nach Anspruch 1, dadurch gekennzeichnet, daß die Unterseite (2) der Metall-Bodenplatte (1) in Längs- und in Querrichtung konvex ausgebildet ist.
3. Halbleiter-Modul nach Anspruch 2, dadurch gekennzeichnet, daß die Unterseite (2) der Metall-Bodenplatte (1) die Form einer Kugelkalotte hat.
4. Halbleiter-Modul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleiterchips (8, 9) auf das Substrat (6) aufgelötet sind.
5. Halbleiter-Modul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Substrat (6) auf die Metall-Bodenplatte (1) aufgelötet ist.
DE4338107A 1993-11-08 1993-11-08 Halbleiter-Modul Expired - Fee Related DE4338107C1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE4338107A DE4338107C1 (de) 1993-11-08 1993-11-08 Halbleiter-Modul
JP6297957A JPH07183436A (ja) 1993-11-08 1994-11-07 半導体モジュール
DE59406823T DE59406823D1 (de) 1993-11-08 1994-11-08 Halbleiter-Modul mit konvexer Bodenplatte
EP94117619A EP0654820B1 (de) 1993-11-08 1994-11-08 Halbleiter-Modul mit konvexer Bodenplatte
US08/336,319 US5508560A (en) 1993-11-08 1994-11-08 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4338107A DE4338107C1 (de) 1993-11-08 1993-11-08 Halbleiter-Modul

Publications (1)

Publication Number Publication Date
DE4338107C1 true DE4338107C1 (de) 1995-03-09

Family

ID=6502081

Family Applications (2)

Application Number Title Priority Date Filing Date
DE4338107A Expired - Fee Related DE4338107C1 (de) 1993-11-08 1993-11-08 Halbleiter-Modul
DE59406823T Expired - Lifetime DE59406823D1 (de) 1993-11-08 1994-11-08 Halbleiter-Modul mit konvexer Bodenplatte

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59406823T Expired - Lifetime DE59406823D1 (de) 1993-11-08 1994-11-08 Halbleiter-Modul mit konvexer Bodenplatte

Country Status (4)

Country Link
US (1) US5508560A (de)
EP (1) EP0654820B1 (de)
JP (1) JPH07183436A (de)
DE (2) DE4338107C1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19609929A1 (de) * 1996-03-14 1997-09-18 Ixys Semiconductor Gmbh Leistungshalbleitermodul
WO1998038678A1 (de) * 1997-02-25 1998-09-03 Eupec Europäische Gesellschaft Für Leistungshalbleiter Mbh + Co. Kg Halbleitermodul
US6828600B2 (en) 1997-05-09 2004-12-07 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh Power semiconductor module with ceramic substrate
WO2006024330A1 (de) * 2004-09-01 2006-03-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleitermodul
EP1768178A2 (de) * 2005-09-27 2007-03-28 Delphi Technologies, Inc. Optimiert geformte Verteilerplatte für eine elektronische Kühleinrichtung
EP2725609A4 (de) * 2011-06-27 2015-06-17 Rohm Co Ltd Halbleitermodul
EP2814056A4 (de) * 2012-09-13 2015-10-28 Fuji Electric Co Ltd Halbleitervorrichtung, verfahren zur befestigung eines wärmeabführungselements an der halbleitervorrichtung sowie verfahren zur herstellung der halbleitervorrichtung
EP3664133A1 (de) * 2017-08-04 2020-06-10 Denka Company Limited Leistungsmodul

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3468358B2 (ja) 1998-11-12 2003-11-17 電気化学工業株式会社 炭化珪素質複合体及びその製造方法とそれを用いた放熱部品
DE19914815A1 (de) * 1999-03-31 2000-10-05 Abb Research Ltd Halbleitermodul
WO2001008219A1 (de) * 1999-07-23 2001-02-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Halbleitermodul
DE19942770A1 (de) 1999-09-08 2001-03-15 Ixys Semiconductor Gmbh Leistungshalbleiter-Modul
US7012810B2 (en) * 2000-09-20 2006-03-14 Ballard Power Systems Corporation Leadframe-based module DC bus design to reduce module inductance
US6845017B2 (en) 2000-09-20 2005-01-18 Ballard Power Systems Corporation Substrate-level DC bus design to reduce module inductance
US20020034088A1 (en) 2000-09-20 2002-03-21 Scott Parkhill Leadframe-based module DC bus design to reduce module inductance
WO2004100344A2 (en) * 2003-05-02 2004-11-18 Ballard Power Systems Corporation Method and apparatus for tracking maximum power point for inverters in photovoltaic applications
US7269036B2 (en) * 2003-05-12 2007-09-11 Siemens Vdo Automotive Corporation Method and apparatus for adjusting wakeup time in electrical power converter systems and transformer isolation
US7443692B2 (en) * 2003-05-16 2008-10-28 Continental Automotive Systems Us, Inc. Power converter architecture employing at least one capacitor across a DC bus
US6906404B2 (en) * 2003-05-16 2005-06-14 Ballard Power Systems Corporation Power module with voltage overshoot limiting
US6987670B2 (en) * 2003-05-16 2006-01-17 Ballard Power Systems Corporation Dual power module power system architecture
US7505294B2 (en) * 2003-05-16 2009-03-17 Continental Automotive Systems Us, Inc. Tri-level inverter
US20040246682A1 (en) * 2003-06-09 2004-12-09 Sumitomo Metal (Smi) Eectronics Devices Inc. Apparatus and package for high frequency usages and their manufacturing method
US20050128706A1 (en) * 2003-12-16 2005-06-16 Ballard Power Systems Corporation Power module with heat exchange
US7295448B2 (en) * 2004-06-04 2007-11-13 Siemens Vdo Automotive Corporation Interleaved power converter
US7289329B2 (en) * 2004-06-04 2007-10-30 Siemens Vdo Automotive Corporation Integration of planar transformer and/or planar inductor with power switches in power converter
US7180763B2 (en) * 2004-09-21 2007-02-20 Ballard Power Systems Corporation Power converter
EP1805880A2 (de) * 2004-10-20 2007-07-11 Ballard Power Systems Corporation Verfahren und vorrichtung für ein energiesystem
ATE465374T1 (de) * 2004-11-01 2010-05-15 Panasonic Corp Lichtemittierendes modul, beleuchtungsvorrichtung und anzeigevorrichtung
US7426099B2 (en) * 2005-06-30 2008-09-16 Continental Automotive Systems Us, Inc. Controller method, apparatus and article suitable for electric drive
JP2011003718A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 半導体パッケージ
JP6636924B2 (ja) * 2014-07-31 2020-01-29 デンカ株式会社 アルミニウム‐炭化珪素質複合体及びその製造方法
JP6743916B2 (ja) * 2017-02-13 2020-08-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6768612B2 (ja) * 2017-09-06 2020-10-14 三菱電機株式会社 半導体装置
JP7354605B2 (ja) * 2019-06-17 2023-10-03 富士電機株式会社 半導体モジュールおよび半導体装置
JP2023000129A (ja) * 2021-06-17 2023-01-04 株式会社 日立パワーデバイス パワー半導体モジュール
WO2023209766A1 (ja) * 2022-04-25 2023-11-02 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3917765A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Verfahren zum verbinden von zwei scheibenfoermigen koerpern aus materialien unterschiedlicher thermischer ausdehnungskoeffizienten
DE3940933A1 (de) * 1989-12-12 1991-06-27 Eupec Gmbh & Co Kg Verfahren zur verformung von basisplatten
DE4233073A1 (de) * 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317072A (en) * 1976-07-30 1978-02-16 Nec Corp Package for semiconductor device
JPS56165329A (en) * 1980-05-26 1981-12-18 Hitachi Ltd Electronic device
JPH0277143A (ja) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3917765A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Verfahren zum verbinden von zwei scheibenfoermigen koerpern aus materialien unterschiedlicher thermischer ausdehnungskoeffizienten
DE3940933A1 (de) * 1989-12-12 1991-06-27 Eupec Gmbh & Co Kg Verfahren zur verformung von basisplatten
DE4233073A1 (de) * 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19609929B4 (de) * 1996-03-14 2006-10-26 Ixys Semiconductor Gmbh Leistungshalbleitermodul
DE19609929A1 (de) * 1996-03-14 1997-09-18 Ixys Semiconductor Gmbh Leistungshalbleitermodul
WO1998038678A1 (de) * 1997-02-25 1998-09-03 Eupec Europäische Gesellschaft Für Leistungshalbleiter Mbh + Co. Kg Halbleitermodul
US6828600B2 (en) 1997-05-09 2004-12-07 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh Power semiconductor module with ceramic substrate
US7968988B2 (en) 2004-09-01 2011-06-28 Infineon Technologies Ag Power semiconductor module having a thermally conductive base plate on which at least four substrates are arranged in at least one single row
WO2006024330A1 (de) * 2004-09-01 2006-03-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleitermodul
EP1768178A2 (de) * 2005-09-27 2007-03-28 Delphi Technologies, Inc. Optimiert geformte Verteilerplatte für eine elektronische Kühleinrichtung
EP1768178A3 (de) * 2005-09-27 2008-08-06 Delphi Technologies, Inc. Optimiert geformte Verteilerplatte für eine elektronische Kühleinrichtung
US7461690B2 (en) 2005-09-27 2008-12-09 Delphi Technologies, Inc. Optimally shaped spreader plate for electronics cooling assembly
EP2725609A4 (de) * 2011-06-27 2015-06-17 Rohm Co Ltd Halbleitermodul
US9129932B2 (en) 2011-06-27 2015-09-08 Rohm Co., Ltd. Semiconductor module
EP2814056A4 (de) * 2012-09-13 2015-10-28 Fuji Electric Co Ltd Halbleitervorrichtung, verfahren zur befestigung eines wärmeabführungselements an der halbleitervorrichtung sowie verfahren zur herstellung der halbleitervorrichtung
US9711430B2 (en) 2012-09-13 2017-07-18 Fuji Electric Co., Ltd. Semiconductor device, method for installing heat dissipation member to semiconductor device, and a method for producing semiconductor device
EP3664133A1 (de) * 2017-08-04 2020-06-10 Denka Company Limited Leistungsmodul
EP3664133A4 (de) * 2017-08-04 2020-08-05 Denka Company Limited Leistungsmodul
US11094648B2 (en) 2017-08-04 2021-08-17 Denka Company Limited Power module

Also Published As

Publication number Publication date
EP0654820A2 (de) 1995-05-24
US5508560A (en) 1996-04-16
JPH07183436A (ja) 1995-07-21
EP0654820A3 (de) 1995-10-11
DE59406823D1 (de) 1998-10-08
EP0654820B1 (de) 1998-09-02

Similar Documents

Publication Publication Date Title
DE4338107C1 (de) Halbleiter-Modul
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE4444599B4 (de) Schaltungssicherung
DE68920469T2 (de) Elektronische Packung.
DE69216016T2 (de) Halbleiteranordnung
DE10102621B4 (de) Leistungsmodul
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE19707514C2 (de) Halbleitermodul
DE69431023T2 (de) Halbleiteraufbau und Verfahren zur Herstellung
DE2607403A1 (de) Luftgekuehlte packung fuer halbleiterschaltungen hoher packungsdichte
EP1350417A2 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE4326506A1 (de) Elektrisches Gerät, insbesondere Schalt- oder Steuergerät für Kraftfahrzeuge
DE69923374T2 (de) Halbleitervorrichtung
EP3823018A1 (de) Elektronikmodul mit einer pulsierenden heatpipe
DE2248303A1 (de) Halbleiterbauelement
DE4335946A1 (de) Anordnung bestehend aus einer Leiterplatte
DE69514053T2 (de) Leiterplatte mit bimetallischer Wärmesenke
DE4444680A1 (de) Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente
WO2001008219A1 (de) Halbleitermodul
DE4101205A1 (de) Gekuehltes hochleistungshalbleiterbauelement
WO2007045112A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
WO2018037047A1 (de) Leistungsmodul, verfahren zur herstellung und leistungselektronikschaltung
DE10217214B4 (de) Kühlanordnung für eine Schaltungsanordnung
DE69231501T2 (de) Packungsstruktur für integrierte Schaltungschips
DE19849919A1 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee