DE4335228C2 - Verfahren zur Empfangssynchronisation - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Empfangssynchronisation der im Oberbegriff des Anspruchs 1 angegebenen Art und eine Vorrichtung zum Ausüben des Verfahrens.

Bei der Satellitenkommunikation, insbesondere bei der Verwendung von OQPSK-Modulationsverfahren (Offset Quadrature Phase Shift Keying) werden sehr hohe Anforderungen an die Trägerrückgewinnung aus dem Empfangssignal gestellt. Dabei muß eine kohärente Demodulation realisiert werden, d. h. die zur Ansteuerung der Modulatoren eingesetzten, zunächst unsynchronisierten, Oszillatoren müssen mit einer derart hohen Genauigkeit ohne Kopplung mit dem Sendeoszillator synchronisiert werden, daß eine kohärente Detektion der Nutzsignale erreicht wird.

Störungen des Satellitenkanals werden durch zeitvariante Satellitenkanaleigenschaften bewirkt, unter anderem auch deshalb, weil die Kommunikation zwischen Satellit und bewegtem Fahrzeug erfolgen kann. Für eine derart hochgenaue Empfangssynchronisation ist bei der Quadraturdemodulation im Empfänger die Frequenzregelung allein zu ungenau. Deshalb ist es bereits bekannt, zusätzlich zur Frequenzregelung eine Phasenregelung im Anschluß an eine an das Signal angepaßte Filterung vorzusehen, um die restlichen Phasenfehler des Signals auszuregeln. Die Phasendetektion erkennt dabei weitere Frequenzabweichungen, die auf den Frequenzregelkreis zusätzlich zurückgekoppelt werden.

Aus dem Stand der Technik gemäß "DSP Based Carrier Recovery Technique For OQPSK Mobile Satellite Communications", von J. Ahmad, T. G. Jeans und B. G. Evans, Centre for Satellite Engineering Research University of Surrey Guildford Surrey GU2 5XH, U.K., ist es bereits bekannt, nach der Zwischenfrequenzdemodulation das Empfangssignal zu digitalisieren und bei der nachfolgenden Demodulation eine Inphase- und eine Quadraturkomponente des empfangenen Signals zu erzeugen. Diese beiden Signalkomponenten werden zur Ansteuerung eines Frequenzdetektors benutzt, um in der Frequenzregelschleife die Frequenzabweichung zu bestimmen und den zugehörigen Oszillator nachzustimmen. Die Inphase- und Quadraturkomponente werden außerdem über ein Formfilter einem weiteren Demodulator am Eingang der Phasenregelschleife zugeführt. In dieser Phasenregelschleife wird der nach der Frequenzregelung verbliebene Phasenfehler ermittelt und einerseits der weitere Demodulator nachgeregelt sowie andererseits der Frequenzregekreis angesteuert, um die aus dem restlichen Phasenfehler resultierenden Frequenzabweichungen auch bereits in der Frequenzregelschleife zu kompensieren.

Es ist auch aus der amerikanischen Patentschrift US 4 580 107 bekannt, zur Synchronisation von Signalen eine Phase Lock Loop (PLL) und eine Frequency Lock Loop (FLL) zu kombinieren, um einen Oszillator nachzuregeln, wobei die FLL die Grobregelung und die PLL die Feinregelung bestimmt. Dabei ist dieses Synchronisationssystem universell konzipiert und aufgrund mangelnder Anpassung an Signale und Signalstörungen für Satellitenkommunikation nicht ausgebildet.

Der gemäß US 4 281 412 bekannte Stand der Technik, der den Empfang und die Übertragung von OQPSK-Signalen betrifft, weist keine vom Empfangssignal geregelten Phasen- oder Frequenzregelkreise auf, sondern die Synchronisation erfolgt aufgrund der Bitfolge der Signalpräambel des OQPSK-Signals und wird durch eine signalabhängige Entscheidungslogik verifiziert oder verworfen.

Die bekannten Verfahren können jedoch nicht die Zuverlässigkeit bzw. Genauigkeiten erreichen, die beispielsweise für moderne Satellitenkommunikationssysteme gefordert werden und sind in ihrer schaltungstechnischen Realisierung für kleine und mobile Anlagen zu aufwendig.

Aufgabe der vorliegenden Erfindung ist es daher, die Synchronisationsgenauigkeit und -geschwindigkeit weiter zu verbessern und den schaltungstechnischen Aufwand zu reduzieren.

Diese Aufgabe wird durch ein Verfahren gemäß dem Kennzeichenteil des Hauptanspruchs gelöst.

Bei dem erfindungsgemäßen Verfahren wird die Frequenzdetektion mit digitalen Signalwerten durchgeführt.

Diese Signalwerte werden jedoch vorher einem Filter zugeführt, das an die Signalform und -eigenschaften der gesendeten Signale bereits optimal angepaßt ist. Dadurch werden bei der Frequenzdetektion Signale analysiert, die durch weitgehende Störbefreiung und Eliminierung von unerwünschten Eigenschaften des Übertragungskanals eine wesentlich verbesserte Frequenzbestimmung zur Ansteuerung des Eingangsdemodulators erlauben.

Dabei ist es vorteilhaft, als Eingangsdemodulator des Frequenzregelkreises einen analogen Demodulator zu verwenden und eine A/D-Wandlung innerhalb der Regelschleife durchzuführen. Denn diese A/D-Wandlung erfolgt nun unter Einhaltung der erforderlichen Abtastrate bereits mit reduzierter Taktfrequenz, die wesentlich genauer eingestellt und geregelt werden kann, so daß Störungen infolge von Taktfrequenzschwankungen vermieden werden.

Das System zur Empfangssynchronisation ist zweistufig aufgebaut und weist eine Frequenz- sowie eine Phasenregelschleife auf, so daß eine schnelle Phasensynchronisation in der Phasenregelschleife bereits mit geringem Rest-Frequenz-Offset nach der Frequenzdetektion erfolgt. Die in diesem Zusammenhang eingesetzten OQPSK-Signale werden bei der Signalrückgewinnung einer Quadraturdemodulation zugeführt, die aus dem Eingangssignal nach der ZF-Mischung ein Inphase-Signal und ein Quadratur-Signal erzeugt, die gegeneinander um 90° beziehungsweise T/2 phasenverschoben sind, wobei T der Dauer der Bitperiode entspricht.

In der Phasenregelungsschleife wird mittels der Inphase- und der Quadratur-Abtastwerte der restliche Phasenfehler ermittelt und ausgeregelt. Bei derartigen digitalen Signalabtastwerten ist es besonders vorteilhaft, daß sie immer im Energiemaximum für beide Signalkomponenten genommen werden. Dieser Zustand wird für den Phasenregler nun dadurch eingestellt, daß die Signalkomponenten um T/2 gegeneinander verschoben werden und so für die Regelung aus dem OQPSK-Signal wieder ein QPSK-Signal (Quadrature Phase Shift Keying) gewonnen wird. Der Phasenregler arbeitet dann immer mit optimalem S/N-Verhältnis. Mit der aus diesem Phasenfehler ermittelten Restfrequenzverschiebung wird einerseits der komplexe digitale Demodulator der Phasenregelschleife, aber auch die Frequenzregelschleife angesteuert, um eine über das gesamte Empfangssystem wirksame Regelung der Trägerfrequenzen der Empfangsmodulatoren zu erreichen.

Der besondere Vorteil der zweistufigen Empfangssynchronisation wird dadurch bewirkt, daß eine vergleichsweise zeitaufwendige Frequenzregelung mit einer schnellen Phasenregelung auf einfache Weise kombiniert wird. Nach einer Anfangsregelung bzw. Voreinstellung des NCO-Oszillators mit den Daten des Frequenzdetektors wird dieser Regelkreis unterbrochen. Statt dessen generiert der Phasendetektor neben einem proportionalen Signalanteil zur schnellen Phasenregelung innerhalb der Phasenregelschleife auch einen sich mit größerer Zeitkonstante ändernden integralen Signalanteil, um auch die Trägerfrequenz des NCO-Oszillators in der Frequenzregelschleife nachzustimmen. Demzufolge ist nicht die Frequenzregelschleife, sondern die schnelle Phasenregelung für die Geschwindigkeit der Empfangssynchronisation maßgebend. Diese Maßnahme wird noch dadurch gestützt, daß keine integrierenden, zeitverzögernden Tiefpässe, z. B. das Signalformfilter zur Störunterdrückung, in der Phasenregelschleife vorhanden sind. Die Störbefreiung erfolgt vor der Phasensynchronisation.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich auch aus den Ansprüchen 2 bis 10.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnungen beschrieben. Es zeigen:

Fig. 1 Blockschaltbild einer erfindungsgemäßen Empfangsvorrichtung,

Fig. 2 Blockschaltbild eines Frequenzdetektors,

Fig. 3 Blockschaltbild eines Taktgenerators.

Wie die Fig. 1 zeigt, wird bei dem erfindungsgemäßen Verfahren zur Empfangssynchronisation das Empfangssignal über eine Antenne 10 aufgenommen und über einen ZF- Demodulator 20 einer Frequenzregelschleife zugeführt. In dieser Regelschleife wird durch Demodulation mit einem regelbaren Trägerfrequenzsignal aus dem Empfangssignal ein Inphase- und ein Quadratursignal gebildet. Erst danach erfolgt die Digitalisierung der jeweiligen Signalkomponenten, die somit bereits mit höherer Frequenzkonstanz in der Basisbandlage durchgeführt werden kann. Die digitalisierten Empfangssignale werden dann in einem Formfilter 140 gefiltert, das an das Signalverhalten des Sende-Empfangs-Systems angepaßt ist, und erst mit den gefilterten Signalkomponenten wird einerseits eine Frequenzdetektion und andererseits eine Phasendetektion im nachgeschalteten Phasenregelkreis durchgeführt. Bei der Frequenzdetektion wird mit digitalen Mitteln durch FFT (Fast Fourier Transformation) und iterative Frequenzbestimmung ein für die Erzeugung des Trägerfrequenzsignals notwendiger Frequenzwert ermittelt und dabei erreicht, daß die Trägerfrequenz im Mittel auf ±10 Hz genau eingestellt werden kann. Da mit dieser Frequenzdetektion und Voreinstellung der Trägerfrequenz noch keine ungestörte Signalverarbeitung und exakte Detektion der dem Signal aufgeprägten Information möglich ist, muß die eigentlich Phasen- und Frequenzsynchronität in der folgenden Phasenregelschleife 200 erreicht und gehalten werden.

Das Ausgangssignal des Frequenzregelkreises 100 ist aufgrund des sendeseitigen Modulationsverfahrens ein OQPSK- Signal, d. h. die Inphase- und die Quadratur-Komponente des digitalen Signals sind um T/2 bzw. 90° gegeneinander phasenverschoben. Dieses OQPSK-Signal wird in der Phasenregelschleife 200 zunächst komplex demoduliert und durch eine T/2-Verzögerung der einen Signalkomponente in ein QPSK-Signal überführt, so daß die Phasendetektion mit diesen gegeneinander zeitverschobenen Signalkomponenten durchgeführt wird. Da das Störverhältnis im Bitmaximum zwischen Abtastwerten der Signalkomponenten des QPSK- Signals am geringsten ist, wird der Restphasenfehler zuverlässig und wesentlich genauer aus diesen Inphase- und Quadratursignalwerten ermittelt. Mit diesem Restphasenfehler wird dann das Trägersignal für die komplexe Demodulation im Eingang des Phasenregelkreises nachgeregelt.

Als Ausgangssignal des Phasenregelkreises wird das bei der Phasendetektion analysierte QPSK-Signal zur nachfolgenden Signalverarbeitung und Informationsgewinnung ausgekoppelt, das - wie auch bereits das OQPSK-Signal - in dem zweitstufigen Synchronisationsverfahren durch Frequenz- und Phasenregelung vollständig frequenz- und phasensynchron, also kohärent demoduliert ist.

Zur Realisierung des Verfahrens ist gemäß Fig. 1 eine Empfangsvorrichtung vorgesehen, bei der die Antenne 10 an einen ZF-Demodulator 20 angeschlossen ist, der das hochfrequente Empfangssignal in einen ZF-Frequenzbereich heruntermischt. Der ZF-Demodulator 20 ist im allgemeinen mehrstufig aufgebaut, um Signale aus dem GHz-Bereich in den kHz-Bereich umzusetzen.

Ausgangsseitig ist der ZF-Demodulator 20 mit einem analogen Demodulator 130 im Frequenzregelkreis verbunden, dessen Trägerfrequenz durch einen geregelten Oszillator 131 erzeugt wird. Der geregelte Oszillator 131 ist als NCO (numeric controlled oszillator) realisiert. Seine Trägerfrequenz sollte dabei auch zu Beginn des Regelvorgangs höchstens um ±1,5 kHz von dem Träger der letzten ZF-Stufe abweichen. In dem Demodulator 130 erfolgt eine komplexe Mischung des Eingangssignals mit jeweils um 90° gegeneinander phasenverschobenen Trägersignalen, so daß alle nachfolgenden Signalverarbeitungsschaltungen komplexe Signale bzw. Daten verarbeiten. Dem analogen Demodulator 130 sind dann ein zweikanaliger analoger Tiefpaß 132 zur Eliminierung der bei der Modulation erzeugten oberen Seitenbänder der komplexen Signalkomponenten nachgeschaltet. Gleichzeitig wirkt der Tiefpaß 132 als Antialiasing-Filter für den folgenden zweikanaligen A/D- Wandler 135.

In den Rückkopplungszweig des Frequenzregelkreises ist ferner ein Formfilter 140 eingeschaltet, das einerseits mit dem Phasenregelkreis 200 und andererseits mit einer Datenreduktionsstufe 151 verbunden ist. Das digitale Formfilter 140 zur Störbefreiung ist als FIR-Filter (Finite Impulse Response) ausgebildet und insbesondere durch entsprechende Wahl seiner Koeffizienten an die Eigenschaften des gesendeten Signals und des Übertragungskanals angepaßt. Durch seinen Tiefpaßcharakter beeinträchtigt es die Synchronisationsgeschwindigkeit und ist deshalb der Phasensynchronisation zwar vorgeschaltet, aber nicht in die Phasenregelschleife einbezogen. In der Datenreduktionsstufe 151 wird die Abtastrate der Inphase- und Quadratur-Komponente jeweils beispielsweise um den Faktor 4 reduziert, so daß der nachgeschaltete Frequenzdetektor 150 daher nur eine reduzierte Datenfolge verarbeiten muß, um den Frequenzoffset des komplexen Signals zu detektieren, wie weiter unten anhand Fig. 2 erläutert wird. Der Frequenzdetektor 150 ist ausgangsseitig über den Summierer 160 mit dem Oszillator 131 verbunden, der seinerseits mit den entsprechenden digitalen Trägerfrequenzwerten ansteuerbar ist. Der zweite Eingang der Summierstufe 160 ist mit dem Phasenregelkreis verbunden, so daß zur genauen Frequenzeinstellung bzw. Regelung des Oszillators 131 die im Phasenregelkreis 200 detektierten Frequenzverschiebungen berücksichtigt werden. Die Frequenzdetektion wird nach der Ermittlung des anfänglichen Trägerfrequenzwertes und der Voreinstellung des Oszillators 131 unterbrochen. Damit ist dann die Synchronisationsgeschwindigkeit nicht mehr durch die zeitaufwendigere Frequenzdetektion, sondern durch eine schnelle Phasendetektion bestimmt und eine besonders schnelle Empfangssynchronisation gewährleistet.

Den Eingang des Phasenregelkreises bildet ein komplexer Demodulator 210, der mit dem Ausgang des Formfilters 140 im Frequenzregelkreis verbunden ist. Die Rückkopplungsschleife des Phasenregelkreises ist im wesentlichen durch eine Verzögerungsschaltung 215, den Phasendetektor 230 und den vom Phasendetektor 230 ansteuerbaren digitalen Steuergenerator 250 geschlossen, wobei der Steuergenerator 250 das für die komplexe Mischung im Demodulator 210 erforderliche komplexe Signal bereitstellt und dadurch die restliche Phasen- und Frequenzkorrektur bewirkt.

Abhängig von dem bereits optimal synchronisierten Signalen ist die Takterzeugung. Dazu ist ein Taktgenerator 220 mit den Ausgängen der Verzögerungsschaltung 215 verbunden, um ein an den Datentakt f_TO phasenstarr angekoppeltes Taktsignal zu erzeugen. Er ist ausgangsseitig an den A/D- Wandler 135 angeschlossen, so daß die Digitalisierung des Eingangssignals bereits mit an den Datentakt f_TO angepaßter Abtastrate erfolgt. Ferner ist er mit einer Reduktionsschaltung 216 verbunden, die dem Phasendetektor 230 vorgeschaltet ist, um auch bei der Reduktion der Abtastrate für den Phasendetektor eine Abtastung der Datenwerte im Bitmaximum und damit eine Signalauswertung im Energiemaximum zu gewährleisten.

Die Auskopplung des synchronisierten komplexen Signals, d. h. der Inphase- und Quadratur-Komponente aus der Phasenregelschleife, erfolgt nach der Verzögerungsschaltung 215. Als optimal synchronisiertes Signal für die weitere Daten- und Signalverarbeitung zur Informationsgewinnung wird somit das in der Abtastrate reduzierte QPSK-Signal übertragen.

In Fig. 2 ist eine detailliertere Darstellung des Frequenzdetektors 150 wiedergegeben, der trotz des üblicherweise großen Rechenaufwandes eine vergleichsweise schnelle Frequenzdetektion nicht zuletzt durch ein besonders wirkungsvolles Iterationsverfahren gewährleistet. Die von der Datenreduktionsstufe 151 in Fig. 1 übertragenen komplexen Abtastdaten werden an ein FFT-Modul 152 übertragen, das dafür einen FFT-Speicher 153 aufweist. Diesem FFT-Speicher 153 ist ein komplexer FFT-Rechner 154 zur Berechnung der komplexen Fast-Fourier-Transformation (FFT) aus den gespeicherten Abtastwerten nachgeschaltet. In einem Betragsrechner 155 wird das Betragsspektrum gebildet, dessen maximaler Spektralwert im nachgeschalteten Maximumdetektor 156 ermittelbar ist. Mit dem Frequenzwert des maximalen Spektralwertes ist ein iterativer Frequenzrechner 157 ansteuerbar, der nach Freigabe durch den CW-Detektor 158 in einem Iterationsprozeß mittels der im FFT-Speicher 153 gespeicherten Abtastwerte und des maximalen Spektralwerts die Frequenzkorrektur Δf zur Nachjustierung des Oszillators 131 ermittelt.

In dem iterativen Frequenzrechner 157 kann dabei beispielsweise die Frequenzkorrektur Δf durch die nachfolgende kurze Programmfolge berechnet werden.

Der FFT-Rechner 154 hat die Spektralwerte S(k) für k= 0, 1, 2, . . . N-1 ermittelt, wobei sich die Spektralwerte S(k) gemäß

aus den im FFT-Speicher 153 abgelegten komplexen Signalwerten s(n) mit n = 0,1, . . . , N-1 ergeben. Ferner ist im Maximumdetektor 156 die Lage der größten Spektrallinie bei k₀ bestimmt worden, dann werden für den Beginn der Iteration eine rechtsseitige Konstante k_R = k₀+ 1/2 und eine linksseitige Konstante k_L = k₀ - 1/2 bestimmt und die Iteration

durchlaufen und die Frequenzkorrektur

bestimmt, für die lediglich noch eine Plausibilitätsprüfung

notwendig ist, um den Addierer 159 mit einer Frequenzkorrektur im richtigen Wertebereich anzusteuern.

Die obere Grenze I für die Iteration ist abhängig von der Anzahl N der FFT-Spektralwerte.

Der CW-Detektor 158 ist in diesem Ausführungsbeispiel signalbedingt erforderlich. Denn das Sende- und damit auch das Empfangssignal bestehen aus OQPSK-modulierten Datensignalteilen und aus kurzen Burst-Teilen, die CW- moduliert sind und allein zum Zwecke der Synchronisation den Informationsanteilen zugefügt werden. Zu Beginn der Synchronisation müssen deshalb diese CW-Anteile primär detektiert werden, um den Regelkreis, d. h. in diesem Fall den iterativen Frequenzrechner 157, zu aktivieren.

Der FFT-Detektor 152 ist ausgangsseitig mit einem Addierer 159 zusammengeschaltet, so daß einerseits die Frequenzkorrektur Δf und andererseits eine geschätzte Basisfrequenz f_e addiert werden.

Die Ausgangsfrequenz f_oe des Addierers 159 bildet gleichfalls den Ausgangswert des Frequenzdetektors 150 zur Ansteuerung des Summierers 160 gemäß Fig. 1.

Der Phasendetektor 230 gemäß dem Ausführungsbeispiel nach Fig. 1 weist einen als Costas-Regler ausgebildeten Phasenregler 231 mit nachgeschaltetem PI-Regler 232 (Proportional-Intergral-Regler) auf. In einem derartigen Phasenregler 231 werden die Inphase- und die Quadratur- Komponente des anstehenden QPSK-Signals kreuzweise mit einer Vorzeichenfunktion der jeweils anderen Komponente multipliziert. Aus der Differenz der Produkte ergibt sich dann die Phasendifferenz Δ_ϕ der Inphase- und Quadratur- Komponente. Diese Phasendifferenz Δ_ϕ bildet das Eingangssignal für den PI-Regler 232, dessen Summenfrequenz f_c mit einem proportionalen Frequenzanteil f_cp und einem integralen Frequenzanteil f_ci als Ausgangssignal des Phasendetektors 230 zur Ansteuerung des digitalen Steuergenerators 250 verwendet wird. Über einen weiteren Ausgang wird der integrale Frequenzanteil f_ci an den Summierer 160 übertragen, so daß langsame Frequenzänderungen, die den integralen Frequenzanteil f_ci variieren, bereits für den Oszillator 131 wirksam werden und die primäre Frequenzregelung beeinflussen.

Im Steuergenerator 250 wird dann die in dem Phasendetektor 230 ermittelte geregelte Summenfrequenz f_c in einen Phasenwert ϕ umgesetzt und mit Hilfe einer Sinus/Kosinus- Rechenvorrichtung in die zur phasensynchronen Demodulation im komplexen Demodulator 210 benötigten Trägersignale gewandelt. Dazu weist der Demodulator 210 digitale Multiplizierer und Summierer auf, deren Darstellung bekannt und deshalb hier verzichtbar ist.

Zur Taktsynchronisation gemäß Fig. 3 nach einem für Quadratursignale angepaßten Early-Late-Gate Prinzip wird der Taktgenerator 220 mit dem QPSK-Signal angesteuert. In einer Quadrierstufe 221 erfolgt eine Energiewertbestimmung der Inphase- und Quadratur-Signalkomponenten. Von dem nachgeschalteten vierstufigen Register 222 werden im dargestellten Beispiel die erste und die dritte Stelle abgegriffen, mit deren Differenz Δ_{ϕ T} am Ausgang des Subtrahierers 223 ein Taktregler 225 angesteuert wird. Der Taktregler 225 ist als PI-Regler realisiert, dessen ausgangsseitige Summe von Proportional- und Integral- Frequenzanteil eine Frequenzänderung Δf_T bildet und addiert zum Datentakt f_TO die Taktfrequenz

für den A/D-Wandler 135 in Fig. 1 ergibt, dabei sind P und I Multiplikationkonstanten für den proportionalen und den integralen Frequenzanteil und mT_B gibt die Abtastzeitpunkte an. Die Frequenz f_TO ist die aus dem Datentakt des Systems abgeleitete Grundfrequenz für das Abtasttaktsignal.

Claims (11)

1. Verfahren zur Empfangssynchronisation eines ZF- demodulierten OQPSK-Empfangssignals, bei dem aufeinanderfolgend Frequenz und Phase des Empfangssignals in jeweils einem Demodulator einer Frequenzregelschleife und einer Phasenregelschleife geregelt werden, bei dem das Empfangssignal digitalisiert und vor der Phasenregelung in einem signalangepaßten Formfilter gefiltert wird, dadurch gekennzeichnet, daß die Digitalisierung des Empfangssignals innerhalb der Frequenzregelschleife (100) durchgeführt wird, daß die Frequenzdetektion ebenfalls mit dem durch das Formfilter (140) gefilterten digitalisierten Empfangssignal durchgeführt wird und daß in der Phasenregelschleife (200) aus dem OQPSK-Signal ein QPKS-Signal zur Ansteuerung eines Phasendetektors (230) erzeugt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Erzeugung des QPKS-Signals aus dem OQPKS-Signal durch T/2-Verzögerung in der Phasenregelschleife (200) bewirkt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Frequenzdetektion mit einer um ein ganzzahliges Vielfaches- beispielsweise 4, reduzierten Pulsfolgefrequenz durchgeführt wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Pulsfolgefrequenz zur Ansteuerung des Phasendetektors (230) um ein Vielfaches, beispielsweise 4, vermindert wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß bei der Frequenzdetektion ein Signalspektrum durch FFT ermittelt und der Maximalwert der Spektrallinien bestimmt wird, daß in einem Iterationsverfahren ausgehend vom Maximalwert eine rechtsseitige Frequenzkonstante k_R und eine linksseitige Frequenzkonstante k_L nach einer Iterationsformel berechnet werden und daß mittels der Konstanten k_R und der Konstanten k_L eine Differenzfrequenz Δf zur Ansteuerung des ersten Oszillators (131) berechnet wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß aus dem QPSK-Signal der Phasenregelschleife ein Takt gewonnen wird und daß die Digitalisierung mit diesem Takt durchgeführt wird.

7. Vorrichtung zur Synchronisation des Empfangssignals einer OQPSK-Empfangseinrichtung zum Ausüben des Verfahrens nach einem oder mehreren der Ansprüche 1 bis 6 mit einem ZF-Demodulator, einem A/D-Wandler, einem Signalformfilter, einem Frequenzregelkreis, der einen Frequenzdetektor zur Steuerung eines Oszillators (NCO) und einen von dem Oszillator ansteuerbaren Demodulator aufweist, und mit einem Phasenregelkreis, der einen Phasendetektor zur Ansteuerung des Oszillators sowie eines Steuergenerators und einen von dem Steuergenerator ansteuerbaren komplexen Demodulator aufweist, dadurch gekennzeichnet, daß der A/D-Wandler (135) innerhalb der Frequenzregelschleife (100) dem Demodulator (130) nachgeschaltet ist, daß das Formfilter (140) mit dem Frequenzdetektor (150) und mit dem komplexen Demodulator (210) verbunden ist und daß zwischen dem komplexen Demodulator (210) und dem Phasendetektor (230) eine Verzögerungsschaltung (215) zur Erzeugung des QPSK-Signals vorgesehen ist.

8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß dem Frequenzdetektor (150) eine Datenreduktionsstufe (151) vorgeschaltet ist.

9. Vorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß dem Phasendetektor (230) eine Reduktionsschaltung (216) vorgeschaltet ist.

10. Vorrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß der Phasendetektor (230) einen Phasenregler (231) aufweist, wobei der Phasenregler (231) vorzugsweise als Costas-Regler ausgebildet ist, daß dem Phasenregler (231) zur Ansteuerung des Steuergenerators (250) ein PI-Regler (232) nachgeschaltet ist und daß der PI-Regler (232) zur Übertragung eines integralen Frequenzanteils mit dem Summierer (160) verbunden ist.

11. Vorrichtung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß der Verzögerungsschaltung (215) ein Taktgenerator (220) nachgeschaltet ist und daß der Taktgenerator (220) ausgangsseitig mit dem A/D-Wandler (135) und der Reduktionsschaltung (216) verbunden ist.