DE4331004B4

DE4331004B4 - Schaltungsanordnung einer Schnittstelle für über ein Parallelbussystem zusammengeschaltete Steuerung einer Vermittlungsanlage

Info

Publication number: DE4331004B4
Application number: DE19934331004
Authority: DE
Inventors: Klaus Maier; Alfons Weisenburger
Original assignee: Tenovis GmbH and Co KG
Current assignee: Tenovis GmbH and Co KG
Priority date: 1993-07-15
Filing date: 1993-09-13
Publication date: 2009-06-18
Anticipated expiration: 2013-09-14
Also published as: DE4331004A1

Abstract

Schaltungsanordnung einer Schnittstelle für über ein Parallelbussystem zusammengeschaltete Steuerungen einer Vermittlungsanlage, wobei ein Austausch von Informationen und Daten zwischen den Steuerungen stattfindet und durch die dabei erfolgende Adressierung der Pakete jede an das Parallelbussystem angeschlossene Steuerung erreichbar ist, bei der jeweils ein Sendepuffer und ein Empfangspuffer vorhanden ist, die von einer zugehörigen Sendesteuerung, bzw. einer Empfangssteuerung gesteuert und verwaltet werden und jeweils ein abzusendendes bzw. ein zu empfangenes Paket aufnehmen können, wobei für den direkten Anschluß der Schnittstelle zum Prozessorbus der zugeordneten Steuerung ein Busmanager vorgesehen ist, der aus Multiplexern und Demultiplexern besteht und von einer Schnittstellensteuerung eingestellt wird, die mit der Sendesteuerung und der Empfangssteuerung zusammenarbeitet, wobei die gesamte Schnittstelle von der Steuerung aus wie eines ihrer Bestandteile angesteuert und betrieben wird, und ein von der Steuerung zusammengestelltes Paket mit Hilfe der Schnittstellensteuerung und der Sendesteuerung in den Sendepuffer gelangt, wo es zunächst komplett empfangen wird, wobei ein Abtast-Erkenner...

Description

Die Erfindung betrifft eine Schaltungsanordnung einer Schnittstelle für über ein Parallelbussystem zusammengeschaltete Steuerungen einer Vermittlungsanlage nach dem Oberbegriff des Patentanspruchs 1.
In der Hauptanmeldung wird eine Schnittstelle für ein Parallelbussystem beschrieben, worüber Steuereinrichtungen einer Kommunikations-Vermittlungsanlage Informationen gegenseitig austauschen. Diese mit CBI bezeichneten Schnittstellen befinden sich auf allen Baugruppen, auf denen Steuereinrichtungen untergebracht sind, und sind in gleicher Weise an das Parallelbussystem angeschlossen. Eine Schnittstelle besteht aus mehreren Speicher- und Steuereinrichtungen, die in einem integrierten Schaltkreis zusammengefaßt sind. Der Informationsaustausch erfolgt grundsätzlich in Form von Datenpaketen, die von allen zu allen Schnittstellen gesendet werden. In jeder Schnittstelle CBI ist ein Sendepuffer und ein Empfangspuffer für die Aufnahme jeweils eines kompletten Paketes vorgesehen. Diese Sende- und Empfangspuffer reichen für den überwiegenden Teil aller Anwendungsfälle aus, so daß es nicht zweckmäßig ist, erhöhten Speicheraufwand innerhalb des integrierten Schaltkreises der Schnittstelle vorzusehen.
Die Anwendung von sogenannten FIFO-Speichern in einem Kommunikationssystem ist in der Europäischen Offenlegungsschrift 0 388 574 A1 beschrieben. Dabei handelt es sich um die Bildung von Warteschlangen in einem Vielfachzugriffssystem. Es kommt dabei darauf an, daß eine zuerst in einen FIFO-Speicher (first in-first out) eingetragene Zugriffsanforderung auch zuerst wieder ausgespeichert und bearbeitet wird. Derartige Speicher sind ihrer Anwendung entsprechend so konfiguriert, daß die Reihenfolge der Eintragungen beim Auslesen in gleicher Weise eingehalten wird. Da es sich um einen speziellen Speichertyp (FIFO) handelt, sind derartige Ausführungsformen nicht so preiswert erhältlich wie Speicher (RAM) mit allgemein wahlfreiem Zugriff und haben im allgemeinen eine geringere Specherkapazität.
Verschiedenste Schrittstellenschaltungen für Kommunikationsvermittlungssysteme sind aus WO 79/00318 , DE 3808413 C1 und WO 82/01095 A1 bekannt.
Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung anzugeben, womit eine Schnittstelle für ein Parallelbussystem, die als integrierter Schaltkreis ausgeführt und in der Hauptanmeldung näher beschrieben ist, durch eine externe Anschaltung eines einfachen Speichers ohne besondere Konfiguration so zu erweitern, daß ein erhöhter Informationsfluß für besondere Anwendungsfälle ermöglicht wird.
Zur Lösung dieser Aufgabe ist eine Merkmalskombination vorgesehen, wie im Patentanspruch 1 angegeben ist.
Damit wird in vorteilhafter Weise erreicht, daß neben einer einfachen Ausführung einer Schnittstelle für ein Parallelbussystem für den Betrieb eines zusätzlichen Speichers lediglich eine Speichersteuerung zusätzlich angeordnet werden muß. Diese Speichersteuerung ist so ausgelegt, daß ein zusätzlich angeschalteter Speicher mit wahlfreiem Zugriff (RAM) verwendet werden kann, der als FIFO-Speicher betrieben wird.
Weiterbildung der Erfindung ergeben sich aus den Unteransprüchen. So ist besonders relevant, daß Speicher verschiedener Größen angeschlossen werden können, wobei die Speichersteuerung gleich bleibt und durch eine äußere Beschaltung auf die Größe des angeschlossenen Speichers eingestellt wird.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand von Zeichnungen näher erläutert.
Es zeigt 1 die Anschaltung eines externen Speichers mit wahlfreiem Zugriff an eine Busschnittstelle
2 das Blockschaltbild des Speichers und der Speichersteuerung
In der 1 ist ein Teil der Busschnittstelle CBI dargestellt, welcher für den Betrieb des externen Speichers RAM zuständig ist. Die Funktionsgruppen: Busmanager BM, Schnittstellensteuerung UIC, Sendepuffer TB und Empfangspuffer RB entsprechen den gleichnamigen Baugruppen wie sie in der 2 der Hauptanmeldung dargestellt sind. Der Busmanager BM, welcher Multiplexer und Demultiplexer enhält, verbindet den Mikroprozessorbus MPBUS einer nicht dargestellten Steuereinrichtung, welcher die Busschnittstelle CBI zugeordnet ist, mit dem Parallelbussystem, an das der Sendepuffer TB und der Empfangspuffer RB angeschlossen sind. Wenn eine Busschnittstelle CBI mit einer zusätzlichen Speichersteuerung FC ausgestattet ist, so sind beim Busmanager BM zusätzliche Steuereingänge vorgesehen, die von der Speichersteuerung FC aus die Durchschaltung von Wegen zum zusätzlichen Speicher RAM bewirken. Außerdem enthält der Busmanager zusätzliche Ein- und Ausgänge, welche mit den Datenaus- und -eingängen des Speichers RAM verbunden sind. Die Speichersteuerung FC ist über Steuerleitungen CL mit der Schnittstellensteuerung UIC verbunden, worüber ein gegenseitiger Austausch von Steuerkriterien erfolgt. Mit den von der Schnittstellensteuerung UIC aus dem Zustand der gesamten Busschnittstelle CBI gewonnenen Kriterien, die der Speichersteuerung FC mitgeteilt werden, ist diese in der Lage, den Speicher RAM bei jedem Einschreib- oder Auslesevorgang zu adressieren.
Die in der 1 dargestellte strichpunktierte Linie gibt an, daß die Speichersteuerung FC sich innerhalb des integrierten Schaltkreises der Busschnittstelle CBI befindet. Der extern anschließbare Speicher RAM mit wahlfreiem Zugriff wird an die bereits beschriebenen Eingänge und Ausgänge des Busmanagers BM angeschlossen und kann je nach Anwendungsfall eine verschieden große Kapazität haben. Die davon abhängigen Grenzen der Adressierbarkeit werden der Speichersteuerung FC durch eine externe Beschaltung von zusätzlichen Eingängen SIZE1 bis SIZEn mitgeteilt. Dabei handelt es sich um eine fest eingestellte Codierung, die angibt, wieviele Pakete der extern angeschlossene Speicher RAM aufnehmen kann. Wenn in Ausnahmefällen eine mit einer Speichersteuerung FC ausgestattete Busschnittstelle CBI ohne externen Speicher RAM betrieben werden soll, so kann dies geschehen, indem beispielsweise diese Eingänge SIZE so beschaltet werden, daß sich eine Binärcodierung mit der Wertigkeit 0 ergibt.
Anhand der 2 wird nun beschrieben, auf welche Weise der extern angeschlossene Speicher RAM von der Speichersteuerung FC als sogenannter FIFO-Speicher so betrieben wird, daß ein zuerst aufgenommenes Paket auch zuerst wieder ausgelesen wird. Der Betrieb des Speichers RAM ist grundsätzlich so organisiert, daß für jedes von der Busschnittstelle CBI zu transferierende Paket ein eigener Speicherbereich PB1 bis PBn vorgesehen ist. Jeder dieser Speicherbereiche ist in seiner Kapazität entsprechend der maximal möglichen Paketgröße dimensioniert. Wenn also nach dem Einspeichern eines ersten Paketes, beispielsweise in den ersten Speicherbereich PB1 ein zweites Paket aufgenommen wird, so gelangt dieses in einen anderen Speicherbereich, z. B. PB3, auch dann, wenn der erste Speicherbereich PB1 durch das darin befindliche Paket nicht vollständig gefüllt ist.
Beim Empfang eines Paketes in der Busschnittstelle CBI wird von der Schnittstellensteuerung UIC der Speichersteuerung FC grundsätzlich mitgeteilt, ob das betreffende Paket vom Mikroprozessorbus MPBUS kommend über das nicht dargestellte Parallelbussystem ausgesendet werden soll oder ob ein von dort ankommendes Paket zum Mikroprozessorbus MPBUS gelangen soll. Dieses Kriterium wird von der Speichersteuerung FC als Richtungssignal R/T aufgenommen und bildet einen Teil der Ansteueradresse ADR für den Speicher RAM. Die Anordnung von Paketen in den einzelnen Paketbereichen PB1 bis PBn innerhalb des Speichers RAM ist also davon abhängig, ob das betreffende Paket von der Busschnittstelle CBI über das Parallelbussystem empfangen worden ist oder dorthin gesendet werden soll.
Da ein Paket byteweise übertragen wird, ist in der Speichersteuerung FC ein Bytezähler BC vorgesehen. Dieser Bytezähler BC wird nach jedem zu einem Paket gehörenden Byte um einen Schritt weitergeschaltet, so daß innerhalb eines für die Aufnahme eines Paketes vorgesehenen Speicherbereiches, z. B. PB1, die nächste Speicherzelle angesteuert werden kann. Die Einstellung des Bytezählers BC erfolgt von der Schnittstellensteuerung UIC.
Die Schnittstellensteuerung UIC stellt aus dem Inhalt eines Paketes, welches die Busschnittstelle CBI durchläuft fest, wie groß das betreffende Paket ist. Die Anzahl der Bytes, aus denen ein Paket besteht, wird am Anfang des Paketes mitgeteilt. Wenn die Schnittstellensteuerung UIC erkennt, daß die gleiche Anzahl von Bytes auf den Bytezähler gegeben wurde, die im Kopf des Paketes angegeben ist, so wird der dafür vorgesehene Paketzähler PC um einen Schritt weitergestellt. Dies bedeutet, daß das nächste vom Speicher RAM aufzunehmende Paket in einen der anderen Speicherbereiche PB2 bis PBn gelangt. Der Paketzähler PC dient auch dazu festzustellen, ob die Kapazitätsgrenze des Speichers RAM erreicht worden ist. Hierzu wird die Einstellung des Paketzählers PC an der Speichersteuerung FC verglichen mit einer äußeren Beschaltung von Eingängen SIZE1 bis SIZEn. Die an diesen Eingängen SIZE1 bis SIZEn anliegende Codierung gibt an, wie groß die Kapazität des angeschlossenen Speichers RAM ist.
Wie aus der 1 zu erkennen ist, ist der extern an die Busschnittstelle CBI angeschlossene Speicher RAM je nach Übertragungsrichtung entweder dem Sendepuffer TB vorgeschaltet oder dem Empfangspuffer RB nachgeschaltet. Wenn ein vom Mikroprozessorbus MPBUS kommendes abzusendendes Paket zum Parallelbussystem übertragen werden soll, so gelangt dieses zunächst in den extern angeschlossenen Speicher RAM. Dabei wird der Busmanager BM so eingestellt, daß der Mikroprozessorbus MPBUS mit den Eingängen des Speicher RAM verbunden wird. Die Speichersteuerung FC gibt dann eine entsprechende Adressierung auf den Adreßleitungen ADR ab und schaltet den Speicher RAM in den Schreibmodus. Somit wird das betreffende Paket in einen der dafür vorgesehenen Speicherbereiche PB1 bis PBn eingetragen. Wenn der Sendepuffer TB frei ist, so kann dieses Paket ausgelesen werden und unmittelbar in den Sendepuffer TB gelangen. Dabei wird von der Speichersteuerung FC der Auslesemodus für den Speicher RAM eingestellt. Hierzu dient mindestens eine Steuerleitung R/W, die zwischen der Speichersteuerung FC und dem Speicher RAM verläuft. Wenn der Sendepuffer TB belegt ist, so kann der Speicher RAM inzwischen weitere Pakete, die vom Mikroprozessorbus MPBUS kommen, aufnehmen. Diese Pakete werden in der gleichen Reihenfolge über den Busmanager BM jeweils einzeln nacheinander zum Sendepuffer TB übertragen, von wo aus sie auf das Parallelbussystem gelangen.
Wenn ein Paket vom Parallelbussystem empfangen wird, so gelangt dieses zunächst in den Empfangspuffer RB. Dieser Empfangspuffer RB ist wie auch der Sendepuffer TB jedoch nur in der Lage, jeweils ein einziges Paket aufzunehmen. Ein weiteres für die betreffende Busschnittstelle CBI bestimmtes Paket könnte also nur dann von dem Parallelbussystem aus empfangen werden, wenn der Empfangspuffer RB frei ist. Da die hier beschriebene Busschnittstelle CBI jedoch mit einem externen Speicher RAM und einer Speichersteuerung FC ausgestattet ist, wird ein im Empfangspuffer RB befindliches Paket sofort nach dessen vollständigem Empfang in den Speicher RAM übernommen. Dies geschieht dadurch, daß die Schnittstellensteuerung den Busmanager BM so einstellt, daß ein direkter Weg vom Empfangspuffer RB zu den Eingängen des Speichers RAM durchgeschaltet wird. Wie bereits beschrieben wurde erfolgt die Übertragung eines Paketes byteweise in einen durch entsprechende Adressierung vorgegebenen Speicherbereich PB1 bis PBn. Auf diese Weise können mehrere nacheinander zu empfangende Pakete in den Speicher RAM aufgenommen werden, wobei jeweils der Empfangspuffer RB für die Aufnahme eines neuen Paketes frei wird. Wenn im Speicher RAM Pakete enthalten sind, die über das Parallelbussystem empfangen worden sind, so wird dies von der Schnittstellensteuerung UIC dem betreffenden Mikroprozessor mitgeteilt. Der Mikroprozessor fordert dann über den Mikroprozessorbus MPBUS die im Speicher RAM befindlichen Pakete nacheinander an, wobei durch den Stand des Paketzählers PC in Verbindung mit dem Richtungssignal R/T innerhalb der Speichersteuerung FC dafür gesorgt wird, daß die Pakete in der gleichen Reihenfolge ausgelesen werden, wie sie eingespeichert worden sind.
Um dies zu erreichen, sind pro Übertragungsrichtung für das Einspeichern und für das Auslesen jeweils ein Bytezähler BC sowie ein Paketzähler PC vorhanden, so daß insgesamt 4 Bytezähler BC sowie 4 Paketzähler PC vorhanden sind. Für das Auslesen von Paketen aus dem Speicher RAM wird der jeweils dafür zuständige Paketzähler PC auf den Wert eingestellt, der den jeweils zuerst auszulesenden, bzw. als nächstes auszulesenden Speicherbereich PB1 bis PBn kennzeichnet. Außerdem wird der zugehörige Bytezähler BC für das Auslesen auf einen Wert eingestellt, welcher den Beginn eines Paketes kennzeichnet. Nach dem Auslesen eines jeden Bytes wird dieser Bytezähler BC um einen Schritt weitergestellt, so daß festgestellt werden kann, wann die Anzahl der Bytes erreicht wird, die der Bytezahl eines Paketes entspricht. Daran wird erkannt, daß ein Paket vollständig ausgelesen worden ist. Für den Fall, daß ein Auslesevorgang aus Prioritätsgründen unterbrochen werden muß, wird im Bytezähler BC für das Auslesen festgehalten, an welcher Stelle die Unterbrechung stattgefunden hat. Die Fortsetzung des Auslesevorgangs beginnt dann mit dem nächsten Byte, so daß die vorgegebene Reihenfolge der Bytes innerhalb eines Paketes sichergestellt ist. In Abhängigkeit davon, ob ein Einschreibvorgang oder ein Auslesevorgang innerhalb des Speichers RAM stattfindet, werden die Ausgänge der Bytezähler BC und der Paketzähler PC sowie das Richtungssignal R/T über nicht dargestellte Multiplexer auf das Adreßleitungsbündel ADR geschaltet. Die Speichersteuerung FC ist somit in der Lage, einen Speicher RAM mit wahlfreiem Zugriff wie einen FIFO-Speicher zu betreiben.
Bei Bedarf kann der vorhandene Speicher RAM vorübergehend außer Betrieb genommen werden, wenn ein Paket mit hoher Priorität gesendet oder empfangen werden soll. Es wird dann ein entsprechender Eintrag in ein in der Schittstellensteuerung UIC befindliches Statusregister vorgenommen. dadurch wird innerhalb des Busmanagers BM bewirkt, daß die über Multiplexer und Demultiplexer führenden Wege zwischen dem Mikroprozessorbus MPBUS und dem Sendepuffer TB oder dem Empfangspuffer RB direkt durchgeschaltet werden. Der Speicher RAM wird dann sozusagen umgangen, ohne daß darin befindliche Pakete verloren gehen. Diese im Speicher RAM befindlichen Pakete werden abgearbeitet, sobald die direkte Durchschaltung wieder aufgehoben ist.
Die Durchschaltung der Übertragungswege innerhalb des Busmanagers BM kann zeitlich verschachtelt stattfinden. Es können somit Pakete ohne feste Zeitzuteilung für das Senden und Empfangen in wahlfreier Reihenfolge entsprechend dem FIFO-Prinzip ein- und ausgespeichert werden.
Wenn eine Busschnittstelle CBI einer Baugruppe zugeordnet ist, die eine leistungsstarke Mikroprozessorsteuerung enthält, weil diese beispielsweise zentrale Steuerungsaufgaben zu bewältigen hat, so ist es zweckmäßig, diese mit einer zusätzlichen Speichersteuerung FC und einem extern angeschlossenen Speicher RAM auszustatten. Der dabei erzielbare Vorteil besteht darin, daß mehrere Pakete in beiden Übertragungsrichtungen im Speicher RAM aufgenommen werden können, so daß die Wahrscheinlichkeit eines Paketverlustes äußerst gering ist. Eine derartige Schnittstelle CBI ist also praktisch gegenüber dem Parallelbussystem immer empfangsbereit. Auch bei der Abarbeitung von über das Parallelbussystem zu sendenden Paketen ergibt sich für den zuständigen Mikroprozessor, daß durch den Speicher RAM jedes Paket zunächst sofort absetzbar ist, so daß zwischenzeitlich andere Aufgaben bewältigt werden können, während die Busschnittstelle CBI selbständig für das Absenden der Pakete sorgt.

Claims

Schaltungsanordnung einer Schnittstelle für über ein Parallelbussystem zusammengeschaltete Steuerungen einer Vermittlungsanlage, wobei ein Austausch von Informationen und Daten zwischen den Steuerungen stattfindet und durch die dabei erfolgende Adressierung der Pakete jede an das Parallelbussystem angeschlossene Steuerung erreichbar ist, bei der jeweils ein Sendepuffer und ein Empfangspuffer vorhanden ist, die von einer zugehörigen Sendesteuerung, bzw. einer Empfangssteuerung gesteuert und verwaltet werden und jeweils ein abzusendendes bzw. ein zu empfangenes Paket aufnehmen können, wobei für den direkten Anschluß der Schnittstelle zum Prozessorbus der zugeordneten Steuerung ein Busmanager vorgesehen ist, der aus Multiplexern und Demultiplexern besteht und von einer Schnittstellensteuerung eingestellt wird, die mit der Sendesteuerung und der Empfangssteuerung zusammenarbeitet, wobei die gesamte Schnittstelle von der Steuerung aus wie eines ihrer Bestandteile angesteuert und betrieben wird, und ein von der Steuerung zusammengestelltes Paket mit Hilfe der Schnittstellensteuerung und der Sendesteuerung in den Sendepuffer gelangt, wo es zunächst komplett empfangen wird, wobei ein Abtast-Erkenner vorgesehen ist, der einen im Ruhezustand des Parallelbussystems gesendeten Abtastcode mit einem der betreffenden Schnittstelle zugeordneten Adreßcode vergleicht und beim Erkennen der Übereinstimmung einen Sendebefehl für die Sendesteuerung abgibt, woraufhin das im Sendepuffer befindliche Paket ausgelesen und auf das Parallelbussystem gelangt, und wobei für den Empfang eines Paketes ein Header-Register, ein Adreßregister und ein Vergleicher vorgesehen sind, die bewirken, daß ein Paket nur dann vollständig in den Empfangspuffer gelangt und der Steuerung über den Busmanager angeboten wird, wenn die im Header-Register empfangene Adressierung des Paketes mit den in den Adreßregistern befindlichen Eintragungen bzw. der eigenen Adresse der Schnittstelle übereinstimmt, nach Patentanmeldung P 43 23 704.5, dadurch gekennzeichnet, daß in der Busschnittstelle (CBI) eine zusätzliche Speichersteuerung (FC) vorgesehen ist, woran ein sich außerhalb der Schaltungsanordnung befindlicher Speicher (RAM) mit wahlfreiem Zugriff angeschlossen ist, der sowohl für die Senderichtung als auch für die Empfangsrichtung mehrere komplette Pakete aufnehmen kann und über den Busmanager (BM) dem Sendepuffer (TB) vorgeschaltet ist sowie dem Empfangspuffer (RB) nachgeschaltet ist, daß dieser Speicher (RAM) von der Speichersteuerung (FC) wie ein FIFO-Speicher betrieben wird, wobei jeweils ein zuerst eingeschriebenes Paket auch als erstes wieder ausgelesen und weitergegeben wird, und daß in diesem Speicher (RAM) für jedes aufzunehmende Paket ein eigener Speicherbereich (PB1 bis PBn) vorgesehen ist, der in seiner Kapazität der maximal möglichen Paketgröße entspricht.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in der Speichersteuerung (FC) mehrere Bytezähler (BC) vorgesehen sind, mit denen das vollständige Einspeichern und das vollständige Auslesen eines Pakets ermittelt wird, daß mit mehreren in der Speichersteuerung (FC) befindlichen Paketzählern (PC) durch Differenzbildung die Anzahl der im Speicher (RAM) enthaltenen Pakete festgestellt wird, womit der jeweilige Füllstand ermittelt wird, daß der Speichersteuerung (FC) von der Schnittstellensteuerung (UIC) mit einem in einen Richtungsspeicher (R/T) einzutragendes Richtungssignal mitgeteilt wird, ob ein in den Speicher (RAM) einzutragendes Paket gesendet oder empfangen werden soll, und daß die in den Bytezählern (BC), in den Paketzählern (PC) und in einem Richtungsspeicher (R/T) befindliche Informationen zur Adressierung des Speichers (RAM) durch die Speichersteuerung (FC) beim Einschreiben und beim Auslesen dienen.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (RAM) verschieden groß bemessen werden kann, und daß der Speichersteuerung (FC) durch eine äußere Beschaltung von Eingängen (SIZE) die Kapazität des aktuell angeschlossenen Speichers (RAM) mitgeteilt wird, womit die Speichersteuerung (FC) feststellen kann, wann die Kapazitätsgrenze des Speichers (RAM) erreicht ist.
Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß mit dieser äußeren Beschaltung von Eingängen (SIZE) auch angegeben werden kann, daß eine Busschnittstelle (CBI), die eine Speichersteuerung (FC) enthält, trotzdem ohne Speicher (RAM) betrieben werden soll.
Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß eine vorübergehende Abschaltung des extern angeschlossenen Speichers (RAM) durch einen Eintrag in ein in der Schnittstellensteuerung (UIC) befindliches Statusregister erfolgen kann, ohne daß im Speicher (RAM) befindliche Pakete verloren gehen.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die verschiedenen Übertragungswege innerhalb des Busmanagers (BM) so durchgeschaltet werden, daß bei Bedarf eine zeitlich verschachtelte Paketübermittlung ohne feste Zeitzuteilung in mehreren Richtungen stattfinden kann.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die gesamte Busschnittstelle (CBI) als hoch-integrierter Schaltkreis mit oder ohne Speichersteuerung (FC) hergestellt wird, und daß ein handelsüblicher Speicher (RAM) mit wahlfreiem Zugriff extern an die Busschnittstelle (CBI) angeschlossen wird.