DE4324336A1 - Vorzeichensensitiver D/A-Umsetzer und Verfahren zum Betreiben eines solchen - Google Patents
Vorzeichensensitiver D/A-Umsetzer und Verfahren zum Betreiben eines solchenInfo
- Publication number
- DE4324336A1 DE4324336A1 DE4324336A DE4324336A DE4324336A1 DE 4324336 A1 DE4324336 A1 DE 4324336A1 DE 4324336 A DE4324336 A DE 4324336A DE 4324336 A DE4324336 A DE 4324336A DE 4324336 A1 DE4324336 A1 DE 4324336A1
- Authority
- DE
- Germany
- Prior art keywords
- bit
- circuit
- current
- dau
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/808—Simultaneous conversion using weighted impedances using resistors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft einen vorzeichensensitiven DAU (Digi
tal/Analog-Umsetzer), insbesondere eine Verbesserung zur
gemeinsamen Nutzung von Bit-Strombestimmungswiderständen für
jedes Bit des vorzeichensensitiven DAU durch einen internen
ersten und einen internen zweiten DAU-Schaltungsteil. Die
Erfindung betrifft auch eine Technik zum Ausgleichen der
Verstärkungen dieser beiden Schaltungsteile für jedes Bit.
Bei einem vorzeichensensitiven DAU ist das höchstsignifikan
te Bit des digitalen Eingangswortes ein "Vorzeichenbit",
das dann, wenn es "1" ist, anzeigt, daß die restlichen Bits
des digitalen Worts eine positive Zahl repräsentieren, und
das dann, wenn es "0" ist, anzeigt, daß eine negative Zahl
vorliegt. Ein herkömmlicher vorzeichensensitiver DAU bein
haltet zwei getrennte, interne DAU-Schaltungsteile, einen
zum Umwandeln positiver Eingangszahlen in einen analogen
Ausgangsstrom, und den anderen zum Umwandeln negativer Ein
gangszahlen in einen entsprechenden Ausgangsstrom. Die Bit
schaltströme der beiden internen DAU-Schaltungsteile werden
in einer einzigen Stromsammelleitung aufsummiert. Das Vor
zeichenbit des digitalen Eingangswortes wird dazu verwendet,
um zwischen dem "positiven" und dem "negativen" internen
DAU-Schaltungsteil umzuschalten.
Fig. 4 zeigt den inneren Aufbau zur Behandlung jeweils des
selben Bits in den beiden internen DAU-Schaltungsteilen für
einen herkömmlichen vorzeichensensitiven DAU. Eine gestri
chelte Linie 110 umschließt eine typische Bitschaltung für
einen der internen DAU-Schaltungsteile, der als "DAUA" be
zeichnet wird. Die Bitschaltung DAUA beinhaltet Bitschalter
15, 16 und einen laserabstimmbaren Bit-Strombestimmungswi
derstand 270 sowie einen npn-Transistor 17. Eine gestrichel
te Linie 120 umschließt die entsprechende Bitschaltung des
anderen internen DAU-Schaltungsteils, der als "DAUB" be
zeichnet wird und für das entsprechende Bit gilt. Genauer
gesagt, weist die Bitschaltung 120 Bitschalter 19, 20, einen
npn-Transistor 18 und einen abstimmbaren Bit-Strombestim
mungswiderstand 280 auf.
An die Basiselektroden der npn-Transistoren 17 und 18 wird
eine genaue Vorspannung VBIAS gelegt. Die Emitter dieser
Transistoren legen eine genaue Spannung an die strombestim
menden Widerstände 270 und 280. Eine (nicht dargestellte)
Steuerschaltung, die auf das digitale Eingangswort an
spricht, legt geeignete Bitschalter-Auswahlsignale an Gate
elektroden 24 und 25 der Bitschalter-MOSFETs 15, 16, ab
hängig davon, ob das entsprechende Bit des aktuellen digita
len Eingangsworts "1" oder "0" ist, wenn das aktuelle digi
tale Eingangswort einer positiven Zahl entspricht. Wenn das
aktuelle digitale Eingangswort einer negativen Zahl ent
spricht, werden durch die Steuerschaltung geeignete Bitaus
wahlsignale an die MOSFET-Gateelektroden 26 und 29 der Bit
schalter 19, 20 gelegt, abhängig davon, ob das entsprechende
Bit des digitalen Eingangsworts "1" oder "0" ist. Bei her
kömmlichen vorzeichensensitiven DAUs sind die internen
Schaltungsteile DAUA und DAUB in im wesentlichen getrennten
Bereichen eines integrierten Schaltungschips angeordnet. Da
her sind die Bit-Strombestimmungswiderstände 270 und 280
ebenfalls in im wesentlichen voneinander getrennten Chipbe
reichen angeordnet. Auch die Stromquellentransistoren 17 und
18 sind in im wesentlichen getrennten Chipbereichen vorhan
den. Beim derzeitigen Stand der Technik können die Basis/
Emitter-Spannungen der Transistoren 17 und 18 voneinander
verschieden sein, und zwar häufig um bis zu 1 bis 5 Milli
volt, abhängig vom Herstellprozeß und der Transistorgeome
trie. Da es wesentlich ist, daß die "Verstärkungen" der
Schaltungsteile DAUA und DAUB identisch sind, um eine harmo
nische Verzerrung von Ausgangssignalen zu vermeiden, wie sie
auf Eingangssignale, wie digitale Audioeingangssignale hin
erzeugt werden, müssen die Bit-Strombestimmungswiderstände
270 und 280 während der Herstellung abgestimmt oder einge
stellt werden, um die obigen Unterschiede hinsichtlich der
Basis/Emitter-Spannungen der Transistoren 17 und 18 zu kom
pensieren, und um auch prozeßabhängige Unterschiede der Wer
te der Widerstände 270 und 280 zu kompensieren. Je mehr Ein
stellbarkeit oder Abstimmbarkeit für die Bit-Strombestim
mungswiderstände erforderlich ist, desto größer ist die
Chipfläche, die sie einnehmen müssen. Ferner ist die inte
grierte Schaltung um so empfindlicher gegenüber Parameter
verschiebungen, wie sie durch den verwendeten Gehäuseher
stellungsprozeß für die integrierte Schaltung hervorgerufen
werden, je mehr Transistoren in der integrierten Schaltung
vorhanden sind und je größer der Abstand zwischen den Tran
sistoren ist, der genau eingehalten werden muß.
Derzeit besteht ein noch nicht erfüllter Bedarf für einen
DAU, der dazu in der Lage ist, positive und negative digita
le Eingangszahlen auf möglichst kleiner Chipfläche in ein
entsprechendes analoges Ausgangssignal umzusetzen, wobei im
Gleichgewicht stehende Verstärkungen für die internen Schal
tungsteile DAUA und DAUB vorhanden sind, um harmonische
Verzerrungen eines digitalen Eingangsworts so weit wie mög
lich zu verringern.
Demgemäß ist es eine Aufgabe der Erfindung, einen vorzei
chensensitiven DAU anzugeben, der nur eine kleine Chipfläche
für die integrierte Schaltung aufweist und der genau ausge
glichene Verstärkungen der internen DAU-Schaltungsteile auf
weist, um Verzerrungen beim Umsetzen eines digitalen Ein
gangssignals auszuschließen, insbesondere beim Umsetzen
eines sich zeitlich ändernden digitalen Eingangssignals.
Weiterhin ist es eine Aufgabe der Erfindung, ein Verfahren
zum Betreiben eines DAU in solcher Weise anzugeben, daß die
vorstehenden Bedingungen erfüllt sind.
Die Erfindung ist für den DAU durch die Merkmale von An
spruch 1 und für das Verfahren zum Betreiben eines solchen
durch die Merkmale der unabhängigen Ansprüche 7 und 8 gege
ben.
Kurz gesagt, weist ein modifizierter vorzeichensensitiver
DAU gemäß einem Ausführungsbeispiel der Erfindung einen er
sten internen DAU-Schaltungsteil mit einer ersten Anzahl von
Bitumschaltstufen auf, die auf ein Eingangswort mit einem
Vorzeichenbit und einem digitalen Datenwort ansprechen, und
einen zweiten internen DAU-Schaltungsteil auf, der dieselbe
Anzahl von Bitumschaltstufen aufweist, die auf das Eingangs
wort ansprechen. Jede Bitumschaltstufe ist mit einem zugehö
rigen Stromquellentransistor gekoppelt. Eine erste Anzahl
binärgewichtender Bit-Strombestimmungs-Widerstandsschaltun
gen, die auf die Bits des digitalen Datenworts ansprechen,
sind zwischen eine Bezugsspannungsleitung und die Emitter
der Stromquellentransistoren des ersten internen DAU-Schal
tungsteils und des zweiten internen DAU-Schaltungsteils ge
schaltet. Eine Decodierschaltung speichert eine erste Code
gruppe zum Umwandeln jedes der möglichen Werte des Eingangs
wortes in Bitschalter-Eingangssignale für jede der Bitum
schaltstufen der ersten internen DAU-Schaltung, und eine
zweite Codegruppe zum Umwandeln jeder der möglichen Werte
des Eingangsworts in Bitschalter-Eingangssignale für jede
der Bitumschaltstufen des zweiten internen DAU. Jede Bit-
Strombestimmungs-Widerstandsschaltung beinhaltet einen Wi
derstand mit relativ hohem Wert, einen abstimmbaren Bit-
Strombestimmungswiderstand, der hauptsächlich den Bitstrom
für die zugehörige Bitumschaltstufe bestimmt, und einen Wi
derstand mit relativ geringem Wert, sowie abstimmbare erste
und zweite Verstärkungsausgleichswiderstände, die jeweils
zwischen den Bit-Strombestimmungswiderstand und den Emitter
der Stromquellentransistoren des ersten und des zweiten in
ternen DAU-Schaltungsteils geschaltet sind, die diesem Bit
entsprechen. Die Bitumschaltstufen beinhalten jeweils einen
ersten und einen zweiten MOSFET, wobei die Gateelektrode des
ersten MOSFET so angeschlossen ist, daß sie ein Bitumschalt
signal abhängig vom Zustand des entsprechenden Bits eines
digitalen Datenworts und des Vorzeichenbits des aktuellen
Eingangsworts empfängt, wobei die Source mit dem Kollektor
des Stromquellentransistors verbunden ist, und wobei die
Drainelektrode mit einer Stromsummierleitung verbunden ist.
Die Gateelektrode des zweiten MOSFET ist so angeschlossen,
daß sie den logischen Komplementärwert des Bitumschaltsig
nals empfängt, wobei die Sourceelektrode mit dem Kollektor
des Stromquellentransistors verbunden ist, und wobei der
Drain mit einer Bitstrom-Leckageleitung verbunden ist.
Die Erfindung wird im folgenden anhand eines durch Figuren
veranschaulichten Ausführungsbeispiels näher erläutert.
Fig. 1 ist ein Blockdiagramm des Ausführungsbeispiels des
erfindungsgemäßen vorzeichenempfindlichen DAU.
Fig. 2 ist ein schematisches Schaltbild, das zwei typische
Bitschaltungen des ersten und des zweiten internen DAU-
Schaltungsteils veranschaulicht, die sich beim bevorzugten
Ausführungsbeispiel für jedes Bit in denselben Bit-Strombe
stimmungswiderstand teilen.
Fig. 3 ist ein Diagramm zum Beschreiben des Ausgleichs der
Verstärkungen des internen ersten und zweiten DAU-Schal
tungsteils in Fig. 2, zum Vermeiden einer harmonischen Ver
zerrung analoger Ausgangssignale, wie sie auf ein digitales
Eingangssignal hin erzeugt werden.
Fig. 4 ist ein Schaltbild interner Bitschaltungen eines her
kömmlichen vorzeichensensitiven DAU.
Fig. 1 zeigt einen vorzeichensensitiven DAU 10. Ein digita
les Eingangswort mit 20 Bit wird an einen Vorzeichencodeum
setzer 31 gelegt. Das digitale Eingangswort beinhaltet ein
Vorzeichenbit, dem ein Datenfeld mit einem 19-Bit-Datenwort
folgt. Die Vorzeichencodeumsetzerschaltung 31 wandelt die
verschiedenen 19 Bits des Eingangsdatenworts in 39 Bitum
schaltsignale um, von denen 20 durch einen Bus 35A an Ein
gänge eines 19-Bit-Signalspeichers 32A gelegt werden und die
anderen 19 Bitumschaltsignale durch einen Bus 35B den Ein
gängen eines 19-Bit-Signalspeichers 32B zugeführt werden.
Der Signalspeicher 32A ist in Fig. 1 als "Signalspeicher für
den DAUA" bezeichnet, und der Signalspeicher 32B ist als
"Signalspeicher für den DAUB" bezeichnet. (Die 20 Bitum
schaltsignale auf dem Bus 35A beinhalten 19 Bitumschaltsig
nale zuzüglich eines Vorzeichenbitsignals, wie unter 35A und
32A in Fig. 1 dargestellt).
Der Signalspeicher 32A erzeugt Bitumschalt-Eingangssignale
auf 40 Ausgangsleitungen 34A, die mit den Gateelektroden
verschiedener Bitumschalt-MOSFETs im Schaltungsteil DAUA ei
ner vorzeichensensitiven DAU-Schaltung 33 verbunden sind.
Auf ähnliche Weise erzeugt der Signalspeicher 32B Bitum
schaltsignale auf 38 Bitumschalt-Auswahlleitungen 34B, die
an die Gateelektroden der verschiedenen Bitumschalt-MOSFETs
im internen Schaltungsteil DAUB der vorzeichensensitiven
DAU-Schaltung 33 gelegt werden. Das Ausgangssignal der vor
zeichensensitiven DAU-Schaltung 33 ist ein in der Leitung 14
fließender Strom IOUT wie in Fig. 1 dargestellt.
Die Vorzeichencode-Umsetzerschaltung 31 beinhaltet einen
ROM, der die in der Tabelle 1 dargestellte Eingangscode-Um
setzerinformation beinhaltet. In Tabelle 1 zeigt die linke
Spalte die möglichen Werte für die ersten sechs höchstsigni
fikanten Bits des oben angegebenen 20-Bit-Eingangsdaten
worts. Diese Werte reichen von der größten positiven Zahl
111111 über den Vorzeichenwechsel-Nullpunkt (BPZ = bipolar
zero crossing point) 100000 bis zur größten negativen Zahl
000000. Das erste (linke) Bit jeder der Zahlen in Tabelle 1
ist das Vorzeichenbit, so daß alle Zahlen im oberen Teil der
linken Spalte positive Zahlen sind und alle Zahlen im unte
ren Teil der linken Spalte negative Zahlen sind. Die darge
stellte Reihenfolge ist diejenige aufsteigender Binärzahlen
von der größten negativen Zahl 000000 bis zur größten posi
tiven Zahl 111111.
Die mittlere Spalte von Tabelle 1 zeigt die Bitumschaltsig
nale, wie sie von der Vorzeichencode-Umsetzerschaltung 31
erzeugt werden und durch die 20 Busleitungen 35A und die
nichtinvertierenden Ausgänge der zugehörigen Signalspeicher
32A in Fig. 1 den in Fig. 2 dargestellten Gateelektroden der
verschiedenen Stromschalter-MOSFETs für das linke Bit zuge
führt werden, wie dem MOSFET 15 des DAUA. Jeder Signalspei
cher im Block 32A weist auch einen invertierenden oder Kom
plementärausgang auf, der mit der Gateelektrode eines zuge
hörigen rechten MOSFET verbunden ist, wie mit dem MOSFET 16
in Fig. 2. (Dem Fachmann ist es bekannt, daß für jeden Bit
schalter die Gateelektroden seiner zwei MOSFETs auf komple
mentären logischen Pegeln stehen, so daß der eine der Bitum
schalt-MOSFETs ein- und der andere ausgeschaltet ist).
Auf ähnliche Weise zeigt die rechte Spalte in Tabelle 1 die
Bitumschaltsignale, wie sie von der Vorzeichencode-Umsetzer
schaltung 31 erzeugt werden und über die 19 Busleiter 35B
und die nichtinvertierenden Ausgänge der 19 Signalspeicher
32B in Fig. 1 an die in Fig. 2 dargestellten Gateelektroden
der Stromschalter-MOSFETs für das linke Bit zugeführt- wer
den, wie dem MOSFET 19 des DAUB. Jeder Signalspeicher im
Block 32B weist auch einen invertierenden oder Komplementär
ausgang auf, der mit der Gateelektrode eines zugehörigen
rechten MOSFET verbunden ist, wie des MOSFET 20 des DAUB in
Fig. 2.
In Fig. 2 sind die interne Bitumschaltstufe und die zugehö
rige Bitstromquelle für zwei der 19 Bits in der vorzeichen
sensitiven DAU-Schaltung 33 von Fig. 1 dargestellt. Gestri
chelte Linien 11 und 12 umgeben die Bitumschaltstufe sowohl
des DAUA als auch des DAUB für das höchstsignifikante Bit,
d. h. für das "Bit 1" des 19-Bit-Eingangsdatenworts, das im
digitalen 20-Bit-Eingangswort enthalten ist, wobei das Bit 1
(MSB) des digitalen 20-Bit-Eingangswortes das Vorzeichenbit
ist. Gestrichelte Linien 11A und 12A zeigen die entsprechen
de Bitumschaltstufe für das geringstsignifikante Bit 19 der
digitalen 19-Bit-Eingangszahl. Die Bitumschaltstufen für die
anderen 17 Bits des 19-Bit-Eingangsdatenworts sind ähnlich.
Die Bitumschaltstufe für das Bit 1 des DAUA beinhaltet n-Ka
nal-Bitumschalt-MOSFETs 15 und 16, deren Sourceelektroden
gemeinsam mit dem Kollektor eines npn-Stromquellentransi
stors 17 verbunden sind. Die Gateelektrode des MOSFET 15 ist
mit einer der Leitungen 34A in Fig. 1 verbunden, und zwar
mit derjenigen vom Signalspeicher im Block 32A in Fig. 1,
der dem Bit 1 entspricht. Der logisch komplementäre Ausgang
desselben Signalspeichers ist mit der Gateelektrode 25 des
n-Kanal-MOSFET 16 verbunden.
Die Drainelektrode des MOSFET 15 ist mit der Stromsummier
leitung 14 verbunden. Die Drainelektrode des MOSFET 16 ist
mit der elektrisch mit Masse verbundenen Bitstrom-"Leckage"-
Leitung verbunden. Die Basiselektrode des npn-Stromquellen
transistors 17 erhält die Spannung VBIAS, und seine Emitter
elektrode ist mit einer Elektrode eines laserabstimmbaren
Verstärkungsausgleichswiderstands 27 aus Nichrom verbunden,
dessen anderer Anschluß über eine Leitung 21 mit einer Elek
trode eines laserabstimmbaren, binärgewichtenden Bit-Strom
bestimmungswiderstandes 30 aus Nichrom verbunden ist. Der
untere Anschluß des Bit-Strombestimmungswiderstandes 30 ist
an die Spannung -VCC angeschlossen.
Die Sourceelektroden von n-Kanal-Bitumschalt-MOSFETs 19 und
20 für das Bit 1 des DAUB sind miteinander verbunden und an
den Kollektor eines npn-Stromquellentransistors 21 ange
schlossen, dessen Basis die Spannung VBIAS zugeführt wird.
Die Drainelektroden der MOSFETs 19 und 20 sind mit der
Stromsummierleitung 14 bzw. der Stromleckageleitung 13 ver
bunden. Die Gateelektroden 26 und 29 der MOSFETs 19 und 20
sind mit einem Paar Leitungen 34B in Fig. 1 verbunden, die
das Ausgangssignal und das komplementäre Ausgangssignal ei
nes zugehörigen Signalspeichers in der Signalspeicherschal
tung 32B erhalten. Der Emitter des Stromquellentransistors
21 ist mit einem laserabstimmbaren Verstärkungsausgleichwi
derstand 28 verbunden, dessen unterer Anschluß über eine
Leitung 21 mit einem binärgewichtenden Bit-Strombestimmungs
widerstand 30 verbunden ist.
Die Struktur des Bitschalters und der Bit-Strombestimmungs
schaltung für jedes der restlichen 18 Bits der Schaltungs
teile DAUA und DAUB des vorzeichensensitiven DAUC ist im we
sentlichen dieselbe wie für das Bit 1, wobei die Bit-Strom
bestimmungswiderstände, wie der Widerstand 30, binär im Ver
hältnis zueinander auf herkömmliche Weise gewichtet sind.
Gemäß einem Gesichtspunkt der Erfindung teilen sich die bei
den internen Schaltungsteile DAUA und DAUB der Bitumschalt
stufe für jedes Bit in denselben binärgewichtenden Bit-
Strombestimmungswiderstand. Z.B. teilen sich für das Bit 1
die Bitschalter 15, 16 des DAUA und die Bitschalter 19, 20
des DAUB in denselben binärgewichtenden Bit-Strombestim
mungswiderstand 30. Es wird auf den Gegensatz von Fig. 2 in
bezug auf die bekannte Schaltung von Fig. 4 hingewiesen, in
der die Bitschalter 15, 16 nur mit dem Bit-Strombestimmungs
widerstand 270 des Schaltungsteils DAUA verbunden sind, und
bei der (für dasselbe Bit) die Bitschalter 19, 20 mit einem
getrennten, binärgewichtenden Bit-Strombestimmungswiderstand
280 verbunden sind, der wahrscheinlich in einem wesentlich
anderen Bereich des integrierten Schaltungschips angeordnet
ist als der Bit-Strombestimmungswiderstand 270.
Es ist zu beachten, wenn derselbe Strom durch die Stromsum
mierleitung 14 von Fig. 2 fließt, wie durch dieselbe Leitung
14 in Fig. 4 für ein entsprechendes Bit, der Widerstands
wert des Bit-Strombestimmungswiderstandes 30 in Fig. 2 halb
so groß sein kann wie der Widerstandswert jeder der Bit-
Strombestimmungswiderstände 270 und 280 in Fig. 4. Dies
gilt, da in Fig. 2 die Bitumschaltströme für die beiden
Schaltungsteile DAUA und DAUB durch denselben Bit-Strombe
stimmungswiderstand 30 fließen, wohingegen in Fig. 4 ein ge
trennter Bitstrom durch jeden der Bit-Strombestimmungswider
stände 270 und 280 fließt.
Ferner sind in der Schaltung von Fig. 2 nur halb so viele
Bit-Strombestimmungswiderstände, wie der Widerstand 30, er
forderlich, wie bei der bekannten Schaltung von Fig. 4. Dem
gemäß ist die für die binärgewichtenden Bit-Strombestim
mungswiderstände erforderliche Fläche des integrierten
Schaltungschips beim erfindungsgemäßen Aufbau von Fig. 2 un
gefähr nur ein Viertel der Chipfläche, wie sie für die Bit-
Strombestimmungswiderstände, wie die Widerstände 270 und
280, von Fig. 4 erforderlich ist.
Gemäß Fig. 2 werden der Verstärkungsausgleichswiderstand 27
für den DAUA und der Verstärkungsausgleichswiderstand 28 für
den DAUB für das Bit 1 während der Herstellung der inte
grierten Schaltung mit einem Laser abgestimmt, um die Ver
stärkungen für das Bit 1 im DAUA und im DAUB zur Überein
stimmung zu bringen. Der Bit-Strombestimmungswiderstand 30
wird mit einem Laser abgestimmt, um dafür zu sorgen, daß das
Bit 1 in richtiger Weise zum binärgewichteten Strom IOUT des
vorzeichensensitiven DAU 10 beiträgt. Das Abstimmen des ein
zigen Bit-Strombestimmungswiderstandes 30 sorgt für ein Ein
stellen der Bitgewichtung für dieses Bit sowohl für den DAU
als auch den DAUB.
In Fig. 2 sind die Widerstandswerte der Verstärkungsaus
gleichswiderstände 27 und 28 klein im Vergleich zum Wider
standswert des Bit-Strombestimmungswiderstandes 30. Ein bei
spielhafter Wert für den Bit-Strombestimmungswiderstand 30
ist 5,5 Kiloohm, wohingegen die Nennwerte der Verstärkungs
ausgleichswiderstände 27 und 28 ungefähr 3,1 Kiloohm sind.
Um das Erfordernis für ein Ausgleichen der Verstärkungen der
Schaltungsteile DAUA und DAUB zum Verringern harmonischer
Verzerrungen besser zu verstehen, ist es von Hilfe auf die
Fig. 3 Bezug zu nehmen, in der der analoge Ausgangsstrom
IOUT über der Zeit aufgetragen ist. Eine gestrichelte 41 re
präsentiert ein ideales sinusförmiges Signal, wie es dann
wiedergegeben wird, wenn der Wert des digitalen 20-Bit-Ein
gangsworts vom bipolaren Nullwert (BPZ) I0 zum maximalen po
sitiven Wert +IMAX erhöht wird, dann über den BPZ-Wert zum
maximalen negativen Wert -IMAX verringert wird und dann wie
der auf den bipolaren Nullpegel I0 erhöht wird. Der positive
und der negative Abschnitt des sinusförmigen Signalzuges 41
sind symmetrisch, so daß keine harmonische Verzerrung ent
halten ist.
Wenn die Verstärkungen der Schaltungsteile DAUA und DAUB
nicht genau gleich sind, stimmt die Signalform des Ausgangs
stroms IOUT nicht genau mit der Form des idealen Signalver
laufs 41 überein. Wenn z. B. die Verstärkung des Schaltungs
teils DAUB etwas zu klein und die Verstärkung des Schal
tungsteils DAUA etwas zu groß ist, tritt eine verzerrte Si
nuswelle auf, wie sie in Fig. 3 mit einer ausgezogenen Linie
durch den Signalverlauf 40 für IOUT dargestellt ist, der
harmonische Verzerrungen in beträchtlichem Ausmaß enthält.
Gemäß der Erfindung wird ein Bit des DAUA eingeschaltet, um
mit seinem Bitstrom zum Strom IOUT in der Stromsummierlei
tung 14 beizutragen, und das entsprechende Bit des DAUB wird
ausgeschaltet, um mit seinem Bitstrom zum Strom auf der
Stromleckageleitung 13 beizutragen. Der Strom IOUT wird un
ter diesen Bedingungen gemessen. Dann wird das Bit des DAUB
eingeschaltet und das Bit des DAUA wird ausgeschaltet und
der Strom IOUT wird, erneut gemessen. Wenn der Absolutwert
der ersten Messung von IOUT den zweiten überschreitet, weist
der Verstärkungsausgleichwiderstand 27 einen zu geringen
Wert auf und er wird mit einem Laser abgestimmt, um den Wert
des Stroms IOUT bei eingeschaltetem DAUA und ausgeschaltetem
DAUB zu erniedrigen, um Übereinstimmung mit der zweiten Mes
sung des Stroms IOUT zu erzielen. Wenn der Absolutwert der
zweiten Messung von IOUT den ersten Wert überschreitet, ist
der Widerstandswert des Verstärkungsausgleichwiderstandes 28
zu niedrig und er wird mit einem Laser abgestimmt, um seinen
Widerstandswert und demgemäß den Wert von IOUT bei einge
schaltetem DAUB und ausgeschaltetem DAUA zu erhöhen, um
Übereinstimmung mit der ersten Messung von IOUT zu erzielen.
Nachdem dieser "Verstärkungsausgleich" abgeschlossen ist,
wird der Bit-Strombestimmungswiderstand 30 mit einem Laser
so abgestimmt, daß die Summe der Absolutwerte von IOUT bei
eingeschaltetem DAUA und ausgeschaltetem DAUB sowie von IOUT
bei eingeschaltetem DAUB und ausgeschaltetem DAUA mit dem
gewünschten binärgewichteten Strom für dieses Bit überein
stimmen, wie er erzielt würde, wenn getrennte Bit-Strombe
stimmungswiderstände 270 und 280 wie in Fig. 4 statt dessen
benutzt würden. Der Verstärkungsausgleichwiderstand 28 und
der Bit-Strombestimmungswiderstand 30 werden nach Bedarf mit
einem Laser abgestimmt, um dafür zu sorgen, daß der obere
Abschnitt des Signalzuges 40 des Stroms IOUT mit dem oberen
Abschnitt des idealen Signalverlaufs 41 übereinstimmt. Der
Verstärkungsausgleichwiderstand 27 und der Bit-Strombestim
mungswiderstand 30 werden nach Bedarf mit einem Laser abge
stimmt, um dafür zu sorgen, daß der untere Abschnitt des
Signalverlaufs 40 des Stroms IOUT mit dem unteren Abschnitt
des idealen Signalverlaufs 41 übereinstimmt.
Der Betrieb des modifizierten, vorzeichenempfindlichen DAU
10 kann ferner unter Bezugnahme auf Tabelle 1, Fig. 1 und
Fig. 3 verstanden werden.
Gemäß Tabelle 1 werden für den Wertebereich des digitalen
20-Bit-Eingangsworts (mit dem Vorzeichenbit und dem 19-Bit-
Eingangsdatenwort) von 100000 bis 111111 die Bits des DAUA
durch die Vorzeichencode-Umsetzerschaltung 31 auf den Wert
11111 zuzüglich eines zusätzlichen Stroms für das LSB 1 ein
gestellt, wie er von einer zusätzlichen LSB-Stromschaltung
37 in Fig. 2 erzeugt wird, wenn das Vorzeichenbit "1" ist.
Für denselben Wertebereich wird das digitale 19-Bit-Ein
gangswort über die Vorzeichencode-Umsetzerschaltung 31, den
Bus 35B, den DAUB-Signalspeicher 32B und den Bus 34B dem
DAUB zugeführt, um den oberen Abschnitt des Signalverlaufs
40 für den Strom IOUT in Fig. 4 zu erzeugen. Die 14 weniger
signifikanten Bits des digitalen 20-Bit-Eingangsdatenworts
und die restlichen entsprechenden Bits in den Schaltungstei
len DAUA und DAUB werden gemäß einem entsprechenden Muster
verarbeitet, was jedoch für eine bessere Veranschaulichung
in Tabelle 1 nicht dargestellt ist.
Für negative Werte des digitalen Eingangswortes, bei denen
das Vorzeichenbit "0" ist, zeigt Tabelle 1, daß die entspre
chenden Bits des DAUA alle zwischen "0" und "1" durchlaufen,
um die Änderung von IOUT für den unteren oder "negativen"
Abschnitt des Signalzuges 40 von IOUT in Fig. 3 zu erzeugen,
also unterhalb des bipolaren Nulldurchgangspegels I₀. Für
denselben Bereich des digitalen Eingangswortes ist der
Schaltungsteil DAUB völlig abgeschaltet, wie dies durch die
Werte "0" in der unteren Hälfte der rechten Spalte in Tabel
le 1 dargestellt ist. Die 14 weniger signifikanten Bits des
negativen digitalen Eingangswortes sind in Tabelle 1 eben
falls nicht dargestellt, folgen jedoch einem ähnlichen Mu
ster.
Wenn alle DAUA-Verstärkungsausgleichwiderstände, wie der Wi
derstand 27, und alle DAUB-Verstärkungsausgleichwiderstände,
wie der Widerstand 28, während der Herstellung mit einem La
ser abgestimmt werden, um zu gewährleisten, daß für jedes
Bit gleiche Bitströme durch die Schaltungsteile DAUA und
DAUB fließen, dann stimmt der obere Abschnitt des Signalver
laufs 40 von IOUT in Fig. 3 mit dem idealen Signalverlauf 41
für 19 Bits in Fig. 3 überein, und IOUT enthält demgemäß nur
sehr wenig harmonische Verzerrung.
Ferner wird dieser Vorteil auch mit wesentlich weniger zeit
aufwendiger Laserabstimmarbeit als bei der bekannten Schal
tung von Fig. 4 erzielt. Die für die gewichtenden Bit-Strom
bestimmungswiderstände, wie den Widerstand 30 erforderliche
Chipfläche wird ungefähr um den Faktor 4 verringert, was zu
wesentlich geringeren Herstellkosten führt.
Es ist zu beachten, daß der Verstärkungsausgleich zwischen
den Schaltungsteilen DAUA und DAUB durch das Einstellen von
Metalleitungen erzielt werden könnte, um einzelne Emitterbe
reiche der Transistoren 17 und 21 abzuklemmen, um dadurch
deren VBE-Spannungen zur Übereinstimmung zu bringen. Es
könnten auch abstimmbare Nebenschluß-Stromquellenschaltungen
mit den Emittern der Transistoren 17 bzw. 21 verbunden sein,
um die VBE-Spannungen der Transistoren 17 und 21 zur Über
einstimmung zu bringen und dadurch die Verstärkungen des
DAUA und des DAUB auszugleichen.
Claims (8)
1. Vorzeichensensitiver DAU (33), der ein Eingangswort
empfängt, das ein Vorzeichenbit und ein digitales Datenwort
umfaßt, mit:
- a) einer ersten internen DAU-Schaltung mit einer ersten An zahl von Bitumschaltstufen (11, 12), die auf das Eingangs wort ansprechen, wobei jede Bitumschaltstufe mit einem ent sprechenden Stromquellentransistor (17) verbunden ist, und mit einer zweiten internen DAU-Schaltung mit der ersten An zahl von Bitumschaltstufen (11A, 12A), die auf das Eingangs wort ansprechen, wobei jede Bitumschaltstufe der zweiten in ternen DAU-Schaltung mit einem zugehörigen Stromquellentran sistor (21) verbunden ist; und
- b) einer ersten Anzahl binärgewichtender Bit-Strombestim mungs-Widerstandsschaltungen (30), die jeweils einem Bit des digitalen Datenworts entsprechen, wobei jede Bit-Strombe stimmungs-Wiederstandsschaltung (30) zwischen eine Bezugs spannungsleitung (-VCC) und die Emitter der Stromquellen transistoren (17, 21) der ersten internen DAU-Schaltung und der zweiten internen DAU-Schaltung, die diesem Bit entspre chen, geschaltet ist.
2. Vorzeichensensitiver DAU nach Anspruch 1, gekennzeich
net durch eine Decodierschaltung (31), die eine erste Code
gruppe zum Umsetzen jedes der möglichen Werte des Eingangs
wortes in Bitumschalteingangssignale (35A) für jede der Bit
umschaltstufen der ersten internen DAU-Schaltung, und eine
zweite Codegruppe aufweist, zum Umsetzen jedes der möglichen
Werte des Eingangswortes in Bitumschalteingangssignale (35B)
für jede der Bitumschaltstufen der zweiten internen DAU-
Schaltung.
3. Vorzeichensensitiver DAU nach Anspruch 1, dadurch ge
kennzeichnet, daß jede Bit-Strombestimmungs-Widerstands
schaltung (30) einen Bit-Strombestimmungswiderstand (30) mit
relativ hohem Widerstandswert, der hauptsächlich den Bit
strom für die zugehörige Bitumschaltstufe festlegt, und ei
nen ersten und einen zweiten Verstärkungsausgleichwiderstand
(27, 28) mit relativ geringem Widerstandswert aufweist, die
jeweils zwischen ein Ende des Bit-Strombestimmungswiderstan
des und den Emitter des Stromquellentransistors (15, 16, 19,
20) der ersten bzw. zweiten internen DAU-Schaltung, die die
sem Bit entsprechen, geschaltet sind.
4. Vorzeichensensitiver DAU nach Anspruch 3, dadurch ge
kennzeichnet, daß in jeder Bitstromschaltung der Bit-Strom
bestimmungswiderstand (30) und der erste sowie der zweite
Verstärkungsausgleichwiderstand (27, 28) laserabstimmbare
Nichrom-Widerstände sind.
5. Vorzeichensensitiver DAU nach Anspruch 4, dadurch ge
kennzeichnet, daß jede der Bitumschaltstufen einen ersten
MOSFET (15) und einen zweiten MOSFET (16) aufweist, wobei
die Gateelektrode des ersten MOSFET (15) so angeschlossen
ist, daß sie ein Bitumschaltsignal abhängig vom Zustand des
entsprechenden Bits eines digitalen Eingangsworts sowie das
Vorzeichenbit des aktuellen Eingangsworts empfängt, wobei
die Source mit dem Kollektor des Stromquellentransistors
(17) verbunden ist, und wobei die Drainelektrode mit einer
Stromsummierungsleitung (14) verbunden ist, wobei der zweite
MOSFET eine Gateelektrode aufweist, die so angeschlossen
ist, daß sie den logischen Komplementärwert des Bitumschalt
signals empfängt, wobei die Sourceelektrode mit dem Kollek
tor des Stromquellentransistors verbunden ist und der Drain
mit einer Bitstrom-Leckageleitung (13) verbunden ist.
6. Vorzeichensensitiver DAU nach Anspruch 5, dadurch ge
kennzeichnet, daß für alle positiven Werte des Eingangswor
tes alle Bitumschaltstufen (11, 11A) der ersten DAU-Schal
tung so geschaltet werden, daß sie Werte "1" liefern und da
durch einen entsprechenden bipolaren Ausgangsstrompegel für
den Wert null in die Summierleitung (14) liefern, und eine
hilfsweise LSB-Bit-Stromschaltung (37) so umgeschaltet wird,
daß sie dafür sorgt, daß ein zusätzlicher LSB-Strom in die
Summierleitung (14) fließt, und eine Änderung des digitalen
Datenworts eine entsprechende Änderung im Bitstrom hervor
ruft, wie er durch die zweite DAU-Schaltung (12, 12A) auf
die Stromsummierleitung (14) geschaltet wird, und dadurch
entsprechende Änderungen im Gesamtstrom (IOUT) erzeugt, wie
er durch die Summierleitung (14) fließt, und daß für alle
negativen Werte des Eingangswortes alle Bitumschaltstufen
der zweiten DAU-Schaltung (12, 12A) auf null geschaltet wer
den, um die entsprechenden Bitströme auf die Bit-Stromlecka
geleitung (13) zu schalten, und daß eine Änderung des digi
talen Datenwertes entsprechende Änderungen in den Bitum
schaltstufen der ersten DAU-Schaltung hervorruft, um ent
sprechende binärgewichtete Bitströme auf die Stromsummier
leitung zu schalten, was eine entsprechende Änderung im Aus
gangsstrom unterhalb des bipolaren Nullwertes erzeugt.
7. Verfahren zum Betreiben eines DAU mit einer ersten in
ternen DAU-Schaltung (DAUA) und einer zweiten DAU-Schaltung
(DAUB), die beide auf ein Eingangswort mit einem Vorzeichen
bit und einer ersten Anzahl von Datenbits ansprechen, Bit
schaltstufen (11, 11A) entsprechend der ersten Anzahl, mit
entsprechenden Stromquellentransistoren (17) in der ersten
internen DAU-Schaltung, Bitschaltstufen (12, 12A) der ersten
Anzahl, mit entsprechenden Stromquellentransistoren (21) in
der zweiten internen DAU-Schaltung, binärgewichteten Bit-
Strombestimmungswiderständen (30) entsprechend der ersten
Anzahl, und mit einer zweiten Anzahl von Verstärkungsaus
gleichwiderständen (27, 28), wobei die zweite Anzahl dem
Doppelten der ersten Anzahl entspricht, welches Verfahren
die folgenden Schritte aufweist:
- a) betreffend die erste DAU-Schaltung (DAUA) wird der Emit ter des Stromquellentransistors für jedes Bit mit einem er sten Anschluß eines entsprechenden binärgewichtenden Bit- Strombestimmungswiderstands (30) durch den zugehörigen Ver stärkungsausgleichwiderstand (27) verbunden, und betreffend die zweite DAU-Schaltung (DAUB) wird der Emitter des Strom quellentransistors (21) jedes Bits mit dem ersten Anschluß eines zugehörigen binärgewichtenden Bit-Strombestimmungswi derstandes (30) über einen anderen, entsprechenden Verstär kungsausgleichwiderstand (28) verbunden, wobei der zweite Anschluß jedes Bit-Strombestimmungswiderstandes mit einer zweiten Bezugsspannungsleitung (-VCC) verbunden ist; und
- b) Anlegen einer Vorspannung (VBIAS) an den jeweiligen Ba sisanschluß jedes der Stromquellentransistoren (17, 21), um dafür zu sorgen, daß binärgewichtete Bitströme durch die Bit-Strombestimmungswiderstände fließen, wobei die Verstär kungsausgleichwiderstände so eingestellt sind, daß sie aus geglichene Verstärkungen für die erste und die zweite DAU- Schaltung liefern;
- c) wodurch gleiche Bitströme durch entsprechende Bitum schaltstufen der ersten und der zweiten internen DAU-Schal tung fließen, trotz Unterschieden in den Basis/Emitter-Span nungen der Stromquellentransistoren.
8. Verfahren zum Betreiben eines DAU, der ein Eingangswort
mit einem Vorzeichenbit und einer ersten Anzahl von Daten
bits in ein analoges Signal umwandelt, welches Verfahren die
folgenden Schritte aufweist:
- a) Bereitstellen einer ersten und einer zweiten internen DAU-Schaltung (DAUA, DAUB) mit Bitumschaltstufen (11, 11A, 12, 12A) in jeweils der ersten Anzahl;
- b) gemeinsames Nutzen von Strömen durch jeden von binärge wichtenden Bit-Strombestimmungswiderständen (30), die mit der ersten Anzahl vorhanden sind, durch eine zugehörige Bit umschaltstufe (11) der ersten internen DAU-Schaltungen und einer zugehörigen Bitumschaltstufe (12) der zweiten internen DAU-Schaltungen; und
- c) Ausgleichen von Teilen der Ströme durch jeden Bit-Strom bestimmungswiderstand (30) für die zugehörigen Bitumschalt stufen für die gemeinsam genutzten Ströme in gleicher Weise durch einen ersten und einen zweiten Verstärkungsausgleich widerstand (27, 28), die diesen Bit-Strombestimmungswider stand mit der entsprechenden Bitumschaltstufe (11, 12) der ersten und der zweiten internen DAU-Schaltung verbinden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/916,595 US5257027A (en) | 1992-07-20 | 1992-07-20 | Modified sign-magnitude DAC and method |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4324336A1 true DE4324336A1 (de) | 1994-01-27 |
Family
ID=25437529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4324336A Withdrawn DE4324336A1 (de) | 1992-07-20 | 1993-07-20 | Vorzeichensensitiver D/A-Umsetzer und Verfahren zum Betreiben eines solchen |
Country Status (5)
Country | Link |
---|---|
US (1) | US5257027A (de) |
JP (1) | JP3059859B2 (de) |
KR (1) | KR940003152A (de) |
DE (1) | DE4324336A1 (de) |
GB (1) | GB2269065A (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5689259A (en) * | 1995-07-21 | 1997-11-18 | Exar Corporation | Differental D/A converter with N-bits plus sign |
US6072415A (en) * | 1998-10-29 | 2000-06-06 | Neomagic Corp. | Multi-mode 8/9-bit DAC with variable input-precision and output range for VGA and NTSC outputs |
GB2379107A (en) * | 2001-08-24 | 2003-02-26 | Fujitsu Ltd | A DAC using clock-controlled current switches and exhibiting reduced dependence of errors on input data |
US6639534B2 (en) | 2002-02-14 | 2003-10-28 | Silicon Laboratories, Inc. | Digital-to-analog converter switching circuitry |
JP4205629B2 (ja) * | 2003-07-07 | 2009-01-07 | セイコーエプソン株式会社 | デジタル/アナログ変換回路、電気光学装置及び電子機器 |
US7345235B2 (en) * | 2004-03-17 | 2008-03-18 | Yamaha Corporation | Keyboard musical instrument having keys equipped with balancers biting into keys and method for securing balancers to keys |
US7227483B2 (en) * | 2004-09-22 | 2007-06-05 | Dongwon Seo | High-speed and high-accuracy digital-to-analog converter |
US7034732B1 (en) * | 2004-12-30 | 2006-04-25 | Intel Corporation | Multi-stage digital-to-analog converter |
US8325072B2 (en) * | 2011-01-10 | 2012-12-04 | Intel Mobile Communications GmbH | Calibration circuit and method for calibrating capacitive compensation in digital-to-analog converters |
US8742965B1 (en) * | 2012-04-12 | 2014-06-03 | Hrl Laboratories, Llc | Inherently monotonic high resolution digital to analog converter |
US9667236B1 (en) * | 2016-01-29 | 2017-05-30 | Xilinx, Inc. | Phase interpolator with improved linearity at quadrant boundaries |
EP4125219A1 (de) | 2021-07-27 | 2023-02-01 | Socionext Inc. | Strommodusschaltungen und kalibrierung davon |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3221323A (en) * | 1959-10-26 | 1965-11-30 | Raytheon Co | Digital converter |
US4020486A (en) * | 1975-04-18 | 1977-04-26 | Analog Devices, Inc. | Solid state digital-to-analog converter |
US4346368A (en) * | 1979-11-23 | 1982-08-24 | The Boeing Company | Digital-to-analog converter capable of processing a sign magnitude or ones complement binary coded input |
NL8102226A (nl) * | 1981-05-07 | 1982-12-01 | Philips Nv | Digitaal analoog omzetter voor bipolaire signalen. |
US4473818A (en) * | 1981-11-12 | 1984-09-25 | Minnesota Mining And Manufacturing Company | Bipolar digital to analog converter |
FR2582173B1 (fr) * | 1985-05-14 | 1987-06-26 | Labo Electronique Physique | Circuit integre de conversion numerique-analogique n/a muni d'un dispositif de reduction de pics de commutation |
US4972188A (en) * | 1989-09-15 | 1990-11-20 | International Business Machines Corporation | Push pull double digital-to-analog converter |
US5017918A (en) * | 1990-03-26 | 1991-05-21 | Burr-Brown Corporation | Method and circuit for eliminating major bit transition error at the bipolar zero point in a digital-to-analog converter |
-
1992
- 1992-07-20 US US07/916,595 patent/US5257027A/en not_active Expired - Lifetime
-
1993
- 1993-06-30 JP JP5162576A patent/JP3059859B2/ja not_active Expired - Fee Related
- 1993-07-19 GB GB9314888A patent/GB2269065A/en not_active Withdrawn
- 1993-07-20 KR KR1019930013665A patent/KR940003152A/ko not_active Application Discontinuation
- 1993-07-20 DE DE4324336A patent/DE4324336A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR940003152A (ko) | 1994-02-21 |
US5257027A (en) | 1993-10-26 |
GB9314888D0 (en) | 1993-09-01 |
JPH06104761A (ja) | 1994-04-15 |
GB2269065A (en) | 1994-01-26 |
JP3059859B2 (ja) | 2000-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0236525B1 (de) | Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsleitung für Digitalsignale | |
DE3784617T2 (de) | Digital-analog-wandler. | |
DE3418033A1 (de) | Einrichtung zum symmetrischen runden von binaeren signalen in zweierkomplementdarstellung, insbesondere fuer verschachtelte quadratursignale | |
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE4324336A1 (de) | Vorzeichensensitiver D/A-Umsetzer und Verfahren zum Betreiben eines solchen | |
DE3613895A1 (de) | Digital/analog-umsetzer mit hoher ausgangs-compliance | |
DE19958049A1 (de) | Im Analog-Strommodus arbeitender D/A-Wandler | |
DE3885188T2 (de) | Elektrische Schaltung mit Verwendungsmöglichkeit in einem A/D-Wandler. | |
DE3531870A1 (de) | Analog-digital-wandler | |
DE2455052A1 (de) | Signaluebertragungsanlage | |
DE3119923C2 (de) | Schaltungsanordnung für einen Bereichskomparator | |
EP0939494B1 (de) | Schaltungsanordnung mit Strom-Digital-Analog-Konvertern | |
EP0442321A2 (de) | Analog-Digital-Umsetzer nach dem erweiterten Parallelverfahren | |
DE69115093T2 (de) | Klemmschaltung. | |
DE4005489C2 (de) | Schaltungsanordnung für einen Digital/Analog-Wandler | |
DE3126084A1 (de) | Schaltungsanordnung zum herstellen analoger fernsehsignale mit amplitudeneinstellung | |
DE3209070C2 (de) | Schaltungsanordnung zum Schalten elektrischer Lasten | |
DE19645405A1 (de) | Digital-Analog-Wandler | |
DE4006416A1 (de) | Polygonschaltung | |
EP0119655B1 (de) | Schaltungsanordnung zur Pegelanpassung | |
DE3603799A1 (de) | Stromspiegelschaltung | |
EP0142182B1 (de) | Schaltungsanordnung zum Umwandeln eines digitalen Eingangssignals in ein analoges Ausgangssignal | |
DE2905116C2 (de) | ||
DE2445123B2 (de) | ||
DE3419645A1 (de) | Transversalfilter mit mos-transistor-verstaerkern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |