DE4316225A1 - Verfahren und Anordnung zur störungsfreien empfangsseitigen Taktrückgewinnung für Digitalsignale mit konstanter Bitrate - Google Patents

Description

Die Erfindung bezieht sich auf das Gebiet der digitalen Übertragung von Signalen mit konstanter Bitrate (CBR) und betrifft insbesondere die störungsfreie, d. h. möglichst jitterfreie Rückgewinnung des Taktes eines mit einer kon­ stanten Bitrate betriebenen Sendegerätes im empfangenden Endgerät.

Ein Verfahren zur Taktrückgewinnung nach zellstrukturierter synchroner Übertragung mit unterschiedlich langen Pausen zwischen den einzelnen Zellen ist im Buch mit dem Titel: "Asynchronous Transfer Mode, Solution for Broadband ISDN" von Martin de Prycker, Alcatel Bell, Antwerp, Belgium, Ver­ lag Ellis Horwood, New York London Toronto Sydney Tokyo Singapore, Seiten 97 bis 116 beschrieben, wobei die Kurz­ bezeichnung ATM für dieses Verfahren eingeführt wurde. Die bevorzugte Anwendung dieses Verfahrens liegt auf dem Gebiet der Übertragung von Breitbandsignalen, insbesondere Video­ signalen.

Ein wesentliches Problem bei diesem Verfahren ist die Rückgewinnung eines kontinuierlichen, möglichst jitterfreien Taktes für die Rückgewinnung des Datenstromes. Schwie­ rigkeiten können sich dabei insbesondere durch unterschied­ liche Laufzeiten der Zellen einer Verbindung durch das ATM- Übermittlungsnetz auf der Empfangsseite ergeben. Ursachen sind unterschiedliche Wartezeiten für die Zellen in den Vermittlungsknoten, die andere Verkehrsbeziehungen hervor­ rufen, indem sie die Belastung der Knoten dauernd verän­ dern. Dieser Vorgang ist unter der Bezeichnung systembe­ dingte Variation der Zellaufzeiten bekannt.

In einem Modell, das dem hier beschriebenen Verfahren zugrunde liegt, werden alle für ein Endgerät bestimmten Signale (z. B. Daten-, Audio- und Videosignale) in Form von Zellen in einem gemeinsamen Speicher gesammelt und danach erst den einzelnen Wandlern zur Auflösung der Zellformate getrennt (gesplittet) zugeführt. Die Größe dieses Speichers muß sowohl nach der Zahl (und der verkehrsmäßigen Bela­ stung) der von den Zellen zu durchlaufenden Vermittlungs­ knoten, als auch nach dem vereinbarten Ausleseverfahren dimensioniert werden. Im Folgenden wird dieser gemeinsame Speicher als "Splitterspeicher" bezeichnet. Zu beachten ist dabei, daß dieser Splitterspeicher auch Zellen aufnimmt, die ursprünglich einer anderen Verbindung angehörten, deren im Zellkopf befindliche Verbindungsnummer jedoch auf dem Übertragungsweg so verfälscht worden ist, daß sie mit einer der gültigen Adressen der virtuellen Verbindungen, die zum Empfänger bestehen, übereinstimmt.

Es ist weiterhin eine Lösung zur Kenntnis gelangt, bei der der sich an den Splitterspeicher anschließende Zellauflöser nur eine geringe Speicherkapazität von beispielsweise zehn Zellen besitzt. Er muß hierbei in der Lage sein, überzähli­ ge Zellen zu erkennen und zu entfernen, bzw. fehlende Zel­ len in begrenzter Zahl durch Ersatzzellen beliebigen In­ halts zu ersetzen, d. h. in den Bitstrom einzufügen. Die dadurch entstehenden Fehlerbüschel mit der Länge einer Zel­ le werden nachfolgend durch die Kombination einer Datenver­ schachtelungs- mit einer Vorwärtsfehlerkorrektur-Technik vollständig beseitigt. Nach erfolgter Korrektur von Zell­ fehlern im Vorwärtskorrektur-Decoder werden die Daten in einem weiteren Speicher gesammelt und mit einem Takt, der gleich dem Originaltakt auf der Sendeseite der Verbindung sein soll, und der in einer Taktrückgewinnungsschaltung erzeugt wird, ausgelesen. Die Größe dieses Speichers wird bestimmt durch das Ausleseverfahren der Zellen aus dem Splitterspeicher und die Güte des wiedergewonnenen Taktes. Zur Taktrückgewinnung im Empfangsteil einer Teilnehmer­ schaltung werden aus dem Splitterspeicher, der alle zu dieser Verbindung gehörenden Zellen sammelt, die aus 53 Byte bestehenden Zellen byteweise in den Zellauflöser mit einem Bytetakt von 19,44 MHz übernommen. Im Zellauflöser wird die Zellfolgenummer auf ihre Richtigkeit geprüft und gegebenenfalls werden überzählige Zellen erkannt und her­ ausgenommen bzw. fehlende Zellen eingefügt. Die 47 Nutz­ bytes einer Zelle, d. h., das Informationsfeld ohne das erste Byte, werden aus dem Zellauflöser byteweise mit einem Bytetakt von 4,86 MHz, jedoch mit unterschiedlichem zeitlichen Abstand, ausgelesen. Wenn der Splitterspeicher zum Auslesezeitpunkt mindestens halb gefüllt ist, so werden nach den 47 Nutzbytes 2 Leerbytes gesendet, bevor die nächsten 47 Nutzbytes den Zellauflöser verlassen. Wenn der Splitterspeicher weniger als zur Hälfte gefüllt ist, so werden nach den 47 Nutzbytes 3 Leerbytes gesendet, bevor die nachfolgenden 47 Nutzbytes den Zellauflöser verlassen. Mittels dieser Verfahrensweise gelingt es, den Füllstand des Splitterspeichers auch bei ungleichmäßigem Eintreffen der Zellen am Eingang des Splitterspeichers möglichst in der Nähe der "Halbvoll"-Marke zu halten. Ein weiterer Vorteil dieser Verfahrensweise besteht darin, daß der Frequenzbereich, in dem die Nutzdaten übertragbar sind, relativ groß ist. Selbst wenn berücksichtigt wird, daß in den 47 Nutzbytes noch Kapazität für eine Vorwärtskorrektur (6,25%) und für die Signalisierung des Beginns eines Verschachtelungsblocks (0,07%) verfügbar sein muß, so ergibt sich immerhin noch ein Frequenzbereich von ca. 34240 bis 34939 kHz, in dem der Sendetakt variiert werden könnte. Der Nachteil dieser Lösung wird dann offensichtlich, wenn auf Grund von starken Änderungen der Zell-Laufzeiten im Übermittlungsnetz der Splitterspeicher sich über einen größeren Zeitraum in einem der beiden Zustände "weniger als halbvoll" oder "mindestens halbvoll" befindet. In diesen Fällen kann die nachgeordnete Schaltung zur Taktrückgewin­ nung für das empfangsseitige Endgerät den Haltebereich verlassen. Das führt zu erheblichen Störungen der Signal­ übermittlung.

Der erfindungsgemäßen Lösung liegt die Aufgabe zugrunde, die Anforderungen an die Taktrückgewinnung so zu gestalten, daß Störungen bei der Signalübermittlung vermieden werden.

Ausgehend von der relativ hohen Genauigkeit, z. B. 20×10^-6, mit der die Taktfrequenz eines Videocoders von 34368 kHz eingehalten wird, soll es ermöglicht werden, das Auslesen der 47 Nutzbytes aus dem Zellauflöser auf einen Bereich zu beschränken, der besser an die hohe Taktgenauigkeit der Endgeräte angepaßt ist.

Erfindungsgemäß werden dazu bei der Taktrückgewinnung im Zellauflöser mit Hilfe eines ersten Zählers Z1 die ankom­ menden Nutzbyte-Zellen, von denen jede 47 Nutzbytes ent­ hält, zu Perioden mit gleicher Anzahl von Nutzbyte-Zellen zusammengefaßt.

Jeder der so gebildeten Perioden von Nutzbyte-Zellen wird eine von mindestens zwei unterschiedlichen Kombinationen Leerbyte-Gruppen zugefügt. Dabei besteht jede Kombination von Leerbyte-Gruppen aus Leerbyte-Gruppen, die sich unter­ einander durch die ihnen zugeordnete Anzahl von Leerbytes unterscheiden. Ein weiteres Unterscheidungsmerkmal der Kombinationen von Leerbyte-Gruppen untereinander besteht darin, daß sie sich in der Gesamtsumme ihrer Leerbytes voneinander unterscheiden. Die Anbindung einer bestimmten Kombination von Leerbyte-Gruppen an eine bestimmte Periode von Nutzbyte-Zellen erfolgt in Abhängigkeit vom Füllstand des Splitterspeichers. Nach Auswertung des Füllstandes des Splitterspeichers einer Meßperiode von Nutzbyte-Zellen wird dabei der nächstfolgenden Periode von Nutzbyte-Zellen die Kombination von Leerbyte-Gruppen zugeordnet, die zum einen eine möglichst große Taktfrequenzanpassung an das Endgerät und zum anderen eine möglichst gleichmäßige Verteilung der Elemente mit unterschiedlicher Anzahl von Leerbyte-Gruppen über die gesamte Periode der Nutzbyte-Zellen bewirkt. Die einzelnen Elemente der ausgewählten Kombination von Leer­ byte-Gruppen sind dabei so zu den Nutzbyte-Zellen der Periode angeordnet, daß immer nach einer Nutzbyte-Zelle mit 47 Nutzbytes eine Gruppe der Kombination der Leerbyte-Grup­ pen folgt. Das bedingt, daß die Anzahl der in einer Periode vorkommenden Nutzbyte-Zellen mit der Anzahl der Leerbyte- Gruppen, die in jeder Kombination von Leerbyte-Gruppen vor­ kommen, identisch sein muß.

Die einzelnen Gruppen der Kombination von Leerbyte-Gruppen unterscheiden sich dabei hinsichtlich der ihnen zugeordne­ ten Anzahl der Leerbytes.

Die erfindungsgemäße Schaltungsanordnung ist dem Zellauflö­ ser nachgeordnet. Der Splitterspeicher des Zellauflösers ist hierbei über eine erste UND-Schaltung U1 mit einem zweiten Zähler Z2 und über einen Negator 1 mit einer Prüf­ schaltung T, sowie über eine zweite UND-Schaltung U2 mit einem dritten Zähler Z3 verbunden. Das Zellstartsignal ist so geschaltet, daß es am ersten Zähler Z1, an der ersten UND-Schaltung U1, an der zweiten UND-Schaltung U2 und über eine erste Verzögerungsschaltung V1 an der Prüfschaltung T anliegt. Die Prüfschaltung T, an der das Taktsignal C_k an­ liegt, ist über eine Steuerleitung D mit der ersten und der zweiten UND-Schaltung U1; U2 verbunden. Der erste Zähler Z1, der eine Kapazität von 8 Binärstellen besitzt, ist mit einem PROM-Speicher P verbunden. Außerdem ist der erste Zähler Z1 mit dem Vergleicher V und über eine Verzögerungs­ schaltung V2 sowohl mit dem negierten Eingang eines zweiten Zähler Z2 als auch eines dritten Zähler Z3 verbunden. Der zweite und der dritte Zähler Z2; Z3, die ebenfalls eine Ka­ pazität von 8 Binärstellen haben, sind mit dem Vergleicher V verbunden. Der PROM-Speicher P ist mittels der Verbin­ dung M1, über die die erste Kombination von Leerbyte-Grup­ pen übertragen wird, über die dritte UND-Schaltung U3, und mittels der Verbindung M2, über die die zweite Kombination von Leerbyte-Gruppen übertragen wird, über die vierte UND- Schaltung U4 und eine ODER-Schaltung mit dem HF-Ausgang HF* verbunden. Der Vergleicher V ist über die drei Verbindungen A, B, C mit einem zusätzlichen Speicher S verbunden.

Der Speicher S ist über eine Verbindung mit der dritten UND-Schaltung U3 und über eine weitere Verbindung mit der vierten UND-Schaltung U4 zusammengeschaltet. Die dritte UND-Schaltung U3 und die vierte UND-Schaltung U4 sind über eine ODER-Schaltung mit dem HF-Ausgang HF* verbunden.

Die erfindungsgemäße Lösung wird anhand eines Ausführungs­ beispiels näher erläutert. In Fig. 1 ist die erfindungs­ gemäße Schaltungsanordnung dargestellt. Fig. 2 zeigt eine Ausführung der Prüfungsschaltung T. In Fig. 3 ist das Zeitdiagramm der erfindungsgemäßen Lösung dargestellt. Die in Fig. 1 dargestellte Schaltungsanordnung ist Teil des gemäß der Erfindung erweiterten Zellauflösers. Die in Fig. 2 dargestellte Prüfungsschaltung T besteht aus zwei UND- Schaltungen U5 und U6, wobei an einem Eingang der fünften UND-Schaltung U5 das negierte HF-Signal, ein mit einem Negator versehener Eingang der sechsten UND-Schaltung U6 und ein Eingang einer siebenten UND-Schaltung U7 anliegen. Am zweiten Eingang der UND-Schaltung U5 und an einem weiteren Eingang der UND-Schaltung U6 liegt der Bytetakt C_k an. Ausgangsseitig sind die UND-Schaltungen U5 und U6 über eine Flip-Flop-Schaltung RS mit einer ersten ODER-Schaltung mit negiertem Ausgang und und mit einem Eingang der sieben­ ten UND-Schaltung U7 verbunden, wobei ein weiterer Eingang der ersten ODER-Schaltung mit dem Eingang der siebenten UND-Schaltung verbunden ist, an dem das negierte HF-Signal anliegt. Die erste ODER-Schaltung und die UND-Schaltung U7 sind über eine weitere ODER-Schaltung mit dem Clock-Eingang eines rücksetzbaren Schieberegisters R, an dessen Ausgang ein "1"-Signal anliegt, verbunden. Das Schieberegister R ist über eine Steuerleitung D mit der ersten und der zwei­ ten UND-Schaltung U1 und U2 verbunden.

Am Eingang der erfindungsgemäßen Schaltungsanordnung liegen die Zellstartsignale, das "halbvoll"-Signal des Splitter­ speichers, sowie das Taktsignal C_k an. Der Zähler Z1 hat eine Kapazität von 8 Binärstellen und zählt 256 Zellstart­ impulse ab, die den Zellauflöser verlassen. Der Zeitraum, den die 256 Zellstartimpulse benötigen, wird im Folgenden als Meßperiode bezeichnet. Bei jedem der 256 Zellstart­ impulse wird dabei der Füllstand des Splitterspeichers überprüft. Ein Signal, das anzeigt, daß der Splitterspei­ cher mindestens halbvoll ist ("halbvoll"-Signal) vergrößert den Zählerstand des zweiten Zählers Z2 um eine Stufe. Wenn der Splitterspeicher das "halbvoll"-Signal nicht erreicht, d. h. er ist weniger als halbvoll gefüllt, so wird über ein weiteres Signal, das diesen Zustand anzeigt, der Zähler­ stand des dritten Zählers Z3 um eine Stufe vergrößert. In der Prüfschaltung T wird geprüft, ob sich das "halbvoll"- Signal des Splitterspeichers zwischen zwei Zellstartim­ pulsen mehr als einmal geändert hat. In einem solchen Fall bleiben die Zählerstände des zweiten und des dritten Zäh­ lers Z2 und Z3 unverändert. Das wird durch jeweils einen zusätzlichen Eingang an der ersten und der zweiten UND- Schaltung U1 und U2, an denen die Steuerleitung D anliegt, erreicht. Über die Steuerleitung D wird das Signal, das in der Prüfschaltung T erzeugt wurde, übertragen. Am Ende einer Meßperiode, wenn der erste Zähler Z1 seinen Endstand erreicht hat, werden die Zählerstände des zweiten und des dritten Zählers Z2 und Z3 im Vergleicher V miteinander verglichen. Der Vergleich wird durch das Signal E ausge­ löst, das generiert wird, wenn der erste Zähler Z1 seinen Endstand erreicht hat. Ein zusätzlicher Speicher S hält das Ergebnis dieses Vergleichs für die nächste Meßperiode fest. Bei Gleichheit der Zählerstände des zweiten und des dritten Zählers Z2 und Z3 entsteht ein Impuls am Ausgang C des Ver­ gleichers V, der den Speicherzustand des zusätzlichen Spei­ chers S der letzten Meßperiode invertiert. Kurze Zeit spä­ ter, aber noch bevor der nächste Zellstartimpuls eintrifft, wird das Signal E verzögert zum zweiten und zum dritten Zähler Z2 und Z3 übertragen. Mittels des Signals E werden der zweite und der dritte Zähler Z2 und Z3 zurückgesetzt. Während der Meßperiode werden die 8 Ausgänge des ersten Zählers Z1 als Adressen für den PROM-Speicher P benutzt, um eine von zwei Kombinationen von Leerbyte-Gruppen M1 oder M2 am Ausgang HF* wirksam werden zu lassen.

Die dem Ausführungsbeispiel zugrunde liegenden zwei unter­ schiedlichen Kombinationen von Leerbyte-Gruppen unterschei­ den sich insbesondere in der Summe ihrer Leerbytes. Beiden Kombinationen von Leerbyte-Gruppen M1 und M2 ist gemeinsam, daß sie sich aus 256 Leerbyte-Gruppen zusammensetzen, die aus Leerbyte-Gruppen mit einem Umfang von 2 Byte und Leer­ byte-Gruppen mit einem Umfang von 3 Byte bestehen, wobei die Verteilung der Gruppen mit unterschiedlichem Byteinhalt über die gesamte Kombination möglichst gleichmäßig erfolgt. Die Kombinationen unterscheiden sich voneinander dadurch, daß die Kombination, die für eine schnelle Leerung des Splitterspeichers vorgesehen ist, in ihrer Summe weniger Leerbytes enthält als die Kombination, die für eine lang­ same Leerung des Splitterspeichers vorgesehen ist. Die Zuordnung der jeweiligen Kombination von Leerbyte-Gruppen zu den Nutzbyte-Zellen der jeweiligen Periode erfolgt so, daß beim Auslesen die Abweichung von der Endgerätetaktfre­ quenz möglichst gering ist. Welche der zwei fest eingespei­ cherten Kombinationen ausgewählt wird, ist abhängig vom In­ halt des zusätzlichen Speichers S. Der PROM-Speicher P kann jeweils nur "0"- oder "1"-Werte speichern. Enthält der PROM-Speicher P bei einer gegebenen Adresse den Wert "1", so wird am Ausgang des Zellauflösers zwischen zwei Zellin­ halte von jeweils 47 Bytes eine Leerbyte-Gruppe von drei Leerbytes eingeschoben. Enthält der PROM-Speicher P bei einer gegebenen Adresse eine "0", so wird zwischen zwei Zellinhalte von jeweils 47 Bytes eine Leerbyte-Gruppe von zwei Leerbytes eingeschoben.

In Fig. 2 ist die Prüfschaltung T dargestellt. In dieser Schaltung wird jeder Wechsel des negierten HF-Signals des Splitterspeichers in einen Impuls umgeformt, der ein an einem Schieberegister anliegendes "1"-Signal weiterschal­ tet. Ein vorhandener Bytetakt C_k, der an der Prüfschaltung T anliegt, und der beispielsweise 4,86 MHz beträgt, dient dabei zur Differenzierung des negierten HF-Signals. Das Schieberegister wird kurz nach jedem eintreffenden Zell­ startsignal wieder rückgesetzt. Beim Auftreten von mehr als einem Wechsel der Polarität des HF-Signals ergibt sich für das Ausgangssignal auf der Steuerleitung D der Wert "0", mit dessen Hilfe die erste und die zweite UND-Schaltung U1; U2 gesperrt werden. Damit wird eine Veränderung der Zähler­ stände des zweiten und des dritten Zählers Z2; Z3 verhin­ dert. Die Wirksamkeit dieser Schaltung läßt sich aus dem in Fig. 3 dargestellten Zeitdiagramm erkennen. In der ersten mit a bezeichneten Zeile sind am Splittereingang ankommende Zellen dargestellt. In der zweiten mit b bezeichneten Zeile sind drei Zellen am Eingang des Zellauflösers, der iden­ tisch mit dem Splitterausgang ist, in ihrer zeitlichen Fol­ ge dargestellt. Es folgt daraus resultierend, wie in Zeile c dargestellt, die zeitliche Lage der Zellstartimpulse. In Zeile d ist der sich für das negierte HF-Signal ergebende Wert von "1" dargestellt, der sich dann ergibt, wenn zu Beginn der Meßperiode der Splitterspeicher "weniger als halbvoll" gefüllt ist. Aus diesem Diagramm ist ersicht­ lich, daß zu jedem der drei Abfragezeitpunkte, wenn die Zellstartimpulse die erste und die zweite UND-Schaltung U1; U2 öffnen, das negierte HF-Signal auf dem Wert "0" anzu­ treffen ist. Das heißt, daß die Wechsel in der Polarität somit ohne die Prüfschaltung T nicht berücksichtigt würden. Dieser Umstand kann zu unnötigen Fehlern bei der Bewertung des Inhalts des Splitterspeichers und damit bei der Takt­ rückgewinnung führen. Mit der in Fig. 2 dargestellten Schaltung wird dieses Fehlverhalten vermieden. Da sich die gewählten Kombinationen der Leerbyte-Gruppen bezüglich der Gesamtsumme ihrer Bytes nur geringfügig unterscheiden, und da die Zuordnung der Perioden von Nutzbyte-Zellen zu den Kombinationen von Leerbyte-Gruppen so erfolgt, daß eine möglichst geringe Abweichung von der Endgerätetaktfrequenz auftritt, kann die nachfolgende Schaltung zur Taktrückge­ winnung sehr träge bezüglich ihrer unteren Grenzfrequenz dimensioniert werden. Damit gelingt es, empfangsseitig einen nahezu jitterfreien Takt für das Endgerät herzustel­ len. Ein weiterer Vorteil der erfindungsgemäßen Lösung liegt darin, daß sich der Splitterspeicher bei Nennfrequenz mit etwa gleicher Geschwindigkeit auffüllt und entleert. Überwiegt in der letzten Periode das Signal "mindestens halbvoll", so wird der Speicher mit der Kombination von Leerbytes geleert, die in der Summe weniger Leerbytes enthält und die daher einer "schnellen" Leerung entspricht. Wenn in der letzten Periode das Signal "weniger als halb­ voll" überwiegt, wird der Speicher mit der Kombination von Leerbytes geleert, die in der Summe mehr Leerbytes enthält und die damit einer "langsamen Leerung" entspricht.

Claims (4)

1. Verfahren zur störungsfreien empfangsseitigen Taktrück­ gewinnung für Digitalsignale mit konstanter Bitrate, insbesondere Videosignale hoher Bitrate, nach zell­ strukturierter synchroner Übertragung mit unterschied­ lich langen Pausen zwischen den einzelnen Zellen, mit einer Zellspeicherung im Zelldemultiplexer (Verteiler) und Zellauflöser und anschließender Taktableitung aus dem Füllstand eines Splitterspeichers, wobei in Ab­ hängigkeit vom Füllstand des Splitterspeichers nach den 47 Nutzbytes entweder zwei oder drei Leerbytes einge­ fügt werden, bevor die nächsten 47 Nutzbytes den Zell­ auflöser verlassen, dadurch gekennzeichnet, daß bei der Taktrückgewinnung im Zellauflöser die ankommenden Zel­ len, von denen jede Zelle 47 Nutzbytes enthält, zu Perioden mit gleicher Anzahl von Nutzbyte-Zellen zusam­ mengefaßt werden, daß jeder Periode von Nutzbyte-Zellen eine von mindestens zwei unterschiedlichen Kombinati­ onen von Leerbyte-Gruppen zugefügt wird, wobei die Anzahl der Nutzbyte-Zellen der Perioden der Anzahl der Leerbyte-Gruppen der Kombinationen entspricht, daß die Kombinationen der Leerbyte-Gruppen sich in der Gesamt­ summe ihrer Leerbytes unterscheiden, wobei die Leerby­ te-Gruppen sich aus Gruppen mit mindestens zwei unter­ schiedlichen Leerbyte-Summen zusammensetzen, und daß in Abhängigkeit vom Füllstand des Splitterspeichers nach jeder Periode von Nutzbyte-Zellen der nächst folgenden Periode die Kombination von Leerbyte-Gruppen eingefügt wird, die zum einen eine möglichst gute Taktfrequenz­ anpassung an das Endgerät und zum anderen eine mög­ lichst gleichmäßige Verteilung der in der Anzahl ihrer Byte unterschiedlichen Leerbyte-Gruppen über die gesam­ te Periode bewirkt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die ankommenden Nutzbyte-Zellen zu Perioden von jeweils 256 Nutzbyte-Zellen zusammengefaßt werden, daß in dem Fall, in dem bei Auswertung des Füllstandes des Split­ terspeichers in der Meßperiode von Nutzbyte-Zellen das Signal "mindestens halbvoll" überwiegt, zwischen die Nutzbyte-Zellen der nachfolgenden Periode eine Kombi­ nation von Leerbyte-Gruppen eingefügt wird, die aus K = 49 Leerbyte-Gruppen zu je 2 Leerbytes und L = 207 Leerbyte-Gruppen zu je 3 Leerbytes besteht, und daß in dem Fall, in dem bei Auswertung des Füllstandes des Splitterspeichers in der Meßperiode das Signal "weniger als halbvoll" überwiegt, zwischen die Nutzbyte-Zellen der nachfolgenden Periode eine Kombination von Leer­ byte-Gruppen eingefügt wird, die aus K = 46 Leerbyte- Gruppen zu je 2 Leerbytes und L = 210 Leerbyte-Gruppen zu je 3 Leerbytes besteht.

3. Anordnung zur störungsfreien empfangsseitigen Taktrück­ gewinnung für Digitalsignale mit konstanter Bitrate, dadurch gekennzeichnet, daß der Splitterspeicher des Zellauflösers zum einen über eine erste UND-Schaltung (U1) mit einem zweiten Zähler (Z2) und zum anderen über einen Negator (1) mit einer zweiten UND-Schaltung (U2), sowie einer Prüfschaltung (T) verbunden ist, wobei die zweite UND-Schaltung (U2) mit einem dritten Zähler (Z3) verbunden ist, daß das Zellstartsignal so geschaltet ist, daß es am ersten Zähler (Z1), an der ersten UND- Schaltung (U1), an der zweiten UND-Schaltung (U2) und über eine erste Verzögerungsschaltung (V1) an einer Prüfschaltung (T) anliegt, daß die Prüfschaltung (T), an der das Taktsignal (C_k) anliegt, eine gemeinsame Verbindung mit der ersten UND-Schaltung (U1) und der zweiten UND-Schaltung (U2) besitzt, daß der Zähler (Z1), der eine Kapazität von 8 Binärstellen hat, mit einem PROM-Speicher (P) verbunden ist, daß der Zähler (Z1) weiterhin mit dem Vergleicher (V) und über eine Verzögerungsschaltung (V2) über negierte Eingänge so­ wohl mit dem zweiten Zähler (Z2), als auch mit dem dritten Zähler (Z3) verbunden ist, daß der zweite Zähler (Z2) und der dritte Zähler (Z3), die ebenfalls jeweils eine Kapazität von 8 Binärstellen haben, mit dem Vergleicher (V) verbunden sind, daß der PROM- Speicher (P) über die Verbindung M1 mit der dritten UND-Schaltung (U3) und über die Verbindung M2 mit der vierten UND-Schaltung (U4) verbunden ist, daß der Vergleicher (V) über drei Verbindungen (A, B, C) mit einem zusätzlichen Speicher (S) verbunden ist, und daß der Speicher (S) zum einen mit der dritten UND-Schal­ tung (U3) und zum anderen mit der vierten UND-Schaltung (U4) über eine ODER-Schaltung mit dem HF-Ausgang (HF*) verbunden ist.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Prüfschaltung (T) aus zwei UND-Schaltungen (U5; U6) besteht, wobei an einem Eingang der fünften UND-Schal­ tung (U5) das negierte HF-Signal, ein mit einem Negator versehener Eingang der sechsten UND-Schaltung (U6) und ein Eingang einer siebenten UND-Schaltung (U7) anlie­ gen, daß an einem zweiten Eingang der UND-Schaltung (U5) und einem weiteren Eingang der UND-Schaltung (U6) der Bytetakt (C_k) anliegt, daß die UND-Schaltungen (U5; U6) über eine Flip-Flop-Schaltung (RS), mit einer ersten Oder-Schaltung mit negiertem Ausgang, und mit einem Eingang der siebenten UND-Schaltung (U7) verbun­ den sind, daß ein zweiter Eingang der ersten ODER- Schaltung mit dem Eingang der UND-Schaltung (U7) ver­ bunden ist, an dem das negierte HF-Signal anliegt, daß die erste ODER-Schaltung und die UND-Schaltung (U7) über eine weitere ODER-Schaltung mit dem Clock-Eingang (C1) eines rücksetzbaren Schieberegisters (R), an des­ sen Ausgang ein negiertes "1"-Signal anliegt, verbunden ist, und daß das Schieberegister (R) über eine Steuer­ leitung (D) mit der ersten und der zweiten UND-Schal­ tung (U1; U2) verbunden ist.