DE4243348A1 - Anordnung mit steckbaren Funktionseinheiten - Google Patents

Anordnung mit steckbaren Funktionseinheiten

Info

Publication number
DE4243348A1
DE4243348A1 DE19924243348 DE4243348A DE4243348A1 DE 4243348 A1 DE4243348 A1 DE 4243348A1 DE 19924243348 DE19924243348 DE 19924243348 DE 4243348 A DE4243348 A DE 4243348A DE 4243348 A1 DE4243348 A1 DE 4243348A1
Authority
DE
Germany
Prior art keywords
level
cpu unit
address
line
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19924243348
Other languages
English (en)
Inventor
Michael Dipl Ing Abert
Johannes Dipl Ing Bozenhardt
Werner Dipl Ing Pfatteicher
Siegfried Dipl Ing Block
Franz Leigsnering
Franz-Clemens Schewe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19924243348 priority Critical patent/DE4243348A1/de
Priority to DE59305909T priority patent/DE59305909D1/de
Priority to PCT/DE1993/001213 priority patent/WO1994015299A1/de
Priority to DE9321325U priority patent/DE9321325U1/de
Priority to EP94902605A priority patent/EP0674786B1/de
Priority to ES94902605T priority patent/ES2099579T3/es
Priority to DK94902605.8T priority patent/DK0674786T3/da
Priority to AT94902605T priority patent/ATE150561T1/de
Publication of DE4243348A1 publication Critical patent/DE4243348A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21049—Poll and detect connected I-O modules, address terminator, address line high
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21071—Configuration, each module has a settable address, code wheel, encoder
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21089—Detect configuration of I-O regulary

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Programmable Controllers (AREA)

Description

Die Erfindung betrifft eine Anordnung mit mehreren Steck­ plätzen, die über einen Daten- und Steuerleitungen auf­ weisenden Systembus miteinander verbunden sind und in die mindestens eine CPU-Einheit gesteckt ist und mehrere periphere Funktionseinheiten steckbar sind.
In der deutschen Patentanmeldung P 42 39 030.3 ist eine Anordnung vorgeschlagen, in welcher eine zur Ausführung von Lese- und/oder Schreibzugriffen geeignete CPU-Einheit in jeden Steckplatz steckbar ist. Dazu ist die Anordnung versehen mit mehreren Steckplätzen, die über einen Daten- und Steuerleitungen aufweisenden Systembus miteinander verbunden sind, und mit an Verbindungsmittel der Steck­ plätze geführten Adreßleitungen, von denen jeweils eine an einen Auswahlanschluß eines Steckplatzes angeschlossen ist. Die CPU-Einheit weist Mittel zum Verbinden mit den Adreßleitungen auf, und jede der restlichen Funktions­ einheiten ist mit Mitteln zum Verbinden mit dem Auswahl­ anschluß des Steckplatzes versehen. In dieser Anordnung kann die CPU-Einheit nicht erkennen, ob die Steckplätze mit Funktionseinheiten bestückt sind.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art zu schaffen, in welcher die CPU-Einheit mit Funktionseinheiten bestückte Steckplätze erkennt.
Diese Aufgabe wird gelöst durch eine Anordnung mit
  • - mehreren Steckplätzen, die über einen Daten- und Steuer­ leitungen aufweisenden Systembus miteinander verbunden und in die eine zur Ausführung von Lese- und/oder Schreibzugriffen geeignete CPU-Einheit gesteckt ist und mehrere periphere Funktionseinheiten steckbar sind, welche die CPU-Einheit über Adreßleitungen adressiert, die an ein Potential gelegt sind,
  • - jeder peripheren Einheit zugeordneten Pegel-Umschalt­ mitteln, die für den Fall, daß sie ein Steckplatz- Identifizierungssignal der CPU-Einheit während eines Lesezugriffs empfangen, den Pegel der ihr zugeordneten Adreßleitung umschalten.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Die erfindungsgemäße Anordnung wird insbesondere in einer speicherprogrammierbaren Steuerung eingesetzt, vorzugsweise in einer speicherprogrammierbaren Steuerung mit einem Zentralgerät und mindestens einem Erweiterungs­ gerät, die über ein Verbindungskabel miteinander verbunden sind, welches den System- und Adreßbus, die Adreßleitungen und weitere Adreßleitungen zur Adressierung des Erweite­ rungsgerätes aufweist.
Anhand der Zeichnung, in der ein Ausführungsbeispiel der Erfindung veranschaulicht ist, wird die Erfindung näher erläutert.
Es zeigen
Fig. 1 ein Prinzipschaltbild einer Anordnung mit Steck­ plätzen und
Fig. 2 Pegel-Umschaltmittel einer peripheren Einheit.
In Fig. 1 sind mit SP1 . . . SP4 Steckplätze bezeichnet, die über einen mehrere Daten- und Steuerleitungen auf­ weisenden Systembus SYB miteinander verbunden sind. In diesen Steckplätzen SP1 . . . SP4 stecken periphere Ein­ heiten PE1, PE2, PE4 und eine zur Ausführung von Lese­ und/oder Schreibzugriffen geeignete CPU-Einheit CP, wozu die Steckplätze SP1 . . . SP4 und die Einheiten entspre­ chende Verbindungsmittel, z. B. in Form von Feder- und Messerkontakten, aufweisen. Die Funktionseinheiten PE1, PE2, PE4 und die CPU-Einheit CP sind beliebig in die Steckplätze SP1 . . . SP4 steckbar. Dazu sind die Einheiten PE1, PE2, PE4, CP mit Verbindungsmitteln zum Kontaktieren mit einer Steckplatz-Verbindungsleitung JD und mit Aus­ wahlanschlüssen AN1, AN2, AN4 der Steckplätze SP1, SP2, SP4 und die CPU-Einheit CP mit zusätzlichen Verbindungs­ mitteln zum Kontaktieren mit Adreßleitungen AL1, AL2, AL3, AL4 versehen, die von Steckplatz zu Steckplatz geführt und jeweils über einen Widerstand R mit einem einen Pegel log. "1" entsprechenden Potential gelegt sind. In der Zeichnung sind die Verbindungen bzw. Anschlüsse in Form schwarzer Quadrate dargestellt. Die erste Adreßleitung AL1 ist über eine Leitung SL1 an den Auswahlanschluß AN1 des Steck­ platzes SP1 angeschlossen. Entsprechend sind die Adreß­ leitungen AL2, AL3, AL4 über Leitungen SL2, SL3, SL4 mit den Auswahlanschlüssen AN2, AN3, AN4 der Steckplätze SP2, SP3, SP4 verbunden. Diese Adreßleitungen AL1 . . . AL4 sind jeweils über einen Widerstand R an eine einer log. "1" entsprechenden Potential gelegt. Zur Adressierung der peripheren Einheiten PE1, PE2, PE4 erzeugt die CPU-Einheit CP ein Adreßsignal in Form einer log. "0", das über die Adreßleitungen AL1, AL2, AL4 und über die Leitungen SL1, SL2, SL4 den Auswahlanschlüssen AN1, AN2, AN4 zugeführt wird. Die CPU-Einheit CP wird über die Adreßleitung AL3, die Leitung SL3 und den Auswahlanschluß AN3 von weiteren zur Ausführung von Lese-und/oder Schreibzugriffen geeig­ neten, hier nicht dargestellten Einheiten adressiert.
Im folgenden wird die Funktions- und Wirkungsweise der Anordnung näher erläutert. Es ist angenommen, daß die periphere Einheit PE1 nicht gesteckt ist. Die CPU-Einheit CP beaufschlagt zyklisch oder während vorgebbarer Zeiten einer Zeitschaltung der CPU-Einheit CP die Steckplatz- Verbindungsleitung JD mit einem Steckplatz-Identifizie­ rungssignal in Form eines Signals log. "0", das den Steck­ plätzen SP1, . . . , SP4 und somit hier nicht dargestellten Pegel-Umschaltmitteln der peripheren Einheiten PE2, PE4 zugeführt wird. Die Pegel-Umschaltmittel schalten darauf den Pegel der ihr zugeordneten Adreßleitung AL1, AL2, AL4 um. Im vorliegenden Beispiel sind nur die periphere Ein­ heit PE2 und PE4 gesteckt, wodurch deren Pegel-Umschalt­ mittel den Pegel der ihr zugeordneten Adreßleitungen AL1, AL2 umschalten. Die CPU-Einheit CP erkennt aufgrund der Pegel der Adreßleitungen AL1, AL2, AL4, daß lediglich die peripheren Einheiten PE1, PE2 in den Steckplätzen SP2, SP4 gesteckt sind.
Die Funktions- und Wirkungsweise von Pegel-Umschaltmitteln wird anhand der Fig. 2 verdeutlicht. Die in den Fig. 1 und 2 gleichen Teile sind mit gleichen Bezugszeichen ver­ sehen.
Die periphere Einheit PE2 weist Pegel-Umschaltmittel in Form eines mit Widerständen R1, R2 beschalteten Transi­ stors TR auf dessen Steueranschluß mit der Steckplatz- Verbindungsleitung JD verbunden ist. Der Kollektor des Transistors ist an den Verbindungspunkt eines Eingangs­ verstärkers EV mit der Adreßleitung AL zugeführt, und der Emitter ist an ein einem Pegel log. "0" entsprechenden Massepotential angeschlossen. Weitere Teile der periphe­ ren Einheit PE2 sind für die Erfindung ohne Bedeutung und sind und brauchen daher nicht erläutert werden. Führt die CPU-Einheit CP (Fig. 1) den Transistor TR über die Steck­ platz-Verbindungsleitung JD das Steckplatz-Identifizie­ rungssignal in Form einer log. "1" zu, so wird der Tran­ sistor TR leitend und verbindet die Adreßleitung AL2 mit dem Massepotential. Dadurch wird der Pegel auf der Adreß­ leitung AL2 von log. "1" auf log. "0" umgeschaltet. Für den Fall, daß die periphere Einheit PE2 im Steckplatz SP2 nicht gesteckt ist, wird der Pegel auf der Adreßleitung AL2 nicht verändert, da über den Widerstand R die Adreß­ leitung AL2 auf einem einer log. "1" entsprechenden Poten­ tial gelegt ist.
Im dargestellten Ausführungsbeispiel fragt die CPU-Einheit CP zyklisch oder nach vorgebbaren Zeiten eine Zeitüber­ wachungsschaltung der CPU-Einheit CP die Pegel der Adreß­ leitungen AL1, AL2, AL4 ab. Man kann auch in der Weise vorgehen, daß während eines Lesezugriffs der CPU-Einheit auf die peripheren Einheiten, deren Pegel-Umschaltmittel zunächst den Pegel der jeweiligen Adreßleitung AL1, AL2, AL4 und anschließend den Pegel einer Quittungsanzeige­ leitung umschalten, über die der CPU-Einheit CP angezeigt wird, daß der Lesezugriff abgeschlossen ist. Die CPU-Ein­ heit CP erkennt nach abgeschlossenem Lesezugriff sofort, auf welchen Adreßleitungen AL1, AL2, AL4 die Pegel umge­ schaltet wurden, die darauf hinweisen, welche Plätze mit Funktionseinheiten bestückt sind. In diesem Fall ist die Quittungsanzeigeleitung an Verbindungsmittel der Steck­ plätze SP1, . . . , SP4 geführt und die Einheiten PE1, PE2, PE4, CP weisen Verbindungsmittel zum Kontaktieren mit der Quittungsanzeigeleitung auf. Die Pegelumschaltmittel weisen außerdem einen weiteren Transistor auf, dessen Kollektor mit der Quittungsanzeigeleitung und der Emitter mit dem Massepotential verbunden ist. Dieser Transistor wird ebenfalls mit dem Steckplatz-Identifizierungssignal zeitverzögert angesteuert. Weiterhin ist es möglich, anstatt der Steckplatz-Verbindungsleitung JD zur Übertragung des Steckplatz-Identifizierungssignals eine der Steuer- oder Datenleitungen des Systembusses SVB vorzusehen, womit die Steckplatzverbindungsleitung nicht mehr erforderlich ist.

Claims (6)

1. Anordnung mit
  • - mehreren Steckplätzen (SP1, . . . ), die über einen Daten- und Steuerleitungen aufweisenden Systembus (SYB) mit ein­ ander verbunden und in die eine zur Ausführung von Lese­ und/oder Schreibzugriffen geeignete CPU-Einheit (CP) ge­ steckt ist und mehrere periphere Funktionseinheiten (PE1, PE2, PE4) steckbar sind, welche die CPU-Einheit (CP) über Adreßleitungen (AL1, AL2, AL4) adressiert, die an ein Potential gelegt sind,
  • - jeder peripheren Einheit (PE1, PE2, PE4) zugeordneten Pegel-Umschaltmitteln, die für den Fall, daß sie ein Steckplatz- Identifizierungssignal der CPU-Einheit (CP) empfangen, den Pegel der ihr zugeordneten Adreßleitung (AL1, AL2, AL4) umschalten.
2. Anordnung nach Anspruch 1, dadurch ge­ kennzeichnet,
  • - daß das Steckplatz-Identifizierungssignal über eine Steckplatz-Verbindungsleitung (JD) geführt ist.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
  • - daß die CPU-Einheit (CP) das Steckplatz-Identifizie­ rungssignal zyklisch oder während vorgebbarer Zeiten den Pegel-Umschaltmitteln aufschaltet.
4. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
  • - daß eine Quittungsanzeigeleitung vorgesehen ist, über welche die peripheren Funktionseinheiten (PE1, PE2, PE4) der CPU-Einheit (CP) anzeigen, daß ein Lesezugriff abge­ schlossen ist,
  • - daß die Pegelumschaltmittel nach der Umschaltung des Pegels der ihr zugeordneten Adreßleitung (AL1, AL2, AL4) den Pegel der Quittungsanzeigeleitung umschalten.
5. Speicherprogrammierbare Steuerung mit einer Anordnung nach einem der Ansprüche 1 bis 4.
6. Speicherprogrammierbare Steuerung mit einem jeweils eine Anordnung nach einem der Ansprüche 1 bis 4 aufweisen­ den Zentralgerät und mindestens einem Erweiterungsgerät, die über ein Verbindungskabel verbunden sind, welches den System- und den Adreßbus (SYB, AB), die Adreßleitungen (AL1, . . . ) und weitere Adreßleitungen zur Adressierung des Erweiterungsgerätes aufweist.
DE19924243348 1992-12-21 1992-12-21 Anordnung mit steckbaren Funktionseinheiten Withdrawn DE4243348A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19924243348 DE4243348A1 (de) 1992-12-21 1992-12-21 Anordnung mit steckbaren Funktionseinheiten
DE59305909T DE59305909D1 (de) 1992-12-21 1993-12-17 Anordnung mit steckbaren funktionseinheiten
PCT/DE1993/001213 WO1994015299A1 (de) 1992-12-21 1993-12-17 Anordnung mit steckbaren funktionseinheiten
DE9321325U DE9321325U1 (de) 1992-12-21 1993-12-17 Anordnung mit steckbaren Funktionseinheiten
EP94902605A EP0674786B1 (de) 1992-12-21 1993-12-17 Anordnung mit steckbaren funktionseinheiten
ES94902605T ES2099579T3 (es) 1992-12-21 1993-12-17 Disposicion con unidades funcionales enchufables.
DK94902605.8T DK0674786T3 (da) 1992-12-21 1993-12-17 Indretning med indstiksfunktionsenheder
AT94902605T ATE150561T1 (de) 1992-12-21 1993-12-17 Anordnung mit steckbaren funktionseinheiten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924243348 DE4243348A1 (de) 1992-12-21 1992-12-21 Anordnung mit steckbaren Funktionseinheiten

Publications (1)

Publication Number Publication Date
DE4243348A1 true DE4243348A1 (de) 1994-06-23

Family

ID=6476025

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924243348 Withdrawn DE4243348A1 (de) 1992-12-21 1992-12-21 Anordnung mit steckbaren Funktionseinheiten

Country Status (1)

Country Link
DE (1) DE4243348A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29604125U1 (de) * 1996-03-07 1996-05-23 Siemens AG, 80333 München Steckbarer Busteilnehmer
DE29604130U1 (de) * 1996-03-07 1996-05-23 Siemens AG, 80333 München Steckbarer Busteilnehmer
EP0692753A3 (de) * 1994-07-12 1996-11-27 Rkc Instruments Inc Steuergerät
DE19726981A1 (de) * 1997-06-25 1999-01-07 Insta Elektro Gmbh & Co Kg Gerätekombination der Gebäudesystemtechnik mit Demontagemeldung
EP0964255A1 (de) * 1998-06-08 1999-12-15 Hewlett-Packard Company Verfahren und Schaltungskreis zur Erfassung der Anwesenheit eines Verbindungsteils in einer Kontaktbuchse

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0692753A3 (de) * 1994-07-12 1996-11-27 Rkc Instruments Inc Steuergerät
DE29604125U1 (de) * 1996-03-07 1996-05-23 Siemens AG, 80333 München Steckbarer Busteilnehmer
DE29604130U1 (de) * 1996-03-07 1996-05-23 Siemens AG, 80333 München Steckbarer Busteilnehmer
DE19726981A1 (de) * 1997-06-25 1999-01-07 Insta Elektro Gmbh & Co Kg Gerätekombination der Gebäudesystemtechnik mit Demontagemeldung
DE19726981C2 (de) * 1997-06-25 2003-03-06 Insta Elektro Gmbh Gerätekombination der Gebäudesystemtechnik mit Demontagemeldung
EP0964255A1 (de) * 1998-06-08 1999-12-15 Hewlett-Packard Company Verfahren und Schaltungskreis zur Erfassung der Anwesenheit eines Verbindungsteils in einer Kontaktbuchse
US6477602B1 (en) 1998-06-08 2002-11-05 Hewlett-Packard Company Method and circuit for detecting the presence of a connector in a socket

Similar Documents

Publication Publication Date Title
DE69209538T2 (de) Automatische Konfiguration einer Einheit für koppelbare Rechner
DE69900993T2 (de) Modulenkompatibilitätsüberprüfung
DE2517302C2 (de) Mehrprogramm-Datenverarbeitungsgerät
EP0674786B1 (de) Anordnung mit steckbaren funktionseinheiten
EP0062141A1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE4243348A1 (de) Anordnung mit steckbaren Funktionseinheiten
DE69212284T2 (de) Vorrichtung zur Benutzung von Fehlerinformationen eines Einzel- oder Mehrrechnersystems eines Flugzeuges
DE10026145A1 (de) Programmierbare Steuereinheit
DE69031768T2 (de) Zweifachbus-Mikrorechneranordnung mit programmierbarer Sperrfunktionssteuerung
EP0791929B1 (de) Elektronisches Gerät und Verfahren zu seiner Duplizierung und Einrichtung zur Datenübertragung zwischen zwei gleichartig aufgebauten elektronischen Geräten
DE29604130U1 (de) Steckbarer Busteilnehmer
DE69900141T2 (de) Vorrichtung zur bidirektionalen Übertragung
EP0674785B1 (de) Anordnung mit steckbaren funktionseinheiten
DE3104941A1 (de) Mikrorechnersystem zum raschen auffinden von kennzeichenbloecken
DE9321325U1 (de) Anordnung mit steckbaren Funktionseinheiten
DE2743068A1 (de) Leitungspufferschaltung zum anschluss einer kopplungseinrichtung an einen datenweg
EP0726683A2 (de) Verfahren zur Initialisierung von peripheren Einrichtungen durch eine programmgesteuerte Zentraleinrichtung eines Kommunikationssystems
DE4239030A1 (de) Anordnung mit steckbaren Funktionseinheiten
EP0088916A1 (de) Schaltungsanordnung zum Prüfen von elektrischen, insbesondere elektronischen Einrichtungen
EP0324144B1 (de) Datenverarbeitungssystem mit Anordung zur Identifizierung von Unterbrechungssignale abgebenden Einheiten
WO1994014120A1 (de) Anordnung mit mehreren funktionseinheiten
EP0867005B1 (de) Rechner
CH634425A5 (en) Data exchange control for two microcomputers
DE4221023C2 (de) Potentialbestimmungseinrichtung zum Festlegen eines Potentials auf einer Leitung, über die von einer Zentraleinheit oder einem Außenanschluß peripheren Schaltungen Potentiale zugeführt werden können
DE69210080T2 (de) Adresssteuerungsanordnung von Peripheriegeräten

Legal Events

Date Code Title Description
8141 Disposal/no request for examination