DE4238265C2 - Analog-Digital-Umsetzer - Google Patents

Description

Die Erfindung betrifft einen Analog-Digital-Umsetzer zur Er­ zeugung eines digitalen Umsetzergebnisses aus einem analogen Eingangssignal nach einem Dual-Slope-Verfahren, bei welchem eine analoge Signalverarbeitungseinrichtung vorgesehen ist zur Erzeugung eines Vergleichssignales aus einem Vergleich von einerseits einer Eingabesignal-Integration bei einem Meßzeit­ signal während eines Meßzeitintervalles mit andererseits einer Referenzsignal-Integration bei einem Ergebniszeitsignal während eines Ergebniszeitintervalles, sodaß bei einem Rücksetzzeit­ signal während eines Rücksetzzeitintervalles ein Rücksetzen der analogen Signalverarbeitungseinrichtung vorgesehen ist.

Eine derartiger Analog-Digital-Umsetzer ist beispielsweise ein­ setzbar in einem Regelsystem zur Erfassung von analogen Kenn­ größen. Beispielsweise bei einem Regelsystem in der Antriebs­ technik, oder in einer Industrieumgebung, ist beim Einsatz mit starken Einflüssen betreffend eine elektromagnetische Verträg­ lichkeit (EMV) zu rechnen. Hierfür werden deshalb bevorzugt Analog-Digital-Umsetzer nach einem integrierenden Verfahren eingesetzt, beispielsweise einem Dual-Slope-Verfahren.

Von den Autoren U. Tietze und CH. Schenk wird in dem Buch "Halbleiter-Schaltungstechnik", Springerverlag Berlin Heidelberg New York 1986, ISBN 3-540-16720-X, 8. Auflage auf den Seiten 774 bis 777 ein Analog-Digital-Umsetzer nach einem Dual-Slope- Verfahren beschrieben. Während eines Meßzeitintervalles wird eine Eingabesignal-Integration durchgeführt. Im Anschluß daran erfolgt während eines Ergebniszeitintervalles eine Referenz­ signal-Integration. Mit Hilfe eines Komparators wird die Re­ ferenzsignal-Integration bis zur Gleichheit der beiden Integra­ tionen durchgeführt. Das Umsetzergebnis ist ermittelbar aus dem Referenzsignal und einem Verhältnis von Ergebniszeitinter­ vall zu Meßzeitintervall. Zur Ermittlung der Zeitintervalle ist ein Zähler vorgesehen, welcher von einem Zähltakt gesteuert wird. Bei einer vorliegenden Brummstörung des Eingangssignales kann die Zähltaktfrequenz an die Frequenzen der Brummstörung angepaßt werden zur Störunterdrückung. Während des Rücksetzzeitintervalles ist ein automatischer Nullpunkt-Abgleich vorge­ sehen, bei welchem der Integrator in einen definierten Anfangs­ zustand gesetzt wird einerseits sowie andererseits ein Offset­ fehler kompensiert wird betreffend das Vergleichen der beiden Integrationen.

Aus US 3,617,885 ist ein digitales Voltmeter mit einem Analog- Digital-Umsetzer zur Erzeugung eines digitalen Umsetzerergebnisses aus einem analogen Eingangssignal nach einem Dual-Slope-Verfahren bekannt, bei dem das Ergebniszeitintervall und das Messzeitintervall zur Änderung des Messbereichs mit unterschiedlicher Zählertakten getaktet werden können.

Die Aufgabe der Erfindung besteht darin, einen Analog-Digital- Umsetzer sowie ein Verfahren zu dessen Betrieb anzugeben, so­ daß ein Einsatz in einem mikroprozessorgesteuerten Regelsystem erzielbar ist, insbesondere mit einer störsicheren Erfassung von analogen Kenngrößen.

Diese Aufgabe ist gelöst bei einem Analog-Digital-Umsetzer zur Erzeugung eines digitalen Umsetzergebnisses aus einem analogen Eingangssignal nach einem Dual-Slope-Verfahren, bei welchem ei­ ne analoge Signalverarbeitungseinrichtung vorgesehen ist zur Erzeugung eines Vergleichssignales aus einem Vergleich von einerseits einer Eingabesignal-Integration bei einem Meßzeit­ signal während eines Meßzeitintervalles mit andererseits einer Referenzsignal-Integration bei einem Ergebniszeitsignal während eines Ergebniszeitintervalles, sodaß bei einem Rücksetzzeit­ signal während eines Rücksetzzeitintervalles ein Rücksetzen der analogen Signalverarbeitungseinrichtung vorgesehen ist, welcher dadurch gekennzeichnet ist, daß eine digitale Signalverarbei­ tungseinrichtung vorgesehen ist mit einer Prozessoreinheit zum Anpassen des Meßzeitintervalles an eine Änderungsgeschwindig­ keit von ermittelten Umsetzergebnissen, in dem eine erste Zähltaktanzahl für das Meßzeitintervall vorgesehen ist, sodaß bei einer Vergrößerung der Änderungsgeschwindigkeit eine Verringe­ rung dieser Zähltaktanzahl vorgesehen ist, sowie daß bei einer Verringerung der Änderungsgeschwindigkeit eine Vergrößerung dieser Zähltaktanzahl vorgesehen ist.

Der Erfindung liegt die Idee zugrunde, daß in einem mikropro­ zessorgesteuerten Regelsystem eine störsichere Erfassung von analogen Kenngrößen erzielbar ist, in dem ein Analog-Digital- Umsetzer nach einem Dual-Slope-Verfahren eingesetzt wird, bei welchem mit Hilfe einer Prozessoreinheit ein Meßzeitintervall für eine Eingabesignal-Integration angepaßt wird an eine Än­ derungsgeschwindigkeit von ermittelten Umsetzergebnissen, also einer analogen Kenngröße im mikroprozessorgesteuerten Regel­ system, sodaß bei großen Änderungen der Kenngröße möglichst rasch ein neues Meßergebnis zu erhalten ist einerseits sowie andererseits bei konstanter Kenngröße ein möglichst genauer, hochaufgelöster Wert erhalten werden kann.

Die Prozessoreinheit kann dabei ein insbesondere mikroprogramm­ gesteuerter Baustein des Analog-Digital-Umsetzers sein, sodaß dieser unabhängig von einem mikroprozessorgesteuerten Regelsy­ stem zur Analog-Digital-Umsetzung vorteilhaft einsetzbar ist.

Bei einer Verwendung des Analog-Digital-Umsetzers in einen mikroprozessorgesteuerten Regelsystem kann die Prozessoreinheit im Mikroprozessor des mikroprozessorgesteuerten Regelsystems vorteilhaft enthalten sein, beispielsweise als ein Programmteil des im Mikroprozessor vorgesehenen Programmablaufs. In einer vorteilhaften Weise ist die Analog-Digital-Umsetzung an die Erfordernisse des mikroprozessorgesteuerten Regelsystems an­ paßbar, indem in kurzer Zeit ein Umsetzergebnis erhalten werden kann insbesondere bei einer großen Änderungsgeschwindigkeit einer Kenngröße des mikroprozessorgesteuerten Regelsystems einerseits sowie andererseits ein möglichst genaues und hochauf­ gelöstes Umsetzergebnis erzielbar ist insbesondere bei einer konstanten Kenngröße des mikroprozessorgesteuerten Regelsystems.

Die Wandlungszeit zur Erzielung des Umsetzergebnisses und damit die Auflösung für das Umsetzergebnis ist anpaßbar, also wählbar und auch im Betrieb umschaltbar. Bei schnellen Änderungen einer Eingangsgröße kann durch Umschaltung auf eine kurze Wandlungs­ zeit rasch der aktuelle Wert gemessen werden. Es kann so mit rasch auf diese Änderung reagiert werden. Bei einem konstanten Wert der Eingangsgröße kann durch ein Verlängern der Wandlungs­ zeit dieser sehr genau gemessen werden, also mit einer hohen Auflösung.

Ausführbar ist ein bevorzugter Analog-Digital-Umsetzer, bei welchem eine Steuerungseinheit der digitalen Signalverarbei­ tungseinrichtung vorgesehen ist,

• - bei welcher ein Steuerungselement vorgesehen ist zum Signal­ austausch mit der analogen Signalverarbeitungseinrichtung einerseits sowie andererseits zum Informationsaustausch mittels eines Prozessorbusses zur Prozessoreinheit,
• - bei welcher ein von einem Zähltakt gesteuerter Zähler vorge­ sehen ist zum Bestimmen der Zeitintervalle,
• - bei welcher ein Meßzeitregister vorgesehen ist zum Speichern der ersten Zähltaktanzahl, welche aus dem Prozessorbus eingeb­ bar ist einerseits sowie andererseits für das Meßzeitintervall in den Zähler ausgebbar ist,
• - bei welcher ein Ergebniszeitregister vorgesehen ist zum Spei­ chern einer zweiten Zähltaktanzahl, welche als Zählerstand des Zählers für das Ergebniszeitintervall dem Zähler entnehm­ bar ist einerseits sowie andererseits in den Prozessorbus ausgebbar ist,
• - bei welcher ein Rücksetzzeitregister vorgesehen ist zum Spei­ chern einer dritten Zähltaktanzahl, welche aus dem Prozessorbus eingebbar ist einerseits sowie andererseits für das Rück­ setzzeitintervall in den Zähler ausgebbar ist,
• - bei welcher ein Komparator vorgesehen ist zum Vergleichen des Zählerstandes mit der zweiten Zähltaktanzahl, sodaß bei Gleich­ heit eine Fehlermeldung vorgesehen ist.

In einer vorteilhaften Weise ist beispielsweise bei einem Ein­ satz des Analog-Digital-Umsetzers in einem mikroprozessorge­ steuerten Regelsystem als Prozessorbus der Mikroprozessorbus des Mikroprozessors des mikroprozessorgesteuerten Regelsystems verwendbar, indem als Prozessoreinheit des Analog-Digital-Um­ setzers ein Programmteil des Mikroprozessorprogrammes vorge­ sehen ist, sodaß die Steuerungseinheit des Analog-Digital-Um­ setzers einen Busteilnehmer des Mikroprozessorbusses bildet.

In einer vorteilhaften Weise ist ein Modus für den Start einer neuen Umsetzung wählbar und umschaltbar. In einem asynchronen Betriebsmodus soll nach dem Ende einer Umsetzung sofort eine neue gestartet werden. Dabei werden laufend neue Umsetzergeb­ nisse erhalten. In einem synchronen Betriebsmodus soll mit je­ dem Startbefehl nur jeweils eine Umsetzung durchgeführt werden. Dadurch kann die Umsetzung synchron zu einem anderen Ereignis erfolgen. Das Umsetzergebnis ergibt den Wert einer Eingangs­ größe zu einem genau bestimmbaren Zeitpunkt.

In einer vorteilhaften Weise kann die Steuerungseinheit des Analog-Digital-Umsetzers mikroprozessorkompatibel sein, sodaß sie über einen Mikroprozessorbus und Mikroprozessorbussteuer­ leitungen als der Prozessorbus an einen Mikroprozessor anschalt­ bar ist. Die Umschaltbefehle und die Startbefehle, sowie eine Vorgabe der Wandlungszeit, das Abholen von Meßergebnissen und von Zustandsmeldungen und Fehlermeldungen ist durch einfache Instruktionen des Mikroprozessors ausführbar.

In einer vorteilhaften Weise ist mit Hilfe des Komparators der Steuerungseinheit des Analog-Digital-Umsetzers eine Fehlermel­ dung ableitbar, indem der Zählerstand des Zählers verglichen wird mit der ersten Zähltaktanzahl aus dem Meßzeitregister. Zusätzlich kann vorgesehen sein, daß gemeldet wird, ob die Steuerungseinheit aktiv ist, also eine Umsetzung durchführt.

In einer vorteilhaften Weise ist insbesondere mit Hilfe einer hohen Taktfrequenz für den Zähltakt ein Analog-Digital-Umsetzer erzielbar mit einer steuerbar kurzen Umwandlungszeit.

Ausführbar ist ein weiterer bevorzugter Analog-Digital-Umsetzer, bei welchem ein einstellbares Taktteilerelement der Steuerungs­ einheit vorgesehen ist zum Verringern eines Zähltaktes für den Zähler mit einem Zähltaktteilerverhältnis.

In einer vorteilhaften Weise ist eine Störempfindlichkeit bei Bedarf verringerbar, indem die Umsetzungszeit verlängerbar ist, ohne die Auflösung zu verändern. Die Einstellung des Taktteiler­ elementes, also des einstellbaren Zähltaktteilerverhältnisses, ist beispielsweise über den Mikroprozessorbus von der Prozessor­ einheit aus steuerbar.

Zusätzlich kann vorgesehen sein, daß die dritte Zähltaktanzahl, also die Zeitdauer des Rücksetzzeitintervalles, wählbar und im Betrieb umschaltbar ist. Dadurch kann in einer vorteilhaften Weise die Umsetzzeit weiter optimiert werden, beispielsweise indem von der Prozssoreinheit über den Prozessorbus das Rück­ setzzeitregister neu beschrieben wird.

Zusätzlich kann vorgesehen sein, daß die Prozessoreinheit der analogen Signalverarbeitungseinrichtung ein Kalibriersignal sendet zur Durchführung von Kalibriermessungen. Dabei kann bei­ spielsweise mit Hilfe eines von der Prozessoreinheit gesteuerten Schalters eine Eingangsspannung auf Null Volt gelegt werden.

Ausführbar ist ein Verfahren zum Betrieb der Steuerungseinheit des Analog-Digital-Umsetzers,

• a) mit einem ersten Verfahrensschritt, bei welchem der Zähler mit der ersten Zähltaktanzahl geladen wird aus dem Meßzeit­ register,
• b) mit einem zweiten Verfahrensschritt, bei welchem das Meß­ zeitsignal abgegeben wird für die Eingabesignal-Integration während der Zähler bis Null heruntergezählt wird,
• c) mit einem dritten Verfahrensschritt,
  • - bei welchem das Ergebniszeitsignal abgegeben wird für die Referenzsignal-Integration während der Zähler hochgezählt wird,
  • - bei welchem eine erste Überwachung erfolgt auf Eintreffen des Vergleichssignales,
  • - bei welchem eine zweite Überwachung erfolgt auf Gleichheit des Zählerstandes des Zählers mit der ersten Zähltaktanzahl mit Hilfe des Komparators,
• d) mit einem vierten Verfahrensschritt,
  • - bei welchem beim Ansprechen von zumindest einer von diesen Überwachungen der Zählerstand des Zählers festgehalten wird,
• e) mit einem fünften Verfahrensschritt,
  • - bei welchem der Zählerstand des Zählers ins Ergebniszeit­ register eingetragen wird als die zweite Zähltaktanzahl,
  • - bei welchem eine Fehlermeldung erfolgt, falls die zweite Überwachung angesprochen hat,
  • - bei welchem die Prozessoreinheit verständigt wird zum Er­ mitteln des Umsetzergebnisses,
• f) mit einem sechsten Verfahrensschritt,
  • - bei welchem der Zähler mit der dritten Zähltaktanzahl gela­ den wird,
• g) mit einem siebenten Verfahrensschritt,
  • - bei welchem das Rücksetzzeitsignal abgegeben wird für das Rücksetzen der analogen Signalverarbeitungseinrichtung wäh­ rend der Zähler bis Null heruntergezählt wird.

In einer vorteilhaften Weise ist dadurch ein Betrieb der Steuerungseinheit erzielbar, insbesondere auch ohne eine direkte Koordinierung mit der Prozessoreinheit. Bei diesem asynchronen Betriebsmodus kann die Prozessoreinheit das Er­ gebniszeitregister zu einem beliebigen Zeitpunkt auslesen, in welchem stets die zuletzt ermittelte zweite Zähltaktan­ zahl enthalten ist. Bei Bedarf kann die Prozessoreinheit das Meßzeitregister neu beschreiben mit einer neuen ersten Zähl­ taktanzahl. Es ist somit keinerlei Synchronisierung der Ab­ läufe in der Steuerungseinheit einerseits und andererseits in der Prozessoreinheit erforderlich.

Ausführbar ist ein bevorzugtes Verfahren,

• a) bei welchem ein von der Prozessoreinheit vorzugebendes Start­ signal abgewartet wird, sodaß beim Vorliegen des Startsigna­ les der erste Verfahrensschritt folgt, wobei das vorliegende Startsignal rückgesetzt wird,
• b) bei welchem während des zweiten und dritten Verfahrensschrit­ tes zusätzlich eine dritte Überwachung erfolgt auf ein vor­ gebbares Startsignal, indem bei einem Ansprechen der dritten Überwachung der Verfahrensschritt abgebrochen wird, sodaß der sechste Verfahrensschritt folgt.

In einer vorteilhaften Weise kann von der Prozessoreinheit ein Startbefehl vorgegeben werden, bei welchem eine Umsetzung ge­ startet werden soll. Damit ist die Umsetzung synchron zu einem anderen Ereignis möglich. Das Umsetzergebnis repräsentiert den Wert einer Eingangsgröße zu einem von der Prozessoreinheit be­ stimmbaren Zeitpunkt.

Anhand von Figuren werden Ausführungsbeispiele der Erfindung näher erläutert. Es zeigt:

Fig. 1 einen Analog-Digital-Umsetzer,

Fig. 2 eine analoge Signalverarbeitungseinrichtung,

Fig. 3 eine Eingabeeinheit der analogen Signalverarbeitungsein­ richtung,

Fig. 4 eine Datenflußübersicht von einer digitalen Signalver­ arbeitungseinrichtung,

Fig. 5 einen zeitlichen Verlauf des Zählerstandes des Zählers von einer Steuerungseinheit von einer digitalen Signal­ verarbeitungseinrichtung,

Fig. 6 Verfahrensschritte von einer Steuerungseinheit,

Fig. 7 Verfahrensschritte von einer Prozessoreinheit.

In Zusammenhang mit den Figuren und der Beschreibungs wird fol­ gende Bezugszeichentabelle verwendet.

Bezugszeichentabelle

EING Eingangssignal
EGS Eingabesignal
REF Referenzsignal
VERA Analoge Signalverarbeitungseinrichtung
REFG Referenzsignalgenerator
SCH Schaltelement
SPT Spannungsteiler
INP Eingabeeinheit der analogen Signalverarbeitungsein­ richtung zum Aufbereiten des Eingabesignales aus dem Eingangssignal und dem Referenzsignal
ADD Addierelement
SINT Integrationssignal
INTEG Integrationseinheit zur Integration des Eingabesignales während des Meßzeitintervalles, zur Integration des Referenzsignales während des Ergebniszeitintervalles, zum Nullabgleich während des Rücksetzzeitintervalles
INTEL Integrationselement
VGL Vergleichseinheit zum Vergleichen der beiden Integra­ tionen für ein daraus ermittelbares Umsetzergebnis
VSE Verstärkerelement
VERDI Digitale Signalverarbeitungseinrichtung
MP Prozessoreinheit zum Ermitteln des Umsetzergebnisses, zum Überwachen einer Änderungsgeschwindigkeit von auf­ einanderfolgenden Umsetzergebnissen, zum Abstimmen des Meßzeitintervalles auf die Änderungsgeschwindigkeit
STEU Steuerungseinheit
STEM Steuerungselement
ZAE Zähler, beispielsweise vorwärts/rückwärtszählbares bi­ näres Zählregister
MEREG Meldungsregister
MZREG Meßzeitregister
EZREG Ergebniszeitregister
RZREG Rücksetzzeitregister
CLK Zähltakt, erhalten beispielsweise aus einem Taktsignal der Prozessoreinheit oder aus einer Takteinheit bei­ spielsweise von der Steuerungseinheit
KOMP Komparator
MUX Multiplexer
IBUS Interne Datenbusverbindungen
MPBUS Prozessorbus, Mikroprozessorbus
ISTEU Interne Steuerleitungen
MPSTEU Steuerleitungen des Prozessorbusses, Mikroprozessor­ steuerleitungen, Mikroprozessorbussteuerleitungen
CS/WR Chip-Select/Write-Steuersignal auf Mikroprozessorbus­ steuerleitungen
CS/RD Chip-Select/Read-Steuersignal auf Mikroprozessorbus­ steuerleitungen
SV Vergleichssignal zum Signalisieren des Vergleichs der beiden Integrationen
SM Meßzeitsignal zum Signalisieren des Meßzeitintervalles
SE Ergebniszeitsignal zum signalisieren des Ergebniszeit­ intervalles
SR Rücksetzzeitsignal zum Signalisieren des Rücksetzzeit­ intervalles
UERG Digitales Umsetzergebnis
SK Kalibrierzeitsignal
TE Takteinheit
TTE Taktteilerelement
TTV Zähltaktteilerverhältnis
ZSTA Zählerstand
t Zeit
t1 Startzeitpunkt
t2 Umschaltzeitpunkt
t3 Ergebniszeitpunkt
t4 Rücksetzzeitpunkt
t5 Fehlerzeitpunkt
MZANZ Zähltaktanzahl während des Meßzeitintervalles
EZANZ Zähltaktanzahl während des Ergebniszeitintervalles
RZANZ Zähltaktanzahl während des Rücksetzzeitintervalles
EZI Ergebniszeitintervall
MZI Meßzeitintervall
RZI Rücksetzzeitintervall
V Verfahrensschritt

Wie die Fig. 1 zeigt, enthält ein Ausführungsbeispiel für einen Analog-Digital-Umsetzer eine analoge Signalverarbeitungseinrich­ tung VERA und eine digitale Signalverarbeitungseinrichtung VERDI. Die digitale Signalverarbeitungseinrichtung VERDI enthält eine Steuerungseinheit STEU und als Prozessoreinheit einen Mikropro­ zessor MP, beispielsweise einen Siemens 80C166 Mikroprozessor. Die Steuerungseinheit STEU enthält ein Steuerungselement STEM, ein Meldungsregister MEREG, ein Meßzeitregister MZREG, ein Rück­ setzzeitregister RZREG, einen Multiplexer MUX, eine Takteinheit TE, ein Taktteilerelement TTE, einen Zähler ZAE, ein Ergebnis­ zeitregister EZREG, einen Komparator KOMP. Der Mikroprozessor MP ist über einen Mikroprozessorbus MPBUS als Prozessorbus so­ wie über Mikroprozessorsteuerleitungen MPSTEU, insbesondere als Mikroprozessorbussteuerleitungen mit dem Ergebniszeitregister EZREG, dem Rücksetzzeitregsiter RZREG, dem Meßzeitregister MZREG, dem Meldungsregister MEREG, und mit dem Steuerungselement STEM verbunden zum Informationsaustausch, bei welchem insbesondere das Meßzeitregsiter MZREG und das Rücksetzzeitregister RZREG beschrieben werden, und das Ergebniszeitregister EZREG und das Meldungsregister MEREG gelesen werden. In der Steuerungseinheit STEU ist das Steuerungselement STEM über interne Steuerleitun­ gen ISTEU verbunden mit dem Meldungsregister MEREG, dem Multi­ plexer MUX, dem Taktteilerelement TTE, dem Zähler ZAE, dem Er­ gebniszeitregister EZREG, sowie dem Komparator KOMP. Mit Hilfe der internen Steuerleitungen ISTEU kann vom Steuerungselement STEM das Meldungsregister MEREG gesetzt werden, sowie auch ge­ löscht werden. Es ist ein erster interner Datenbus IBUS1 voge­ sehen zur Übertragung des Registerinhalts aus dem Meßzeitre­ gister MZREG in den Multiplexer MUX und in den Komparator KOMP. Es ist ein zweiter interner Datenbus IBUS2 vorgesehen zur Über­ tragung des Registerinhalts aus dem Rücksetzzeitregister RZREG in den Multiplexer MUX. Es ist ein dritter interner Datenbus IBUS3 vorgesehen zur Übertragung des Multiplexerausganges aus dem Multiplexer MUX in den Zähler ZAE. Es ist ein vierter in­ terner Datenbus IBUS4 vorgesehen zur Übertragung des Zähler­ standes des Zählers ZAE in das Ergebniszeitregister EZREG und in den Komparator KOMP. Von der Takteinheit TE wird ein Takt­ signal mit einem Zähltakt CLK erzeugt und dem Taktteilerelement TTE zugeführt. Zur Erzeugung des Zähltaktes CLK für das Takt­ teilerelement TTE, kann anstelle der Takteinheit TE eine Zu­ führung von einem Taktsignal aus dem Mikroprozessor MP vorge­ sehen sein, beispielsweise mittels der Mikroprozessorbussteuer­ leitungen MPSTEU. Der Zähltakt CLK wird im Taktteilerelement TTE gemäß eines Zähltaktteilerverhältnisses verringert, welches über die internen Steuerleitungen ISTEU vom Steuerungselement STEM vorgebbar ist. Vom Taktteilerelement TTE wird ein Takt­ signal mit einem Zähltakt CLK' erzeugt und dem Zähler ZAE zu­ geführt. Beispielsweise kann ein konstantes Zähltaktteilerverhältnis vorgesehen sein, sodaß das Taktteilerelement TTE nicht erforderlich ist. Insbesondere kann dabei der Zähltakt CLK' für den Zähler ZAE aus einem Taktsignal des Mikroprozessors MP ent­ nommen sein, beispielsweise mittels der Mikroprozessorbussteuer­ leitungen MPSTEU. Der Zähler ZAE ist mit Hilfe der internen Steuerleitungen ISTEU steuerbar, insbesondere zum Hochzählen, zum Herunterzählen, zum Löschen, zur Übernahme eines Zähler­ standes aus dem internen Datenbus IBUS3, zur Ausgabe seines Zählerstandes auf den internen Datenbus IBUS4. Zusätzlich ist vorgesehen, daß der Zähler ZAE mit Hilfe der internen Steuer­ leitungen ISTEU an das Steuerungselement STEM ein Erreichen des Null-Zählerstandes meldet insbesondere beim Herunterzählen. Mit Hilfe der internen Steuerleitungen ISTEU kann das Steuerungs­ element STEM den Multiplexer MUX steuern, sodaß dieser den Da­ teninhalt aus dem internen Datenbus IBUS1 oder den Dateninhalt aus dem internen Datenbus IBUS2 als Dateninhalt auf den inter­ nen Datenbus IBUS3 weiterleitet. Es ist vorgsehen, daß das Steuerungselement STEM, das Taktteilerelement TTE mit Hilfe der internen Steuerleitungen ISTEU steuert, insbesondere betreffend das Zähltaktteilerverhältnis zwichen dem Zähltakt CLK von der Takteinheit TE und dem Zähltakt CLK' für den Zähler ZAE. Mit Hilfe der internen Steuerleitungen ISTEU kann der Komparator KOMP dem Steuerungselement STEM signalisieren, daß der Daten­ inhalt aus dem internen Datenbus IBUS1 gleich ist dem Datenin­ halt aus dem internen Datenbus IBUS4. Mit Hilfe der internen Steuerleitungen ISTEU kann das Steuerungselement STEM das Er­ gebniszeitregister EZREG auf Freizustand abfragen, sowie diesen Freizustand abwarten, falls das Ergebniszeitregister EZREG bei­ spielsweise gerade mittels des Mikroprozessorbusses MPBUS vom Mikroprozessor MP gelesen wird. Ebenso kann das Steuerungsele­ ment STEM mit Hilfe der internen Steuerleitungen ISTEU dem Er­ gebniszeitregister EZREG signalisieren, daß dieses den Datenin­ halt aus dem internen Datenbus IBUS4 übernimmt.

Der analogen Signalverarbeitungseinrichtung VERA wird ein ana­ loges Eingangssignal EING eingegeben. Es ist vorgesehen, daß während eines Meßzeitintervalles von dem Steuerungselement STEM ein Meßzeitsignal SM an die analoge Signalverarbeitungsein­ richtung VERA abgegeben wird, sodaß diese eine Eingabesignal- Integration ausführt. Danach folgt ein Ergebniszeitintervall, währenddessen von dem Steuerungselement STEM ein Ergebniszeit­ signal SE an die analoge Signalverarbeitungseinrichtung VERA ausgegeben wird, sodaß diese eine Referenzsignal-Integration durchführt. Es ist vorgesehen, daß bei einem Erreichen einer Gleichheit von diesen beiden Integrationen die analoge Signal­ verarbeitungseinrichtung VERA dies mittels eines Vergleichs­ signales SV dem Steuerungselement STEM signalisiert. Danach er­ folgt ein Rücksetzen der analogen Signalverarbeitungseinrich­ tung VERA während eines Rücksetzzeitintervalles, welches mit Hilfe eines Rücksetzzeitsignales SR von dem Steuerungselement STEM der analogen Signalverarbeitungseinrichtung VERA signali­ siert wird.

Es kann vorgesehen sein, daß der Mikroprozessor MP ein Kali­ brierzeitsignal SK an die analoge Signalverarbeitungseinrich­ tung VERA ausgibt zur Durchführung einer Kalibriermessung, bei welcher die analoge Signalverarbeitungseinrichtung VERA anstelle des Eingangssignales EING ein Kalibriersignal aufbereitet.

Wie die Fig. 2 zeigt, enthält ein Ausführungsbeispiel für eine analoge Signalverarbeitungseinrichtung VERA eine Eingabeeinheit INP, einen Referenzsignalgenerator REFG, eine Integrationsein­ heit INTEG, und eine Vergleichseinheit VGL. Die Integrationsein­ heit INTEG enthält ein Integrationselement INTEL, ein Verstär­ kerelement VSE, und drei Schaltelemente SCH1, SCH2 und SCH3. Der Referenzsignalgenerator REFG erzeugt ein Referenzsignal REF, welches der Eingabeeinheit INP sowie der Integrationsein­ heit INTEG zugeführt wird. Der Eingabeeinheit INP wird ein Eingangssignal EING zugeführt, sodaß die Eingabeeinheit INP aus dem Eingangssignal EING und dem Referenzsignal REF ein Eingabe­ signal EGS erzeugt. Für die Durchführung einer Kalibrierung wird der Eingabeeinheit INP ein Kalibrierzeitsignal SK zuge­ führt, sodaß die Eingabeeinheit INP als Eingabesignal EGS ein Kalibriersignal abgibt. Das Integrationselement INTEL enthält einen Verstärker mit einem nichtinvertierenden Eingang und ei­ nem invertierenden Eingang. Der Ausgang dieses Verstärkers ist über einen Kondensator mit dem invertierenden Eingang dieses Verstärkers verbunden. Dieser Kondensator wird zur Durchführung der Integration aufgeladen oder entladen, je nach dem Vorzei­ chen des zu intergrierenden Signales. Dieser Kondensator kann auch als Integrationskondensator bezeichnet werden. Der nicht­ invertierende Eingang des Verstärkers des Integrationselemen­ tes INTEL ist über einen weiteren Kondensator mit einem Null­ potential verbunden, beispielsweise Masse. Insbesondere zur Dämpfung einer Schwingungsneigung ist in Serie zu diesem wei­ teren Kondenstor ein Widerstand geschaltet. Der nichtinver­ tierende Eingang des Verstärkers des Integrationselementes INTEL dient als ein Bezugspotential für das zu integrierende Signal, welches dem invertierenden Eingang des Verstärkers des Integrationselementes INTEL zugeführt wird. Der Verstärker des Integrationselementes INTEL erzeugt ein Integrationssignal SINT1, welches vom Integrationselement INTEL an das Verstärkerelement VSE weitergegeben wird. Das Verstärkerelement VSE enthält einen invertierenden Verstärker, von welchem das Integrationssignal SINT2 erzeugt wird, welches von der Integrationseinheit INTEG an die Vergleichseinheit VGL weitergegeben wird.

Während eines Meßzeitintervalles steuert das Meßzeitsignal SM das Schaltelement SCH1, sodaß dieses das Eingabesignal EGS zum invertierenden Eingang des Verstärkers des Integrationselementes INTEL weiterleitet. Vom Integrationselement INTEL wird somit während des Meßzeitintervalles das Eingabesignal EGS integriert.

Bei einem positiven Eingabesignal EGS wird ein negatives Inte­ grationssignal SINT1 erzeugt. Das Integrationssignal SINT2 ist positiv und wird größer während der Integration in Abhängigkeit von der Größe des positiven Eingabesignales EGS. Am Ende des Meß­ zeitintervalles, sobald das Meßzeitsignal SM ausbleibt, öffnet das Schaltelement SCH1. Danach folgt das Ergebniszeitintervall, bei welchem ein Ergebniszeitsignal SE das Schaltelement SCH2 steuert, sodaß dieses das Referenzsignal REF dem invertierenden Eingang des Verstärkers des Integrationselemetes INTEL zuführt. Bei einem negativen Referenzsignal REF wird das negative Inte­ grationssignal SINT1 bei einem abnehmendem Betrag des negati­ ven Signalwertes in Richtung positiver Signalwerte verändert. Durch den invertierenden Verstärker des Verstärkungselementes VSE wird ein positiver Signalwert des Integrationssignales SINT2 betragmäßig verringert in Richtung negativer Signalwerte. So­ bald der Signalwert des Integrationssignales SINT2 gleich Null ist, wird dies von der Vergleichseinheit VGL erkannt, und die Vergleichseinheit VGL gibt das Vergleichssignal SV ab. Aus dem Betrag des Signalwertes des Referenzsignales REF und dem Ver­ hältnis der Zeitdauer von dem Ergebniszeitintervall zur Zeit­ dauer von dem Meßzeitintervall ist der Signalwert des Eingabe­ signales EGS ermittelbar.

Während eines Rücksetzzeitintervalles wird das Schaltelement SCH3 von einem Rücksetzzeitsignal SR gesteuert, sodaß dieses einerseits den invertierenden Eingang des Verstärkers des Inte­ grationselementes INTEL mit einem Nullpotential verbindet, so­ wie andererseits das Integrationssignal SINT2 vom Verstärker­ element VSE mit dem nichtinvertierenden Eingang des Verstär­ kers des Integrationselementes INTEL verbindet. Während des Rücksetzzeitintervalles erfolgt ein automatischer Ableich des Integrationselementes INTEL und des Verstärkerelementes VSE auf das Nullpotential des invertierenden Einganges des Verstärkers des Integrationselementes INTEL.

Wie die Fig. 3 zeigt, enthält ein Ausführungsbeispiels für eine Eingabeeinheit INP ein Addierelement ADD, zwei Spannungsteiler SPT1, SPT2, und ein Schaltelement SCH4. Vom Schaltelement SCH4 wird ein Eingangssignal EING an den Spannungsteiler SPT1 wei­ tergeleitet. Das Schaltelement SCH4 ist steuerbar durch ein Kalibrierzeitsignal SK, sodaß bei einem Vorliegen des Kalibrier­ zeitsignales SK anstelle des Eingangssignales EING ein Kali­ briersignal an den Spannungsteiler SPT1 weitergeleitet wird. Als ein derartiges Kalibriersignal kann beispielsweise ein Nullpotential verwendet werden. Als ein Eingabesignal EGS mit einem halben Betrag des Signalwertes vom Eingangssignal EING wird das Eingangssignal EING' einem nichtinvertierenden Eingang des Addierelementes ADD zugeführt. Ein Referenzsignal REF wird dem Spannungsteiler SPT2 zugeführt, von welchem daraus ein Referenzsignal REF' mit einem halben Betrag des Signalwer­ tes des Referenzsignales REF erzeugt wird. Das Referenzsignal REF' wird einem invertierenden Eingang des Addierelementes ADD zugeführt. Bei einem negativen Signalwert für das Referenzsignal REF wird durch den invertierenden Eingang des Addierelementes ADD das negative Vorzeichen des Signalwertes umgedreht in ein positives Vorzeichen. Vom Addierelement ADD wird ein Eingabe­ signal EGS erzeugt und abgegeben. Als Signalwerte können bei­ spielsweise Spannungswerte betrachtet werden. Ein Spannungswert U_EGS für das Eingabesignal EGS ist somit ermittelbar aus einem Spannungswert U_EING für das Eingangssignal EING und aus einem Spannungswert U_REF für das Referenzsignal REF gemäß folgender Relation:

U_EGS = 0,5.(U_EING - U_REF)

Bei einem negativen Signalwert für das Referenzsignal REF gilt:

|U_REF| = - U_REF

Bei einem betragsmäßig symmetrischen bipolaren Eingangssignal EING, dessen Bereichsgrenzen betragsmäßig dem Betrag des Re­ ferenzsignales REF gleichen, gilt folgendes:

-|U_REF| < U_EING < |U_REF

In diesem Fall liegt der Signalwert für das Eingabesignal EGS zwischen Null und dem positiven Betragswert des Referenzsigna­ les REF. Somit gilt:

0 < U_EGS < |U_REF

Wie die Fig. 4 zeigt, ist bei einem Ausführungsbeispiel für eine Datenflußübersicht für eine Steuerungseinheit von einer digitalen Signalverarbeitungseinrichtung vorgesehen, daß ein Rücksetzzeitregister RZREG sowie ein Meßzeitregister MZREG über einen Mikroprozessorbus MPBUS beschrieben werden, indem auf Mikroprozessorbussteuerleitungen dabei jeweils ein Chip-Select/Write-Steuersignal CS/WR vorgesehen ist.

Ein Meßzyklus zur Ermittlung eines Umsetzergebnisses besteht dabei aus drei Phasen. Die analoge Signalverarbeitungseinrich­ tung wird dabei über drei Steuerausgänge umgeschaltet mit Hilfe eines Meßzeitsignales SM zum signalisieren des Meßzeitinter­ valles, eines Ergebniszeitsignales SE zum Signalisieren des Er­ gebniszeitintervalles, sowie eines Rücksetzzeitsignales SR zum Signalisieren des Rücksetzzeitintervalles. Diese Signale SM, SE, SR werden von einem Steuerelement STEM aufbereitet und abgege­ ben.

In der ersten Phase des Meßzyklusses wird der Dateninhalt aus dem Meßzeitregister MZREG in einen Zähler ZAE eingegeben. Dies erfolgt mit Hilfe eines Multiplexers MUX, von welchem über einen internen Datenbus IBUS1 der Dateninhalt aus dem Meßzeitregister MZREG entnommen wird, und welcher über einen internen Datenbus IBUS3 den Dateninhalt in den Zähler ZAE eingibt. Dabei wird über interne Steuerleitungen ISTEU der Zähler ZAE und der Multiplexer MUX vom Steuerungselement STEM gesteuert. Über die internen Steuerleitungen ISTEU steuert das Steuerungselement STEM ein Taktteilerelement TTE, von welchem aus einem Zähltakt CLK ge­ mäß einem Taktteilerverhältnis ein Zähltakt CLK' für den Zähler ZAE gebildet wird. Der Zähltakt CLK kann beispielsweise erhal­ ten werden aus einem Taktsignal der Prozessoreinheit, insbeson­ dere aus dem CLKOUT-Signal des 80C166 Mikroprozessors. Während eines Meßzeitintervalles wird das Meßzeitsignal SM abgegeben, und der Zähler ZAE wird bis Null heruntergezählt. Bei einem Zählerstand gleich Null signalisiert dies der Zähler ZAE dem Steuerungselement STEM über die internen Steuerleitungen ISTEU. Das Meßzeitsignal SM wird rückgesetzt und das Meßzeitintervall ist beendet. Während dieses Meßzeitintervalles wird in der ana­ logen Signalverarbeitungseinrichtung von der Integrationsein­ heit das Eingabesignal integriert, sodaß am Ende des Meßzeit­ intervalles von der Integrationseinheit ein Integrationssignal mit einem Signalwert abgegeben wird, welcher proprotional ist zum Signalwert des Eingabesignales.

In der zweiten Phase des Meßzyklusses wird vom Steuerungselement STEM das Ergebniszeitsignal SE abgegeben während eines Ergebnis­ zeitintervalles, in welchem der Zähler ZAE hochgezählt wird. Da­ bei erfolgt die Steuerung des Zählers ZAE, also beispielsweise die Umschaltung seiner Zählrichtung, durch das Steuerungselement STEM mit Hilfe der internen Steuerleitungen ISTEU. Sowie von der analogen Signalverarbeitungseinrichtung ein Vergleichssignal SV an das Steuererungselement STEM abgegeben wird, ist das Ergeb­ niszeitintervall zu beenden. Das Ergebniszeitsignel SE wird rückgesetzt, der Zähler ZAE wird angehalten, gesteuert durch das Steuerungselement STEM mit Hilfe der internen Steuerleitun­ gen ISTEU. Der Zählerstand ZSTA des Zählers ZAE wird in ein Ergebniszeitregister EZREG mit Hilfe eines inernen Datenbusses IBUS4 übertragen. Dabei wird das Ergebniszeitregister EZREG, insbesondere betreffend die Übernahme des Dateninhaltes aus dem internen Datenbus IBUS4, gesteuert vom Steuerungselement STEM mit Hilfe der internen Steuerleitungen ISTEU. Danach wird der Dateninhalt aus dem Ergebniszeitregister EZREG, also der in dieses Register eingespeicherte Zählerstand ZSTA des Zählers ZAE, über den Mikroprozessorbus MPBUS ausgelesen. Dabei ist auf den Mikroprozessorbussteuerleitungen ein Chip-Select/Read-Steuer­ signal vorgesehen.

Falls beispielsweise infolge eines Defektes von der analogen Signalverarbeitungseinrichtung das Vergleichssignal SV nicht in das Steuerungselement STEM eingegeben werden kann, so soll dies mit Hilfe eines Komparators KOMP erkannt werden. Es ist vorge­ sehen, daß der Komparator KOMP den Dateninhalt aus dem Meßzeit­ register MZREG und den Zählerstand ZSTA des Zählers ZAE ver­ gleicht. Der Dateninhalt aus dem Meßzeitregister MZREG ent­ spricht dabei der Anzahl von Zähltakten CLK' während des Meß­ zeitintervalles. Sobald der Zähler ZAE, welcher während des Er­ gebniszeitintervalles von Null aus hochgezählt wird, diese Zähl­ taktanzahl erreicht hat, liegt für das Ergebniszeitintervall eine Zeitdauer vor, welche zumindest ebenso groß ist, wie die Zeit­ dauer für das Meßzeitintervall. Es liegt somit ein Fehler vor. Dies kann beispielsweise ein Defekt der analogen Signalverarbei­ tungseinrichtung sein, oder ein Eingangssignal außerhalb von vorgesehenen Eingabebereichsgrenzen. Sobald der Komparator KOMP feststellt, daß der Dateninhalt aus dem internen Datenbus IBUS1, also der Dateninhalt des Meßzeitregisters MZREG, gleich ist dem Dateninhalt aus dem internen Dabenbus IBUS4, also dem Zähler­ stand ZSTA des Zählers ZAE, meldet dies der Komparator KOMP mit Hilfe der internen Steuerleitungen ISTEU an das Steuerungsele­ ment STEM. Das Steuerungselement STEM beendet das Meßzeitinter­ vall, indem das Ergebniszeitsignal SE zurückgesetzt wird, und der Zähler ZAE angehalten wird, sowie der Zählerstand ZSTA in das Ergebniszeitregister EZREG übertragen wird.

Während des Ergebniszeitintervalles wird von der Integrations­ einheit das Referenzsignal integriert, welches einen negativen Spannungswert hat, im Gegensatz zum positiven Spannungswert für das Eingabesignal EGS. Der Spannungswert für das Integrations­ signal, also das Ausgangssignal der Integrationseinheit, nimmt ab. Sobald der Spannungswert für das Integrationssignal gleich Null ist, wird von der analogen Signalverarbeitungseinrichtung das Vergleichssignal SV abgegeben. Die Zeitdauer für das Ergeb­ niszeitintervall hängt somit davon ab, welchen Spannungswert das Integrationssignal am Beginn des Ergebniszeitintervalles hatte, also am Ende des Meßzeitintervalles. Da dieser Signalwert pro­ portional ist zum Signalwert des Eingabesignales ist somit an­ hand der Dauer des Ergebniszeitintervalles der Signalwert für das Eingabesignal ermittelbar. Bei dieser Berechnung ist somit nur das Verhältnis der Zeitdauer des Meßzeitintervalles zur Zeitdauer des Ergebniszeitintervalles zu berücksichtigen, sodaß insbesondere die Integrationszeitkonstante der Integrierein­ heit ohne Bedeutung ist.

In der dritten Phase des Meßzyklusses wird der Zähler ZAE mit dem Dateninhalt aus dem Rücksetzzeitregister RZREG geladen. Da­ bei wird der Dateninhalt vom Multiplexer MUX mit Hilfe eines internen Datenbusses IBUS2 aus dem Rücksetzzeitregister RZREG entnommen und mit Hilfe des internen Datenbusses IBUS3 in den Zähler ZAE eingespeichert. Dies wird gesteuert vom Steuerungs­ element STEM mit Hilfe der internen Steuerleitungen ISTEU. Wäh­ rend eines Rücksetzzeitintervalles wird vom Steuerungselement STEM das Rücksetzzeitsignal SR aufbereitet und abgegeben, wäh­ rend der Zähler ZAE bis Null heruntergezählt wird. Sobald der Zählerstand des Zählers ZAE gleich Null ist, meldet dies der Zähler ZAE auf den internen Steuerleitungen ISTEU dem Steuerungselement STEM. Das Rücksetzzeitsignal SR wird rückgesetzt, und das Rücksetzzeitintervall ist beendet. Während des Rücksetzzeit­ intervalles wird die analoge Signalverarbeitungseinrichtung in einen definierten Zustand gebracht, sodaß ein nächster Meßzyk­ lus folgen kann. Bei einem asynchronen Betriebsmodus wird ein neuer Meßzyklus nun gestartet. Im Falle eines synchronen Be­ triebsmodus wird auf einen neuen Startbefehl für einen neuen Meßzyklus gewartet. Ein derartiger Startbefehl kann beispielswei­ se vom Mikroprozessorbus MPBUS in ein Meldungsregister eingetra­ gen werden, dessen Dateninhalt mit Hilfe der internen Steuerlei­ tungen ISTEU von dem Steuerungselement STEM beispielsweise bit­ weise gelesen sowie gesetzt oder gelöscht werden kann. Der Infor­ mationsaustausch zwischen dem Mikroprozessorbus MPBUS und dem Steuerungselement STEM kann auch direkt vorgesehen sein, indem also das Steuerungselement STEM direkt an den Mikroprozessorbus MPBUS angeschlossen ist. Ein derartiger Informationsaustausch kann beispielsweise auch mit Hilfe von Mikroprozessorbussteuer­ leitungen erfolgen. Auch kann es vorgesehen sein, daß dieser Informationsaustausch mit Hilfe von Mikroprozessorsteuerleitun­ gen erfolgt. Gleiches gilt auch für den Informationsaustausch vom Steuerungselement STEM zum Mikroprozessorbus MPBUS, bei­ spielsweise bei einer Fehlermeldung. Eine derartige Fehlermel­ dung kann mit Hilfe von Mikroprozessorsteuerleitungen signali­ siert werden. Es kann vorgesehen sein, daß die Fehlermeldung auf Mikroprozessorbussteuerleitungen signalisiert wird. Auch kann es vorgesehen sein, daß das Steuerungselement STEM die Fehlermeldung direkt in den Mikroprozessorbus MPBUS ausgibt. Beispielsweise kann ein Meldungsregister vorgesehen sein, sodaß das Steuerungselement STEM mit Hilfe der internen Steuerlei­ tungen ISTEU die Fehlermeldung in das Meldungsregister einträgt, und daß vom Mikroprozessorbus MPBUS das Meldungsregister gele­ sen wird.

Der Informationsaustausch zwischen dem Steuerungselement STEM und dem Mikroprozessorbus MPBUS kann auch in der Weise vorge­ sehen sein, daß der Dateninhalt des Ergebniszeitregisters zur Signalisierung von Startbefehlen und Fehlermeldungen verwendet wird. Zur Signalisierung des Startbefehles kann beispielsweise der Mikroprozessorbus MPBUS das Ergebniszeitregister mit einem bestimmten Dateninhalt beschreiben, beispielsweise löschen. Ein derartiges Löschen des Ergebniszeitregisters EZREG kann dem Steuerungselement STEM mit Hilfe der internen Steuerleitungen ISTEU signalisiert werden als ein Startbefehl. Als Fehlermel­ dung kann vorgesehen sein, daß das Ergebniszeitregister EZREG mit einem Dateninhalt beschrieben wird, welcher größer ist als der Dateninhalt des Meßzeitregisters MZREG. Dies kann beispiels­ weise so erfolgen, daß der Zähler ZAE beispielsweise um eins weitergezählt wird, sodaß der Zählerstand ZSTA, welcher als Dateninhalt in das Ergebniszeitregister EZREG bei der Fehler­ meldung eingespeichert wird, um eins größer ist als der Daten­ inhalt des Meßzeitregisters MZREG. Die Fehlermeldung ist in diesem Fall aus dem Dateninhalt des Ergebniszeitregsiters EZREG erkennbar, welcher vom Mikroprozessorbus MPBUS aus dem Ergeb­ niszeitregister EZREG ausgelesen wird.

Die Fig. 5 zeigt einen Zählerstand ZSTA während einer Zeit t bei einem Ausführungsbeispiel. Bei einem Startzeitpunkt t1 wird der Zähler mit einem Zählerstand ZSTA gleich einer ersten Zähl­ taktanzahl MZANZ geladen. Während eines Meßzeitintervalles MZI wird der Zähler bis Null heruntergezählt. Am Ende des Meßzeit­ intervalles MZI erreicht der Zählerstand ZSTA einen Wert gleich Null bei einem Umschaltzeitpunkt t2. Die Zählrichtung des Zäh­ lers wird umgeschaltet. Während eines Ergebniszeitintervalles EZI wird der Zähler hochgezählt. Bei einem Ergebniszeitpunkt t3, bei welchem das Vergleichssignal von der analogen Signalverar­ beitungseinrichtung abgegeben wird, ist der Zählerstand ZSTA gleich einer zweiten Zähltaktanzahl EZANZ. Der Zähler wird angehalten. Die zweite Zähltaktanzahl EZANZ wird in das Ergebnis­ zeitregister übertragen. Der Zähler wird mit einem Zählerstand ZSTA gleich einer dritten Zähltaktanzahl RZANZ geladen. Während eines Rücksetzzeitintervalles RZI wird der Zähler bis Null heruntergezählt. Bei einem Rücksetzzeitpunkt t4 wird ein Zähler­ stand ZSTA gleich Null erreicht. Das Rücksetzzeitintervall RZI ist beendet. Ein Meßzyklus bestehend aus dem Meßzeitintervall MZI, dem Ergebniszeitintervall EZI und dem Rücksetzzeitinter­ vall RZI ist beendet.

Für den Fall, daß während des Hochzählens des Zählers von der analogen Signalverarbeitungseinrichtung das Vergleichssignal nicht abgegeben wird, erreicht der Zählerstand ZSTA bei einem Fehlerzeitpunkt t5 einen Wert gleich der ersten Zähltaktanzahl MZANZ. Dies wird vom Komparator erkannt. Es erfolgt eine Fehler­ meldung. Der Zähler wird mit einem Zählerstand ZSTA gleich der dritten Zähltaktanzahl RZANZ geladen. Während eines Rücksetz­ zeitintervalles RZI' wird der Zähler bis Null heruntergezählt. Bei einem Rücksetzzeitpunkt t4' wird ein Zählerstand ZSTA gleich Null erreicht. Das Rücksetzzeitintervall RZI' ist beendet. Ein fehlerhafter Meßzyklus im Zeitintervall zwischen dem Startzeit­ punkt t1 und dem Rücksetzzeitpunkt t4' ist beendet.

Es kann vorgesehen sein, daß der Zähler beim Herunterzählen auf Null für den Zählerstand gleich Null beim Anhalten noch einen Zähltakt ausführt. Es kann vorgesehen sein, daß dies berücksich­ tigt wird, in dem für die Zähltaktanzahl während des Meßzeitin­ tervalles MZI ein Wert gleich eins + MZANZ verwendet wird.

Es kann vorgesehen sein, daß beim Anhalten des Zählers während des Hochzählens der Zählerstand noch um eins weitergezählt wird, ehe er angehalten werden kann. Dies kann berücksichtigt werden, indem als Zähltaktanzahl während des Ergebniszeitintervalles EZI ein Wert gleich EZANZ - eins verwendet wird.

Beispielsweise bei einer Referenzspannung U_REF für das Referenz­ signal kann die Eingabespannung U_EGS für das Eingabesignal wie folgt ermittelt werden:

Es kann vorgesehen sein, daß die Eingabeeinheit zur Erzeugung des Eingabesignales aus dem Eingangssignal und dem Referenz­ signal einen ersten Spannungsteiler mit einem Verhältnis von 1 : 0,45 für das Eingangssignal, sowie einen zweiten Spannungs­ teiler mit einem Verhältnis von 1 : 0,5 für das Referenzsignal aufweist, sodaß bei einer Eingangsspannung U_EING für das Ein­ gangssignal und bei einer Referenzspannung U_REF für das Re­ ferenzsignal eine Eingabespannung U_EGS für das Eingabesignal wie folgt ermittelbar ist:

U_EGS = 0,45.U_EING - 0,5.U_REF

Bei einer vorgesehenen Referenzspannung U_REF = -10 V wird von der Eingabeeinheit ein für die Eingangsspannung U_EING vorge­ sehener Eingangsbereich von

-10 V < U_EING < +10 V

abgebildet auf einen Eingabebereich für die Eingabespannung U_EGS für das Eingabesignal gemäß

+0,5 V < U_EGS < +9,5 V

Bei einem Meßzyklus wird in diesem Fall eine zweite Zähltakt­ anzahl EZANZ während des Ergebniszeitintervalles EZI erhalten, deren Wertebereich wie folgt begrenzt ist:

0,05.MZANZ < EZANZ < 0,95.MZANZ

Bei einem fehlerfreien Meßzyklus sind demzufolge 0,9 . MZANZ verschiedene Werte für die zweite Zähltaktanzahl EZANZ möglich. Beispielsweise bei einer Anzahl von 9728 Zähltakten für die erste Zähltaktanzahl MZANZ erhält man für die Auflösung einen Wert von 2,28 mV gemäß:

Werden hingegen 65280 Zähltakte als erste Zähltaktanzahl MZANZ vorgegeben, indem also im Meßzeitregister bei einem Meßzyklus diese erste Zähltaktanzahl eingetragen ist, so erhält man damit eine Auflösung von 0,34 mV gemäß:

Eine Zeitdauer für das Meßzeitintervall MZI ist ermittelbar aus der ersten Zähltaktanzahl MZANZ und aus einer Zählfrequenz des Zählers. Wird beispielsweise ein Zähltakt CLK mit einer Zähl­ taktfrequenz von f_CLK mit beispielsweise 18 MHz verwendet, und wird dieser Zähltakt CLK im Taktteilerelement umgesetzt in einen Zähltakt CLK' mit einem Zähltaktteilerverhältnis TTV für eine Zählfrequenz des Zählers von f_CLK', so wird die Zeitdauer t_MZI für das Meßzeitintervall erhalten gemäß:

Bei einem Zähltaktteilerverhältnis von TTV = 1 und einer ersten Zähltaktanzahl von MZANZ = 9728 erhält man somit ein Meßzeit­ intervall MZI von ungefähr 0,54 msec. Bei einem mittleren Wert der Eingangsspannung von beispielsweise 0 V, und einer dritten Zähltaktanzahl von RZANZ = 2368, also einer Zeitdauer von unge­ fähr 0,13 msec für das Rücksetzzeitintervall RZI, erhält man für den Meßzyklus eine Zeitdauer von ungefähr 0,94 msec zwi­ schen dem Startzeitpunkt t1 und dem Rücksetzzeitpunkt t4.

Wie die Fig. 6 zeigt, werden von einer Steuerungseinheit bei einem Ausführungsbeispiel die Verfahrensschritte V100 bis V900 ausgeführt.

Es wird der Verfahrensschritt V100 ausgeführt. Der Zähler wird mit der ersten Zähltaktanzahl geladen.

Es folgt der Verfahrensschritt V200. Es wird ein Meßzeitsignal abgegeben, sodaß in der analogen Signalverarbeitungseinrichtung eine Eingabesignal-Integration durchgeführt wird. Der Zähler wird bis Null heruntergezählt. Das Meßzeitsignal wird rückge­ setzt.

Es folgt der Verfahrensschritt V300. Es wird ein Ergebniszeit­ signal abgegeben, sodaß in der analogen Signalverarbeitungsein­ richtung die Referenzsignal-Integration durchgeführt wird. Der Zähler wird hochgezählt. Gleichzeitig erfolgt eine erste Über­ wachung UE1 auf ein Eintreffen eines Vergleichssignales von der analogen Signalverarbeitungseinrichtung. Zusätzlich erfolgt eine zweite Überwachung UE2, bei welcher auf Gleichheit des Zählerstandes des Zählers mit der ersten Zähltaktanzahl mit Hilfe des Komparators überwacht wird. Beim Ansprechen von zu­ mindest einer dieser Überwachungen UE1, UE2 wird der Verfahrens­ schritt V300 beendet. Das Ergebniszeitsignal wird rückgesetzt.

Es folgt der Verfahrensschritt V400. Es wird der Zähler ange­ halten und der Zählerstand des Zählers wird festgehalten.

Es folgt der Verfahrensschritt V500. Es wird der Zählerstand des Zählers ins Ergebniszeitregister eingetragen als die zwei­ te Zähltaktanzahl. Es erfolgt eine Fehlermeldung, falls die zweite Überwachung UE2 angesprochen hat. Die Prozessoreinheit wird verständigt zum Ermitteln des Umsetzergebnisses.

Es folgt der Verfahrensschritt V600. Es wird der Zähler mit der dritten Zähltaktanzahl geladen.

Es folgt der Verfahrensschritt V700. Es wird das Rücksetzzeit­ signal abgegeben, sodaß das Rücksetzen der analogen Signalver­ arbeitungseinrichtung erfolgt. Der Zähler wird bis Null herun­ tergezählt. Sobald der Zähler bis Null heruntergezählt ist, wird das Rücksetzzeitsignal rückgesetzt. Der Verfahrensschritt V700 ist beendet.

Bei einem asynchronen Betriebsmodus wird ohne Startsignal gear­ beitet, und es folgt der nächste Meßzyklus, indem der Verfahrens­ schritt V100 ausgeführt wird. Dies ist in der Fig. 6 strich­ liert dargestellt.

Bei einem synchronen Betriebsmodus folgt der nächste Meßzyklus erst dann, wenn ein Startsignal vorliegt. Im Falle des synchro­ nen Betriebsmodus folgt der Verfahrensschritt V800. Es wird ein von der Prozessoreinheit vorzugebendes Startsignal abgewartet, falls das Startsignal noch nicht vorliegt. Sobald das Start­ signal vorliegt, folgt der Verfahrensschritt V900. Das Start­ signal wird rückgesetzt. Es folgt der nächste Meßzyklus, indem der Verfahrensschritt V100 ausgeführt wird.

Beim synchronen Betriebsmodus kann es vorgesehen sein, daß das Rücksetzzeitsignal, welches im Verfahrensschritt V700 abgegeben wird, erst rückgesetzt wird, sobald das Startsignal vorliegt. Während des Wartens auf das Startsignal, also während des Ver­ fahrensschrittes V800, wird somit das Rücksetzzeitsignal noch abgegeben. Das Rücksetzen des Rücksetzzeitsignales soll also erst erfolgen beim Vorliegen des Startsignales. Ein derartiges Rücksetzen des Rücksetzzeitsignales kann beispielsweise beim Verfahrensschritt V900 vorgesehen sein. In diesem Fall ver­ bleibt die analoge Signalverarbeitungseinrichtung rückgesetzt bis zum Beginn eines neuen Meßzyklusses.

Beim synchronen Betriebsmodus kann vorgesehen sein, daß ein gerade laufender Meßzyklus durch ein von der Prozessoreinheit vorgegebenes neues Startsignal abgebrochen werden soll. In die­ sem Fall erfolgt während der Verfahrensschritte V200 und V300 zusätzlich eine dritte Überwachung UE3 auf ein von der Prozessor­ einheit vorgebbares Startsignal. Beim Ansprechen der dritten Überwachung UE3 wird der Verfahrensschritt V200 sowie V300 abge­ brochen, das Meßzeitsignal sowie das Ergebniszeitsignal werden rückgesetzt, und es folgt der Verfahrensschritt V600 für das Rücksetzen der analogen Signalverarbeitungseinrichtung. Nachdem danach der Verfahrensschritt V700 ausgeführt ist, wird beim Verfahrensschritt V800 das bereits vorliegende Startsignal er­ kannt, und nach der Durchführung des Verfahrensschrittes V900 folgt ein neuer Meßzyklus, indem der Verfahrensschritt V100 aus­ geführt wird.

Wie die Fig. 7 zeigt, werden von einer Prozessoreinheit bei einem Ausführungsbeispiel die Verfahrensschritte V910 bis V970 ausgeführt.

Es wird der Verfahrensschritt V910 ausgeführt. Von der Pro­ zessoreinheit wird eine erste Zähltaktanzahl vorgegeben. Dabei kann beispielsweise ein minimaler Wert vorgesehen sein.

Es folgt der Verfahrensschritt V920. Die erste Zähltaktanzahl wird in das Meßzeitregister geladen.

Es folgt der Verfahrensschritt V930. Es wird ein Meßzyklus aus­ geführt, für welchen das Umsetzergebnis ermittelt wird.

Es folgt der Verfahrensschritt V940. Das soeben ermittelte Um­ setzergebnis wird mit zuvor ermittelten Umsetzergebnissen ver­ glichen. Dabei wird ermittelt, ob eine Änderungsgeschwindigkeit der Umsetzergebnisse sich vergrößert hat. Falls dies der Fall ist, folgt der Verfahrensschritt V950. Die erste Zähltaktanzahl wird verringert, und es folgt der Verfahrensschritt V920, bei welchem diese verringerte erste Zähltaktanzahl in das Meßzeit­ register eingetragen wird.

Falls sich die Änderungsgeschwindigkeit der Umsetzergebnisse nicht vergrößert hat, folgt der Verfahrensschritt V960. Es wird das zuletzt ermittelte Umsetzergebnis verglichen mit den vorhergehenden Umsetzergebnissen. Dabei wird die Änderungsge­ schwindigkeit der Umsetzergebnisse überprüft. Fall sich die Änderungsgeschwindigkeit der Umsetzergebnisse verringert hat, folgt der Verfahrensschritt V970. Es wird die erste Zähltakt­ anzahl vergrößert, und es folgt der Verfahrensschritt V920, bei welchem die vergrößerte erste Zähltaktanzahl in das Meßzeit­ register eingetragen wird.

Falls sich die Änderungsgeschwindigkeit der Umsetzergebnisse nicht vergrößert und auch nicht verringert hat, folgt der Ver­ fahrensschritt V930, indem also die erste Zähltaktanzahl unver­ ändert verbleibt, sodaß der nächste Meßzyklus mit der gleichen ersten Zähltaktanzahl durchgeführt wird.

Bei einem Analog-Digital-Umsetzer nach einem Dual-Slope-Ver­ fahren wird somit ein Mikroprozessor eingesetzt zum Abstimmen der Zeitdauer und der Genauigkeit der Messung auf eine zu über­ wachende Änderungsgeschwindigkeit des Eingangssignales, sodaß bei großen Änderungen der Eingangsgröße möglichst rasch ein neues Umsetzergebnis erhalten werden soll, und bei konstanter Eingangsgröße ein möglichst genauer, hochaufgelöster Wert ge­ messen werden kann.

Claims (5)

1. Analog-Digital-Umsetzer zur Erzeugung eines digitalen Umsetz­ ergebnisses (UERG) aus einem analogen Eingangssignal (EING) nach einem Dual-Slope-Verfahren, bei welchem eine analoge Signalverarbeitungseinrichtung (VERA) vorgesehen ist zur Er­ zeugung eines Vergleichssignales (SV) aus einem Vergleich von einerseits einer Eingabesignal-Integration bei einem Meßzeit­ signal (SM) während eines Meßzeitintervalles (MZI) mit anderer­ seits einer Referenzsignal-Integration bei einem Ergebniszeit­ signal (SE) während eines Ergebniszeitintervalles (EZI), sodaß bei einem Rücksetzzeitsignal (SR) während eines Rücksetzzeit­ intervalles (RZI) ein Rücksetzen der analogen Signalverarbei­ tungseinheit (VERA) vorgesehen ist, dadurch ge­ kennzeichnet, daß eine digitale Signalverarbei­ tungseinrichtung (VERDI) vorgesehen ist mit einer Prozessor­ einheit (MP) zum Anpassen des Meßzeitintervalles (MZI) an eine Änderungsgeschwindigkeit von ermittelten Umsetzergebnissen (UERG), in dem eine erste Zähltaktanzahl (MZANZ) für das Meß­ zeitintervall (MZI) vorgesehen ist, sodaß bei einer Vergröße­ rung der Änderungsgeschwindigkeit eine Verringerung dieser Zähl­ taktanzahl (MZANZ) vorgesehen ist (V950), sowie daß bei einer Verringerung der Änderungsgeschwindigkeit eine Vergrößerung dieser Zähltaktanzahl (MZANZ) vorgesehen ist (V970).

2. Analog-Digial-Umsetzer nach Anspruch 1, bei welchem eine Steuerungseinheit (STEU) der digitalen Signalverarbeitungsein­ richtung (VERDI) vorgesehen ist,

• - bei welcher ein Steuerungselement (STEM) vorgesehen ist zum Signalaustausch (SV, SM, SE, SR) mit der analogen Signalverar­ beitungseinrichtung (VERA) einerseits sowie andererseits zum Informationsaustausch mittels eines Prozessorbusses (MPBUS) zur Prozessoreinheit (MP),
• - bei welcher ein von einem Zähltakt (CLK') gesteuerter Zähler (ZAE) vorgesehen ist zum Bestimmen der Zeitintervalle (MZI, EZI, RZI),
• - bei welcher ein Meßzeitregister (MZREG) vorgesehen ist zum Speichern der ersten Zähltaktanzahl (MZANZ), welche aus dem Prozessorbus (MPBUS) eingebbar ist einerseits sowie anderer­ seits für das Meßzeitintervall (MZI) in den Zähler (ZAE) aus­ gebbar ist (IBUS1, IBUS3),
• - bei welcher ein Ergebniszeitregister (EZREG) vorgesehen ist zum Speichern einer zweiten Zähltaktanzahl (EZANZ), welche einerseits als Zählerstand (ZSTA) des Zählers (ZAE) für das Ergebniszeitintervall (EZI) dem Zähler (ZAE) entnehmbar ist (IBUS4) einerseits sowie andererseits in den Prozessorbus (MPBUS) ausgebbar ist,
• - bei welcher ein Rücksetzzeitregister (RZREG) vorgesehen ist zum Speichern einer dritten Zähltaktanzahl (RZANZ), welche aus dem Prozessorbus (MPBUS) eingebbar ist einerseits sowie andererseits für das Rücksetzzeitintervall (RZI) in den Zäh­ ler (ZAE) ausgebbar ist (IBUS2, IBUS3),
• - bei welcher ein Komparator (KOMP) vorgesehen ist zum Ver­ gleichen (IBUS1, IBUS4) des Zählerstandes (ZSTA) mit der zwei­ ten Zähltaktanzahl (EZANZ), sodaß bei Gleichheit eine Fehler­ meldung (MEREG) vorgesehen ist.

3. Analog-Digital-Umsetzer nach Anspruch 2, bei welchem ein einstellbares Taktteilerelement (TTE) der Steuerungseinheit (STEU) vorgesehen ist zum Verringern eines Zähltaktes (CLK) für den Zähler (ZAE) mit einem Zähltaktteilerverhältnis (TTV).

4. Verfahren zum Betrieb der Steuerungseinheit (STEU) des Analog-Digital-Umsetzers nach Anspruch 2 oder 3,

• a) mit einem ersten Verfahrensschritt (V100),

• - bei welchem der Zähler (ZAE) mit der ersten Zähltaktanzahl (MZANZ) geladen wird (IBUS1, IBUS3) aus dem Meßzeitregister (MZREG),
  • a) mit einem zweiten Verfahrensschritt (V200),
• - bei welchem das Meßzeitsignal (SM) abgegeben wird für die Eingabesignal-Integration während der Zähler (ZAE) bis Null heruntergezählt wird,
  • a) mit einem dritten Verfahrensschritt (V300),
• - bei welchem das Ergebniszeitsignal (SE) abgegeben wird für die Referenzsignal-Integration während der Zähler (ZAE) hoch­ gezählt wird,
• - bei welchem eine erste Überwachung (UE1) erfolgt auf Eintref­ fen des Vergleichssignales (SV),
• - bei welchem eine zweite Überwachung (UE2) erfolgt auf Gleich­ heit (IBUS1, IBUS4) des Zählerstandes (ZSTA) des Zählers (ZAE) mit der ersten Zähltaktanzahl (MZANZ) mit Hilfe des Kompara­ tors (KOMP),
  • a) mit einem vierten Verfahrensschritt (V400),
• - bei welchem beim Ansprechen von zumindest einer von diesen Überwachungen der Zählerstand (ZSTA) des Zählers (ZAE) fest­ gehalten wird,
  • a) mit einem fünften Verfahrensschritt (V500),
• - bei welchem der Zählerstand (ZSTA) des Zählers (ZAE) ins Ergebniszeitregister (EZREG) eingetragen wird (IBUS4) als die zweite Zähltaktanzahl (EZANZ),
• - bei welchem eine Fehlermeldung (MEREG) erfolgt, falls die zweite Überwachung (UE2) angesprochen hat (KOMP),
• - bei welchem die Prozessoreinheit (MP) verständigt wird (MPSTEU, MPBUS) zum Ermitteln des Umsetzergebnisses (UERG),
  • a) mit einem sechsten Verfahrensschritt (V600),
• - bei welchem der Zähler (ZAE) mit der dritten Zähltaktanzahl (RZANZ) geladen wird (IBUS2, IBUS3),
  • a) mit einem siebenten Verfahrensschritt (V700),
• - bei welchem das Rücksetzzeitsignal (SR) abgegeben wird für das Rücksetzen der analogen Signalverarbeitungseinrichtung (VERA) während der Zähler (ZAE) bis Null heruntergezählt wird.

5. Verfahren nach Anspruch 4,

• a) bei welchem ein von der Prozessoreinheit (MP) vorzugebendes Startsignal (MPSTEU, MPBUS) abgewartet wird (V800), sodaß beim Vorliegen des Startsignales (MPSTEU, MPBUS) der erste Verfahrensschritt (V100) folgt, wobei das vorliegende Start­ signal (MPSTEU, MPBUS) rückgesetzt wird (V900),
• b) bei welchem während des zweiten und dritten Verfahrensschrit­ tes (V200, V300) zusätzlich eine dritte Überwachung (UE3) er­ folgt auf ein vorgebbares Startsignal (MPSTEU, MPBUS), indem bei einem Ansprechen der dritten Überwachung (UE3) der Ver­ fahrensschritt (V200, V300) abgebrochen wird, sodaß der sech­ ste Verfahrensschritt (V600) folgt.