AT404774B - Analog-digital-umsetzer - Google Patents

Description

AT 404 774 B

Die Erfindung betrifft ein Verfahren zur Umsetzung eines analogen Eingangssignals in ein digitales Ausgangssignal nach dem Dual-Slope-Prinzip, bei welchem während jedes Meßzyklus zunächst in einem ersten Schritt das Eingangssignal über ein änderbares, jedoch während jeder Einzelmessung festes Meßzeitintervall integriert wird, sodann in einem zweiten Schritt die Integration mit einem Referenzsignal umgekehrter Polarität fortgesetzt wird, bis der Integrationswert Null erreicht, die Zeitdauer von Beginn bis Ende des zweiten Schrittes gemessen und diese Ergebniszeit als digitales Ausgangssignal festgehalten wird und in einem dritten Schritt ein Nullabgleich mit einer Eingangsspannung Null während eines vorgegebenen Rücksetzzeitintervalls, nämlich der Rücksetzzeit, durchgeführt wird.

Analog-Digital-Umsetzung wird unter anderem in Regelsystemen zur Erfassung von analogen Kenngrößen verwendet. Beispielsweise bei einem Regelsystem in der Antriebstechnik, oder in einer Industrieumgebung, ist beim Einsatz mit starken Einflüssen hinsichtlich der elektromagnetischen Verträglichkeit (EMV) zu rechnen. Dafür werden deshalb bevorzugt Analog-Digital-Umsetzer nach einem integrierenden Verfahren eingesetzt, beispielsweise nach einem Duai-Slope-Verfahren.

Von den Autoren U. Tietze und Ch. Schenk wird in dem Buch "Halbleiter-Schaltungstechnik", Springerverlag Berlin Heidelberg New York 1986, ISBN 3-540-16720-X, 8. Auflage, auf den Seiten 774 bis 777 ein Analog-Digital-Umsetzer nach einem Dual-Slope-Verfahren beschrieben. Während eines Meßzeitintervalles wird eine Integration des Eingabesignals durchgeführt. Im Anschluß daran erfolgt während eines Ergebniss-zeitintervalies eine Integration eines Referenzsignals. Mit Hilfe eines Komparators wird die Referenzsignal-Integration bis zur Gleichheit der beiden Integrationen durchgeführt. Das Umsetzergebnis ist ermittelbar aus dem Referenzsignal und dem Verhältnis von Ergebniszeitintervall zu Meßzeitintervall. Zur Ermittlung der Zeitintervalle ist ein Zähler vorgesehen, welcher von einem Zähltakt gesteuert wird. Bei einer vorliegenden Brummstörung des Eingangssignales kann zur Störunterdrückung die Zähltaktfrequenz an die Frequenzen der Brummstörung angepaßt werden. Während des Rücksetzzeitintervalles ist ein automatischer Nullpunkt-Abgleich vorgesehen, bei welchem einerseits der Integrator in einen definierten Anfangszustand gesetzt und andererseits ein Offsetfehler betreffend das Vergleichen der beiden Integrationen kompensiert wird.

Die Aufgabe der Erfindung liegt darin, einen Analog-Digital-Wandler zu schaffen, der insbesondere zum Einsatz in einem Regelsystem der Antriebstechnik geeignet ist und unter den Bedingungen einer Industrieumgebung arbeiten soll. Ein konkretes Beispiel hiefür ist die Regelung eines Gleichstrommotors, wobei die Drehzahl von einem Tachogenerator erfaßt wird, dem ein Analog-Digital-Wandler nachgeschaltet ist. Dessen Ausgangssignal wird dann zur Phasenanschnittssteuerung eines Stromrichters verwendet, welcher den Motor speist. Bei derartigen Anwendungsfällen soll im quasistationären Betrieb eines Motors die Regelung hochauflösend arbeiten; hingegen ist bei starken Änderungen der Eingangsgröße, beispielsweise der Drehzahl beim Hochfahren eines Motors, weniger eine hohe Auflösung als vielmehr eine kurze Regelzeitkonstante zum Zwecke des raschen Erfassens und Ausgebens des Meßwertes erwünscht.

Bisher wurden verschiedene Ansätze zur Lösung dieser und ähnlicher Aufgaben verfolgt. In der EP-117 132 A ist für einen ’double-integrating', d.h. Dual-Slope-, Analog-Digital-Wandler eine Anpassung des Meßzeitintervalls an unterschiedliche Anwendungen beschrieben, jedoch lediglich im Sinne einer festen Einstellung. Im speziellen betrifft diese Patentschrift elektronische Waagen, bei welchen ein einziger Typ für verschiedene Meßbereiche verwendet werden kann, da der Meßbereich werkseitig durch Einstellen des Meßzeitintervalles ohne Änderungen an der Hardware einstellbar ist.

Auch die US 4,617,550 A bezieht sich auf einen Dual-Slope Analog-Digital-Wandler. Gegenstand der US-Patentschrift ist eine Erweiterung des Meßbereiches nach oben hin, wobei ein Verlassen des linearen Bereichs des Integrators zugelassen wird; das 'sampling interval', somit das Meßseitintervall wird immer konstant gehalten. Bei der Bestimmung von Meßsignales stark wechselnder bzw. zeitlich schnell veränderlicher Größe erbringen diese Lösungsvorschläge jedoch keine Vorteile im Sinne der obigen Aufgabenstellung.

Die Einbeziehung eines Mikroprozessors ist in der EP-43 958 A, betreffend einen "Dual-Slope A/D-Wandler", beschrieben. Dort kommt dem Mikroprozessor die Aufgabe zu, die prinzipielle Arbeitsweise des Analog-Digital-Wandlers zu steuern. Über das hier interessierende 'sampling interval' wird lediglich gesagt, daß es asynchron mit der Drehzahl von Rührflügeln eines Mikrowellenherdes sein soll, dessen Leistung geregelt wird.

Die US 4,404,545 A beschreibt für einen Dual-Slope Analog-Digital-Wandler eine besondere Art der Offset-Kompensation durch Berechnung mit Hilfe eines Prozessors. Eine Änderung des Meßzeitintervalles oder gar dessen Beeinflussung durch den Prozessor wird darin nicht geoffenbart.

Die oben beschriebene Aufgabe wird daher ausgehend von einem Verfahren der eingangs beschriebenen Art mittels eines Verfahrens gelöst, bei weichem erfindungsgemäß das Meßzeitintervall in Abhängigkeit von der Änderungsgeschwindigkeit des Eingangssignals laufend geändert wird, nämlich im Sinne einer Verringerung bzw. Erhöhung des Meßzeitintervalls bei einer Erhöhung bzw. Verringerung der Änderungsge- 2

AT 404 774 B schwindigkeit.

Die Änderung des Meßzeitintervalles während der Messungen ermöglicht nun auch bei einer großen Änderung der Kenngröße möglichst rasch ein neues Meßergebnis, da auch bei schnellen Änderungen einer Eingangsgröße durch den Wechsel auf eine kurze Wandlungszeit rasch auf diese Änderung reagiert und der aktuelle Wert gemessen werden kann. Bei einem konstanten Wert der Eingangsgröße kann durch ein Verlängern der Wandlungszeit dieser sehr genau gemessen werden, also mit einer sehr hohen Auflösung.

In einer vorteilhaften Ausführungsform, die die Wahl einer für die Auflösung der Messung günstigeren Wandlungsseit vereinfacht, wird der zweite Schritt abgebrochen und der dritte Schritt bei gleichzeitiger Abgabe einer Fehlermeldung eingeleitet, falls die Zeitdauer des zweiten Schrittes bereits gleich jener des Meßzeitintervalles ist und der Integrationswert Null noch nicht erreicht wurde.

Zusätzlich kann vorgesehen sein, daß bei Vorgabe eines Startsignals während des ersten oder zweiten Schrittes eines Meßzyklus dieser Schritt abgebrochen und der dritte Schritt durchgeführt wird. Damit ist die Umsetzung synchron zu einem anderen Ereignis möglich, und das Umsetzergebnis repräsentiert den Wert einer Eingangsgröße zu einem von außen bestimmbaren Zeitpunkt.

Ein bevorzugter Analog-Digital-Wandler zur Durchführung des erfindungsgemäßen Verfahrens, mit einem Integrator, dessen Eingang über eine Steuerlogik gesteuert wahlweise an das Eingangssignal, an das Referenzsignal oder an Null legbar ist, mit einer Regelschleife zum automatischen Nullabgleich, wobei der Ausgang des Integrators mit einem Eingang eines Verstärkers verbunden ist und der Ausgang des Verstärkers mit einem Eingang eines Nullpunkt-Komparators verbunden ist, dessen Ausgangssignai der Steuerlogik zugeführt ist, mit einem Zähler, der an einen Taktgeber sowie an die Steuerlogik angeschlossen ist sowie mit Registern für das Meßzeitintervall und für die Zeitdauer des zweiten Schrittes, d.h. die Ergebniszeit, zeichnet sich durch eine Prozessoreinheit aus, welche zur Ermittlung der Änderungsgeschwindigkeit des Eingangssignals eingerichtet ist und die bei einer Vergrößerung oder einer Verkleinerung der Änderungsgeschwindigkeit des Eingangssignals an die Steuerlogik bzw. an das Meßzeitregister ein Signal abgibt, welches den die Meßzeit bestimmenden Stand des Meßzeitregisters erhöht bzw. erniedrigt. In einem solchen prozessorgesteuerten Regelsystem ist neben den obengenannten Vorteilen eine störsichere Erfassung von analogen Kenngrößen erzielbar.

Es ist dabei von Vorteil und vereinfacht das Auffinden einer geeigneten Umsetzzeit, wenn ein digitaler Komparator, dem der Zählerstand des Meßzeitregisters und der Zählerstand des Ergebniszeitregisters zugeführt ist, ein Fehlersignal an die Steuerlogik abgibt, sobald der binäre Wert des Ergebniszeitregisters größer ist als jener des Meßzeitregisters.

In einer anderen günstigen Variante ist ein Rücksetzzeitregister für die Zeitdauer des dritten Schrittes vorgesehen und mit der Steuerlogik bzw. der Prosessoreinheit verbunden, wobei das Rücksetzzeitregister von der Prozessoreinheit mit der Rücksetzzeit geladen wird. Dadurch kann in vorteilhafter Weise die Umsetzzeit weiter optimiert werden, beispielsweise dadurch, daß von der Prozessoreinheit über den Prozessorbus das Rücksetzzeitregister neu beschrieben wird.

Es ist weiters vorteilhaft und erhöht den realisierbaren Bereich des Meßzeitintervalls, wenn der Taktgeber über einen Taktteiler an den Zähler angeschlossen ist, wobei der Taktteilungsfaktor über die Steuerlogik bzw. die Prozessoreinheit einstellbar ist.

Anhand von Figuren werden Ausführungsbeispiele der Erfindung näher erläutert. Es zeigen:

Fig. 1 einen Analog-Digital-Umsetzer,

Fig.2 eine analoge Signalverarbeitungseinrichtung,

Fig. 3 eine Eingabeeinheit der analogen Signalverarbeitungseinrichtung,

Fig. 4 eine Datenflußübersicht von einer digitalen Signalverarbeitungseinrichtung,

Fig. 5 einen zeitlichen Verlauf des Zählerstandes des Zählers von einer Steuerungseinheit von einer digitalen Signalverarbeitungseinrichtung,

Fig. 6 Verfahrensschritte von einer Steuerungseinheit,

Fig. 7 Verfahrensschritte von einer Prozessoreinheit.

In Zusammenhang mit den Figuren und der Beschreibungs wird folgende Bezugszeichentabelle verwendet.

Bezugszeichentabelle EING Eingangssignal EGS Eingabesignal REF Referenzsignal VERA Analoge Signalverarbeitungseinrichtung REFG Referenzsignalgenerator 3

SCH SPT INP ADD SINT INTEG

INTEL VGL VSE VERDI MP

STEU STEM ZAE MEREG MZREG EZREG RZREG CLK KOMP MUX IBUS MPBUS ISTEU MPSTEU CS/WR CS/RD SV SM SE SR UERG SK TE TTE TTV ZSTA t t1 t2 t3 t4 t5 MZANZ EZANZ RZANZ EZI MZI RZI V

AT 404 774 B

Schaltelement

Spannungsteiler

Eingabeeinheit der analogen Signalverarbeitungseinrichtung zum Aufbereiten des Eingabe- signales aus dem Eingangssignal und dem Referenzsignal

Addierelement

Integrationssignal

Integrationseinheit zur Integration des Eingabesignales während des Meßzeitintervalles, zur Integration des Referenzsignales während des Ergebniszeitintervalles, zum Nuliabgleich während des Rücksetzzeitintervalles Integrationselement

Vergleichseinheit zum Vergleichen der beiden Integrationen für ein daraus ermittelbares

Umsetzergebnis

Verstärkerelement

Digitale Signalverarbeitungseinrichtung

Prozessoreinheit zum Ermitteln des Umsetzergebnisses, zum Überwachen einer Änderungsgeschwindigkeit von aufeinanderfolgenden Umsetzergebnissen, zum Abstimmen des Meßzeitintervalles auf die Änderungsgeschwindigkeit Steuerungseinheit Steuerungselement Zähler, beispielsweise vorwärts/rückwärtszählbares binäres Zählregister

Meldungsregister

Meßzeitregister

Ergebniszeitregister Rücksetzzeitregister Zähltakt, erhalten beispielsweise aus einem Taktsignal der Prozessoreinheit oder aus einer

Takteinheit beispielsweise von der Steuerungseinheit

Komparator

Multiplexer

Interne Datenbusverbindungen Prozessorbus, Mikroprozessorbus Interne Steuerleitungen

Steuerleitungen des Prozessorbusses, Mikroprozessorsteuerleitungen, Mikroprozessorbussteuerleitungen

Chip-Select/Write-Steuersignal auf Mikroprozessorbussteuerleitungen

Chip-SelecVRead-Steuersignal auf Mikroprozessorbussteuerleitungen

Vergleichssignal zum Signalisieren des Vergleichs der beiden Integrationen

Meßzeitsignal zum Signalisieren des Meßzeitintervalles

Ergebniszeitsignal zum signalisieren des Ergebniszeitintervalles Rücksetzzeitsignal zum Signalisieren des Rücksetzzeitintervalles

Digitales Umsetzergebnis

Kalibrierzeitsignal

Takteinheit T aktteilerelement Zähltaktteilerverhältnis Zählerstand

Zeit

Startzeitpunkt

Umschaltzeitpunkt

Ergebniszeitpunkt Rücksetzzeitpunkt

Fehlerzeitpunkt Zähltaktanzahl während des Meßzeitintervalles Zähltaktanzahl während des Ergebniszeitintervalles Zähltaktanzahl während des Rücksetzzeitintervalles

Ergebniszeitintervati

Meßzeitintervall Rücksetzzeitintervall

Verfahrensschritt 4

AT 404 774 B

Wie die Fig. 1 zeigt, enthält ein Ausführungsbeispiel für einen Anslog-Digital-Umsetzer eine analoge Signalverarbeitungseinrichtung VERA und eine digitale Signalverarbeitungseinrichtung VERDI. Die digitale Signalverarbeitungseinrichtung VERDI enthält eine Steuerungseinheit STEU und als Prozessoreinheit einen Mikroprozessor MP, beispielsweise einen Siemens 80C166 Mikroprozessor. Die Steuerungseinheit STEU enthält ein Steuerungselement STEM, ein Meldungsregister MEREG, ein Meßzeitregister MZREG, ein Rücksetzzeitregister RZREG, einen Multiplexer MUX, eine Takteinheit TE, ein Taktteilerelement TTE, einen Zähler ZAE, ein Ergebniszeitregister EZREG, einen Komparator KOMP. Der Mikroprozessor MP Ist über einen Mikroprozessorbus MPBUS als Prozessorbus sowie über Mikroprozessorsteuerleitungen MPSTEU, insbesondere als Mikroprozessorbussteuerleitungen mit dem Ergebniszeitregister EZREG, dem Rücksetz-zeitregsiter RZREG, dem Meßzeitregister MZREG, dem Meldungsregister MEREG, und mit dem Steuerungselement STEM verbunden zum Informationsaustausch, bei welchem insbesondere das Meßzeitregsiter MZREG und das Rücksetzzeitregister RZREG beschrieben werden, und das Ergebniszeitregister EZREG und das Meldungsregister MEREG gelesen werden. In der Steuerungseinheit STEU ist das Steuerungselement STEM über interne Steuerleitungen ISTEU verbunden mit dem Meldungsregister MEREG, dem Multiplexer MUX, dem Taktteileretement TTE, dem Zähler ZAE, dem Ergebniszeitregister EZREG, sowie dem Komparator KOMP. Mit Hilfe der internen Steuerleitungen ISTEU kann vom Steuerungselement STEM das Meldungsregister MEREG gesetzt werden, sowie auch gelöscht werden. Es ist ein erster interner Datenbus IBUS1 vogesehen zur Übertragung des Registerinhalts aus dem Meßzeitregister MZREG in den Multiplexer MUX und in den Komparator KOMP. Es ist ein zweiter interner Datenbus IBUS2 vorgesehen zur Übertragung des Registerinhalts aus dem Rücksetzzeitregister RZREG in den Multiplexer MUX. Es ist ein dritter interner Datenbus IBUS3 vorgesehen zur Übertragung des Multiplexerausganges aus dem Multiplexer MUX in den Zähler ZAE. Es ist ein vierter interner Datenbus IBUS4 vorgesehen zur Übertragung des Zählerstandes des Zählers ZAE in das Ergebniszeitregister EZREG und in den Komparator KOMP. Von der Takteinheit TE wird ein Taktsignal mit einem Zähltakt CLK erzeugt und dem Taktteilerelement TTE zugeführt. Zur Erzeugung des Zähltaktes CLK für das Taktteilerelement TTE, kann anstelle der Takteinheit TE eine Zuführung von einem Taktsignal aus dem Mikroprozessor MP vorgesehen sein, beispielsweise mittels der Mikroprozessorbussteuerleitungen MPSTEU. Der Zähltakt CLK wird im Taktteilerelement TTE gemäß eines Zähltaktteilerverhältnisses verringert, welches über die internen Steuerleitungen ISTEU vom Steuerungselement STEM vorgebbar ist. Vom Taktteilerelement TTE wird ein Taktsignal mit einem Zähltakt CLK' erzeugt und dem Zähler ZAE zugeführt. Beispielsweise kann ein konstantes Zähltaktteilerverhältnis vorgesehen sein, sodaß das Taktteilerelement TTE nicht erforderlich ist. Insbesondere kann dabei der Zähltakt CLK' für den Zähler ZAE aus einem Taktsignal des Mikroprozessors MP entnommen sein, beispielsweise mittels der Mikroprozessorbussteuerleitungen MPSTEU. Der Zähler ZAE ist mit Hilfe der internen Steuerleitungen ISTEU steuerbar, insbesondere zum Hochzahlen, zum Herunterzählen, zum Löschen, zur Übernahme eines Zählerstandes aus dem internen Datenbus IBUS3, zur Ausgabe seines Zählerstandes auf den internen Datenbus IBUS4. Zusätzlich ist vorgesehen, daß der Zähler ZAE mit Hilfe der internen Steuerleitungen ISTEU an das Steuerungselement STEM ein Erreichen des Null-Zählerstandes meldet insbesondere beim Herunterzählen. Mit Hilfe der internen Steuerleitungen ISTEU kann das Steuerungselement STEM den Multiplexer MUX steuern, sodaß dieser den Dateninhalt aus dem internen Datenbus IBUS1 oder den Dateninhalt aus dem internen Datenbus IBUS2 als Dateninhalt auf den internen Datenbus IBUS3 weiterleitet. Es ist vorgsehen, daß das Steuerungselement STEM, das Taktteilerelement TTE mit Hilfe der internen Steuerleitungen ISTEU steuert, insbesondere betreffend das Zähltaktteilerverhältnis zwichen dem Zähltakt CLK von der Takteinheit TE und dem Zähltakt CLK' für den Zähler ZAE. Mit Hilfe der internen Steuerleitungen ISTEU kann der Komparator KOMP dem Steuerungselement STEM signalisieren, daß der Dateninhalt aus dem internen Datenbus IBUS1 gleich ist dem Dateninhalt aus dem internen Datenbus IBUS4. Mit Hilfe der internen Steuerleitungen ISTEU kann das Steuerungselement STEM das Ergebniszeitregister EZREG auf Freizustand abfragen, sowie diesen Freizustand abwarten, falls das Ergebniszeitregister EZREG beispielsweise gerade mittels des Mikroprozessorbusses MPBUS vom Mikroprozessor MP gelesen wird. Ebenso kann das Steuerungselement STEM mit Hilfe der internen Steuerleitungen ISTEU dem Ergebniszeitregister EZREG signalisieren, daß dieses den Dateninhalt aus dem internen Datenbus IBUS4 übernimmt.

Der analogen Signalverarbeitungseinrichtung VERA wird ein analoges Eingangssignal EING eingegeben. Es ist vorgesehen, daß während eines Meßzeitintervalles von dem Steuerungselement STEM ein Meßzeitsignal SM an die analoge Signalverarbeitungseinrichtung VERA abgegeben wird, sodaß diese eine Eingabesignai-Integration ausführt. Danach folgt ein Ergebniszeitintervall, währenddessen von dem Steuerungselement STEM ein Ergebniszeitsignal SE an die analoge Signalverarbeitungseinrichtung VERA ausgegeben wird, sodaß diese eine Referenzsignal-Integration durchführt. Es ist vorgesehen, daß bei einem Erreichen einer Gleichheit von diesen beiden Integrationen die analoge SignalverarbeitungseinrichtungVERA 5

AT 404 774 B dies mittels eines Vergleichssignales SV dem Steuerungselement STEM signalisiert. Danach erfolgt ein Rücksetzen der analogen Signalverarbeitungseinrichtung VERA während eines Rücksetzzeitintervalles, welches mit Hilfe eines Rücksetzzeitsignales SR von dem Steuerungselement STEM der analogen Signalverarbeitungseinrichtung VERA signalisiert wird.

Es kann vorgesehen sein, daß der Mikroprozessor MP ein Kalibrierzeitsignal SK an die analoge Signalverarbeitungseinrichtung VERA ausgibt zur Durchführung einer Kalibriermessung, bei welcher die analoge Signalverarbeitungseinrichtung VERA anstelle des Eingangssignales EING ein Kalibriersignal aufbereitet.

Wie die Fig. 2 zeigt, enthält ein Ausführungsbeispiel für eine analoge Signalverarbeitungseinrichtung VERA eine Eingabeeinheit INP, einen Referenzsignalgenerator REFG, eine Integrationseinheit INTEG, und eine Vergleichseinheit VGL. Die Integrationseinheit INTEG enthält ein Integrationselement INTEL, ein Verstärkerelement VSE, und drei Schaltelemente SCH1, SCH2 und SCH3. Der Referenzsignalgenerator REFG erzeugt ein Referenzsignal REF, welches der Eingabeeinheit INP sowie der Integrationseinheit INTEG zugeführt wird. Der Eingabeeinheit INP wird ein Eingangssignal EING zugeführt, sodaß die Eingabeeinheit INP aus dem Eingangssignal EING und dem Referenzsignal REF ein Eingabesignal EGS erzeugt. Für die Durchführung einer Kalibrierung wird der Eingabeeinheit INP ein Kalibrierzeitsignal SK Zugeführt, sodaß die Eingabeeinheit INP als Eingabesignal EGS ein Kalibriersignal abgibt. Das Integrationselement INTEL enthält einen Verstärker mit einem nichtinvertierenden Eingang und einem invertierenden Eingang. Der Ausgang dieses Verstärkers ist über einen Kondensator mit dem invertierenden Eingang dieses Verstärkers verbunden. Dieser Kondensator wird zur Durchführung der Integration aufgeladen oder entladen, je nach dem Vorzeichen des zu intergrierenden Signales. Dieser Kondensator kann auch als Integrationskondensator bezeichnet werden. Der nichtinvertierende Eingang des Verstärkers des Integrationselementes INTEL ist über einen weiteren Kondensator mit einem Nullpotential verbunden, beispielsweise Masse. Insbesondere zur Dämpfung einer Schwingungsneigung ist in Serie zu diesem weiteren Kondenstor ein Widerstand geschaltet. Der nichtinvertierende Eingang des Verstärkers des Integrationselementes INTEL dient als ein Bezugspotential für das zu integrierende Signal, welches dem invertierenden Eingang des Verstärkers des Integrationselementes INTEL zugeführt wird. Der Verstärker des Integrationselementes INTEL erzeugt ein Integrationssignal SINT1, welches vom Integrationselement INTEL an das Verstärkerelement VSE weitergegeben wird. Das Verstärkerelement VSE enthält einen invertierenden Verstärker, von welchem das Integrationssignal SINT2 erzeugt wird, welches von der Integrationseinheit INTEG an die Vergleichseinheit VGL weitergegeben wird. Während eines Meßzeitintervalles steuert das Meßzeitsignal SM das Schaltelement SCH1, sodaß dieses das Eingabesignal EGS zum invertierenden Eingang des Verstärkers des Integrationselementes INTEL weiterleitet. Vom Integrationselement INTEL wird somit während des Meßzeitintervalles das Eingabesignal EGS integriert.

Bei einem positiven Eingabesignal EGS wird ein negatives Integrationssignal SINT1 erzeugt. Das Integrationssignal SINT2 ist positiv und wird größer während der Integration in Abhängigkeit von der Größe des positiven Eingabesignaies EGS. Am Ende des Meßzeitintervalles, sobald das Meßzeitsignal SM ausbleibt, öffnet das Schaltelement SCH1. Danach folgt das Ergebniszeitintervall, bei welchem ein Ergebniszeitsignal SE das Schaltelement SCH2 steuert, sodaß dieses das Referenzsignal REF dem invertierenden Eingang des Verstärkers des Integrationselemetes INTEL zuführt. Bei einem negativen Referenzsignal REF wird das negative Integrationssignal SINT1 bei einem abnehmendem Betrag des negativen Signalwertes in Richtung positiver Signalwerte verändert. Durch den invertierenden Verstärker des Verstärkungselementes VSE wird ein positiver Signalwert des Integrationssignales SINT2 betragmäßig verringert in Richtung negativer Signalwerte. Sobald der Signalwert des Integrationssignales SINT2 gleich Null ist, wird dies von der Vergleichseinheit VGL erkannt, und die Vergleichseinheit VGL gibt das Vergleichssignal SV ab. Aus dem Betrag des Signalwertes des Referenzsignales REF und dem Verhältnis der Zeitdauer von dem Ergebniszeitintervall zur Zeitdauer von dem Meßzeitintervall ist der Signalwert des Eingabesignaies EGS ermittelbar. Während eines Rücksetzzeitintervalles wird das Schaltelement SCH3 von einem Rücksetzzeitsigna! SR gesteuert, sodaß dieses einerseits den invertierenden Eingang des Verstärkers des Integrationselementes INTEL mit einem Nullpotential verbindet, sowie andererseits das Integrationssignal SINT2 vom Verstärkerelement VSE mit dem nichtinvertierenden Eingang des Verstärkers des Integrationselementes INTEL verbindet. Während des Rücksetzzeitintervalles erfolgt ein automatischer Ableich des Integrationselementes INTEL und des Verstärkerelementes VSE auf das Nullpotential des invertierenden Einganges des Verstärkers des Integrationselementes INTEL.

Wie die Fig. 3 zeigt, enthält ein Ausführungsbeispiels für eine Eingabeeinheit INP ein Addierelement ADD, zwei Spannungsteiler SPT1.SPT2, und ein Schaltelement SCH4. Vom Schaltelement SCH4 wird ein 6

AT 404 774 B

Eingangssignal EING an den Spannungsteiler SPT1 weitergeleitet. Das Schaltelement SCH4 ist steuerbar durch ein Kalibrierzeitsignal SK, sodaß bei einem Vorliegen des Kalibrierzeitsignales SK anstelle des Eingangssignales EING ein Kalibriersignal an den Spannungsteiler SPT1 weitergeleitet wird. Als ein derartiges Kalibriersignal kann beispielsweise ein Nullpotential verwendet werden, Als ein Eingabesignal EGS mit einem halben Betrag des Signalwertes vom Eingangssignal EING wird das Eingangssignal EING' einem nichtinvertierenden Eingang des Addierelementes ADD zugeführt. Ein Referenzsignal REF wird dem Spannungsteiler SPT2 zugeführt, von welchem daraus ein Referenzsignal REF’ mit einem halben Betrag des Signalwertes des Referenzsignales REF erzeugt wird. Das Referenzsignal REF' wird einem invertierenden Eingang des Addierelementes ADD zugeführt. Sei einem negativen Signalwert für das Referenzsignal REF wird durch den invertierenden Eingang des Addierelementes ADD das negative Vorzeichen des Signalwertes umgedreht in ein positives Vorzeichen. Vom Addierelement ADD wird ein Eingabesignal EGS erzeugt und abgegeben. Als Signalwerte können beispielsweise Spannungswerte betrachtet werden. Ein Spannungswert Uegs für das Eingabesignal EGS ist somit ermittelbar aus einem Spannungswert Ueing für das Eingangssignal EING und aus einem Spannungswert Uref für das Referenzsignal REF gemäß folgender Relation:

Uegs = 0,5 " (Ueing ‘ Uref)

Bei einem negativen Signalwert für das Referenzsignal REF gilt: |Uref| = - Uref

Bei einem betragsmäßig symmetrischen bipolaren Eingangssignal EING, dessen Bereichsgrenzen betragsmäßig dem Betrag des Referenzsignales REF gleichen, gilt folgendes: - |Uref| < Ueing < |Uref|

In diesem Fall liegt der Signalwert für das Eingabesignal EGS zwischen Null und dem positiven Betragswert des Referenzsignales REF. Somit gilt: 0 < Uegs < |Uref|

Wie die Fig. 4 zeigt, ist bei einem Ausführungsbeispiel für eine Datenflußübersicht für eine Steuerungseinheit von einer digitalen Signalverarbeitungseinrichtung vorgesehen: daß ein Rücksetzzeitregister RZREG sowie ein Meßzeitregister MZREG über einen Mikroprozessorbus MPBUS beschrieben werden, indem auf Mikroprozessorbussteuerleitungen dabei jeweils ein Chip-Select/Write-SteuersignalCS/WR vorgesehen ist.

Ein Meßzyklus zur Ermittlung eines Umsetzergebnisses besteht dabei aus drei Phasen. Die analoge Signalverarbeitungseinrichtung wird dabei über drei Steuerausgänge umgeschaltet mit Hilfe eines Meßzeit-signales SM zum signalisieren des Meßzeitintervalles, eines Ergebniszeitsignales SE zum Signalisieren des Ergebniszeitintervalles, sowie eines Rücksetzzeitsignales SR zum Signalisieren des Rücksetzzeitintervalles. Diese Signale SM, SE, SR werden von einem Steuerelement STEM aufbereitet und abgegeben.

In der ersten Phase des Meßzyklusses wird der Dateninhalt aus dem Meßzeitregister MZREG in einen Zähler ZAE eingegeben. Dies erfolgt mit Hilfe eines Multiplexers MUX, von welchem über einen internen Datenbus IBUS1 der Dateninhalt aus dem Meßzeitregister MZREG entnommen wird, und welcher über einen internen Datenbus IBUS3 den Dateninhalt in den Zähler ZAE eingibt. Dabei wird über interne Steuerleitungen ISTEU der Zähler ZAE und der Multiplexer MUX vom Steuerungselement STEM gesteuert. Über die internen Steuerleitungen ISTEU steuert das Steuerungselement STEM ein Taktteilerelement TTE, von welchem aus einem Zähltakt CLK gemäß einem Taktteilerverhältnis ein Zähltakt CLK' für den Zähler ZAE gebildet wird. Der Zähltakt CLK kann beispielsweise erhalten werden aus einem Taktsignal der Prozessoreinheit, insbesondere aus dem CLKOUT-Signal des 80C166 Mikroprozessors. Während eines Meßzeitintervalles wird das Meßzeitsignal SM abgegeben, und der Zähler ZAE wird bis Null heruntergezählt. Bei einem Zählerstand gleich Null signalisiert dies der Zähler ZAE dem Steuerungselement STEM über die internen Steuerleitungen ISTEU. Das Meßzeitsignal SM wird rückgesetzt und das Meßzeitintervall ist beendet. Während dieses Meßzeitintervalles wird in der analogen Signalverarbeitungseinrichtung von der Integrationseinheit das Eingabesignal integriert, sodaß am Ende des Meßzeitintervalles von der Integrationseinheit ein Integrationssignal mit einem Signalwert abgegeben wird, welcher proprotional ist zum Signalwert des Eingabesignales. 7

AT 404 774 B

In der zweiten Phase des Meßzyklusses wird vom Steuerungselement STEM das Ergebniszeitsignal SE abgegeben während eines Ergebniszeitintervalles, in welchem der Zähler ZAE hochgezählt wird. Dabei erfolgt die Steuerung des Zählers ZAE, also beispielsweise die Umschaltung seiner Zählrichtung, durch das Steuerungselement STEM mit Hilfe der internen Steuerleitungen ISTEU. Sowie von der analogen Signalverarbeitungseinrichtung ein Vergleichssignal SV an das Steuererungselement STEM abgegeben wird, ist das Ergebniszeitintervall zu beenden. Das Ergebniszeitsignel SE wird rückgesetzt, der Zähler ZAE wird angehalten, gesteuert durch das Steuerungselement STEM mit Hilfe der internen Steuerleitungen ISTEU. Der Zählerstand ZSTA des Zählers ZAE wird in ein Ergebniszeitregister EZREG mit Hilfe eines inernen Datenbusses IBUS4 übertragen. Dabei wird das Ergebniszeitregister EZREG, insbesondere betreffend die Übernahme des Dateninhaltes aus dem internen Datenbus IBUS4, gesteuert vom Steuerungselement STEM mit Hilfe der internen Steuerleitungen ISTEU. Danach wird der Dateninhalt aus dem Ergebniszeitregister EZREG, also der in dieses Register eingespeicherte Zählerstand ZSTA des Zählers ZAE, über den Mikroprozessorbus MPBUS ausgelesen. Dabei ist auf den Mikroprozessorbussteuerieitungen ein Chip-Select/Read-Steuersignal vorgesehen.

Falls beispielsweise infolge eines Defektes von der analogen Signalverarbeitungseinrichtung das Vergleichssignal SV nicht in das Steuerungselement STEM eingegeben werden kann, so soll dies mit Hilfe eines Komparators KOMP erkannt werden. Es ist vorgesehen, daß der Komparator KOMP den Dateninhalt aus dem Meßzeitregister MZREG und den Zählerstand ZSTA des Zählers ZAE vergleicht. Der Dateninhalt aus dem Meßzeitregister MZREG entspricht dabei der Anzahl von Zähltakten CLK’ während des Meßzeitintervalles. Sobald der Zähler ZAE, welcher während des Ergebniszeitintervalles von Null aus hochgezählt wird, diese Zähltaktanzahl erreicht hat, liegt für das Ergebniszeitintervall eine Zeitdauer vor, welche zumindest ebenso groß ist, wie die Zeitdauer für das Meßzeitintervall. Es liegt somit ein Fehler vor. Dies kann beispielsweise ein Defekt der analogen Signalverarbeitungseinrichtung sein, oder ein Eingangssignal außerhalb von vorgesehenen Eingabebereichsgrenzen. Sobald der Komparator KOMP feststellt, daß der Dateninhalt aus dem internen Datenbus IBUS1, also der Dateninhalt des Meßzeitregisters MZREG, gleich ist dem Dateninhalt aus dem internen Dabenbus IBUS4, also dem Zählerstand ZSTA des Zählers ZAE, meldet dies der Komparator KOMP mit Hilfe der internen Steuerleitungen ISTEU an das Steuerungselement STEM. Das Steuerungselement STEM beendet das Meßzeitintervall, indem das Ergebniszeitsignal SE zurückgesetzt wird, und der Zähler ZAE angehalten wird, sowie der Zählerstand ZSTA in das Ergebniszeitregister EZREG übertragen wird. Während des Ergebniszeitintervalles wird von der Integrationseinheit das Referenzsignal integriert, welches einen negativen Spannungswert hat, im Gegensatz zum positiven Spannungswert für das Eingabesignal EGS. Der Spannungswert für das Integrationssignal, also das Ausgangssignal der Integrationseinheit, nimmt ab. Sobald der Spannungswert für das Integrationssignal gleich Null ist, wird von der analogen Signalverarbeitungseinrichtung das Vergleichssignal SV abgegeben. Die Zeitdauer für das Ergebniszeitintervall hängt somit davon ab, welchen Spannungswert das Integrationssignal am Beginn des Ergebniszeitintervalles hatte, also am Ende des Meßzeitintervalles. Da dieser Signalwert proportional ist zum Signalwert des Eingabesignales ist somit anhand der Dauer des Ergebniszeitintervalles der Signalwert für das Eingabesignal ermittelbar. Bei dieser Berechnung ist somit nur das Verhältnis der Zeitdauer des Meßzeitintervalles zur Zeitdauer des Ergebniszeitintervalles zu berücksichtigen, sodaß insbesondere die Integrationszeitkonstante der Integriereinheit ohne Bedeutung ist.

In der dritten Phase des Meßzyklusses wird der Zähler ZAE mit dem Dateninhalt aus dem Rücksetzzeitregister RZREG geladen. Dabei wird der Dateninhalt vom Multiplexer MUX mit Hilfe eines internen Datenbusses IBUS2 aus dem Rücksetzzeitregister RZREG entnommen und mit Hilfe des internen Datenbusses IBUS3 in den Zähler ZAE eingespeichert. Dies wird gesteuert vom Steuerungselement STEM mit Hilfe der internen Steuerleitungen ISTEU. Während eines Rücksetzzeitintervalles wird vom Steuerungselement STEM das Rücksetzzeitsignal SR aufbereitet und abgegeben, während der Zähler ZAE bis Null heruntergezählt wird. Sobald der Zählerstand des Zählers ZAE gleich Null ist, meldet dies der Zähler ZAE auf den internen Steuerleitungen ISTEU dem Steuerungselement STEM. Das Rücksetzzeitsignal SR wird rückgesetzt, und das Rücksetzzeitintervall ist beenden. Während des Rücksetzzeitintervalles wird die analoge Signalverarbeitungseinrichtung in einen definierten Zustand gebracht, sodaß ein nächster Meßzyklus folgen kann. Bei einem asynchronen Betriebsmodus wird ein neuer Meßzyklus nun gestartet. Im Falle eines synchronen Betriebsmodus wird auf einen neuen Startbefehl für einen neuen Meßzyklus gewartet. Ein derartiger Startbefehl kann beispielsweise vom Mikroprozessorbus MPBUS in ein Meldungsregister eingetragen werden, dessen Dateninhalt mit Hilfe der internen Steuerletiungen ISTEU von dem Steuerungselement STEM beispielsweise bitweise gelesen sowie gesetzt oder gelöscht werden kann. Der Informationsaustausch zwischen dem Mikroprozessorbus MPBUS und dem Steuerungselement STEM kann auch direkt vorgesehen sein, indem also das Steuerungselement STEM direkt an den Mikroprozessorbus MPBUS 8

AT 404 774 B angeschlossen ist. Ein derartiger Informationsaustausch kann beispielsweise auch mit Hilfe von Mikroprozessorbussteuerleitungen erfolgen. Auch kann es vorgesehen sein, daß dieser Informationsaustausch mit Hilfe von Mikroprozessorsteuerleitungen erfolgt. Gleiches gilt auch für den Informationsaustausch vom Steuerungselement STEM zum Mikroprozessorbus MPBUS, beispielsweise bei einer Fehlermeldung. Eine derartige Fehlermeldung kann mit Hilfe von Mikroprozessorsteuerleitungen signalisiert werden. Es kann vorgesehen sein, daß die Fehlermeldung auf Mikroprozessorbussteuerleitungen signalisiert wird. Auch kann es vorgesehen sein, daß das Steuerungselement STEM die Fehlermeldung direkt in den Mikroprozessorbus MPBUS ausgibt. Beispielsweise kann ein Meldungsregister vorgesehen sein, sodaß das Steuerungselement STEM mit Hilfe der internen Steuerleitungen ISTEU die Fehlermeldung in das Meldungsregister einträgt, und daß vom Mikroprozessorbus MPBUS das Meldungsregister gelesen wird.

Der Informationsaustausch zwischen dem Steuerungselement STEM und dem Mikroprozessorbus MPBUS kann auch in der Weise vorgesehen sein, daß der Dateninhalt des Ergebniszeitregisters zur Signalisierung von Startbefehlen und Fehlermeldungen verwendet wird. Zur Signalisierung des Startbefehles kann beispielsweise der Mikroprozessorbus MPBUS das Ergebniszeitregister mit einem bestimmten Dateninhalt beschreiben, beispielsweise löschen. Ein derartiges Loschen des Ergebniszeitregisters EZREG kann dem Steuerungselement STEM mit Hilfe der internen Steuerleitungen ISTEU signalisiert werden als ein Startbefehl. Als Fehlermeldung kann vorgesehen sein, daß das Ergebniszeitregister EZREG mit einem Dateninhalt beschrieben wird, welcher größer ist als der Dateninhalt des Meßzeitregisters MZREG. Dies kann beispielsweise so erfolgen, daß der Zähler ZAE beispielsweise um eins weitergezählt wird, sodaß der Zählerstand ZSTA, welcher als Dateninhalt in das Ergebniszeitregister EZREG bei der Fehlermeldung eingespeichert wird, um eins größer ist als der Dateninhalt des Meßzeitregisters MZREG. Die Fehlermeldung ist in diesem Fall aus dem Dateninhalt des Ergebniszeitregsiters EZREG erkennbar, welcher vom Mikroprozessorbus MPBUS aus dem Ergebniszeitregister EZREG ausgelesen wird.

Die Fig. 5 zeigt einen Zählerstand ZSTA während einer Zeit t bei einem Ausführungsbeispiel. Bei einem Startzeitpunkt t1 wird der Zähler mit einem Zählerstand ZSTA gleich einer ersten Zähltaktanzahl MZANZ geladen. Während eines Meßzeitintervalles MZI wird der Zähler bis Null heruntergezählt. Am Ende des Meßzeitintervalles MZI erreicht der Zählerstand ZSTA einen Wert gleich Null bei einem Umschaltzeitpunkt t2. Die Zählrichtung des Zählers wird umgeschaltet. Während eines Ergebniszeitintervalles EZI wird der Zähler hochgezählt. Bei einem Ergebniszeitpunkt t3, bei welchem das Vergleichssignal von der analogen Signalverarbeitungseinrichtung abgegeben wird, ist der Zählerstand ZSTA gleich einer zweiten Zähltaktanzahl EZANZ. Der Zähler wird angehalten. Die zweite Zähltaktanzahl EZANZ wird in das Ergebniszeitregister übertragen. Der Zähler wird mit einem Zählerstand ZSTA gleich einer dritten Zähltaktanzahl RZANZ geladen. Während eines Rücksetzzeitintervalles RZI wird der Zähler bis Null heruntergezählt. Bei einem Rücksetzzeitpunkt t4 wird ein Zählerstand ZSTA gleich Null erreicht. Das Rücksetzzeitintervall RZI ist beendet. Ein Meßzyklus bestehend aus dem Meßzeitintervall MZI, dem Ergebniszeitintervall EZI und dem Rücksetzzeitintervall RZI ist beendet. Für den Fall, daß wahrend des Hochzählens des Zählers von der analogen Signalverarbeitungseinrichtung das Vergleichssignal nicht abgegeben wird, erreicht der Zählerstand ZSTA bei einem Fehlerzeitpunkt t5 einen Wert gleich der ersten Zähltaktanzahl MZANZ. Dies wird vom Komparator erkannt. Es erfolgt eine Fehlermeldung. Der Zähler wird mit einem Zählerstand ZSTA gleich der dritten Zähltaktanzahl RZANZ geladen. Während eines Rücksetzzeitintervalles RZI' wird der Zähler bis Null heruntergezählt. Bei einem Rücksetzzeitpunkt t4’ wird ein Zählerstand ZSTA gleich Null erreicht. Das Rücksetzzeitintervall RZI' ist beendet. Ein fehlerhafter Meßzyklus im Zeitintervall zwischen dem Startzeitpunkt t1 und dem Rücksetzzeitpunkt t4' ist beendet.

Es kann vorgesehen sein, daß der Zähler beim Herunterzählen auf Null für den Zählerstand gleich Null beim Anhalten noch einen Zähltakt ausführt. Es kann vorgesehen sein, daß dies berücksichtigt wird, in dem für die Zähltaktanzahl während des Meßzeitintervalles MZI ein Wert gleich eins + MZANZ verwendet wird.

Es kann vorgesehen sein, daß beim Anhalten des Zählers während des Hochzählens der Zählerstand noch um eins weitergezählt wird, ehe er angehalten werden kann. Dies kann berücksichtigt werden, indem als Zähltaktanzahl während des Ergebniszeitintervalles EZI ein Wert gleich EZANZ - eins verwendet wird.

Beispielsweise bei einer Referenzspannung UrEf für das Referenz Signal kann die Eingabespannung Uegs für das Eingabesignal wie folgt ermittelt werden; ii - In } · EZANZ - 1 UEGS “ 'UREFi MZEF12 + 1 9

AT 404 774 B

Es kann vorgesehen sein, daß die Ein^abeeinheit zur Erzeugung des Eingabesignales aus dem Eingangssignal und dem Referenzsignal einen ersten Spannungsteiler mit einem Verhältnis von 1:0,45 für das Eingangssignal, sowie einen zweiten Spannungsteiler mit einem Verhältnis von 1:0,5 für das Referenzsignal aufweist, sodaß bei einer Eingangsspannung UEing für das Eingangssignal und bei einer Referenzspannung UrEf für das Referenzsignal eine Eingabespannung Uegs für das Eingabesignal wie folgt ermittelbar ist:

Uegs - 0.45 ’ Ueing * 0,5 ' Uref

Sei einer vorgesehenen Referenzspannung UREf = - 10 V wird von der Eingabeeinheit ein für die Eingangsspannung Ueing vorgesehener Eingangsbereich von - 10 V< Ueing < + 10 V

abgebildet auf einen Eingabebereich für die Eingabespannung Uegs für das Eingabesignal gemäß + 0,5 V < Uegs < + 9,5 V

Bei einem Meßzyklus wird in diesem Fall eine zweite Zähltaktanzahl EZANZ während des Ergebniszeitintervalles EZI erhalten, deren Wertebereich wie folgt begrenzt ist:

0,05 ' MZANZ < EZANZ < 0,95 * MZANZ

Bei einem fehlerfreien Meßzyklus sind demzufolge 0,9 * MZANZ verschiedene Werte für die zweite Zähltaktanzahl EZANZ möglich. Beispielsweise bei einer Anzahl von 9728 Zähltakten für die erste Zähltaktanzahl MZANZ erhält man für die Auflösung einen Wert von 2,28 mv gemäß:

2,28 mV ^EING^MAX “ ^EING^IN 10 V - (-10 V) -Ö,$ * MZAN2- = G,T"* 9728-

Werden hingegen 65280 Zähltakte als erste Zähltaktanzahl MZANZ vorgegeben, indem also im Meßzeitregister bei einem Meßzyklus diese erste Zähltaktanzahl eingetragen ist, so erhält man damit eine Auflösung von 0,34 mV gemäß: 20 V Λ

0,9 * 6^280 " 0,34 mV

Eine Zeitdauer für das Meßzeitintervall MZI ist ermittelbar aus der ersten Zähltaktanzahl MZANZ und aus einer Zählfrequenz des Zählers. Wird beispielsweise ein Zähltakt CLK mit einer Zähltaktfrequenz von fCLK mit beispielsweise 18 MHz verwendet, und wird dieser Zähltakt CLK im Taktteilerelement umgesetzt in einen Zähltakt CLK' mit einem Zähltaktteilerverhältnis TTV für eine Zählfrequenz des Zählers von fCLI<, so wird die Zeitdauer tmzi für das Meßzeitintervall erhalten gemäß:

tMZI MZANZTTV'» f

CLK MZANZτ— CLK'

Bei einem Zähltaktteilerverhältnis von TTV = 1 und einer ersten Zähltaktanzahl von MZANZ = 9728 erhält man somit ein Meßzeitintervall MZI von ungefähr 0,54 msec. Bei einem mittleren Wert der Eingangsspannung von beispielsweise 0 V, und einer dritten Zähltaktanzahl von RZANZ = 2368, also einer Zeitdauer von ungefähr 0,13 msec für das Rücksetzzeitintervall RZI, erhält man für den Meßzyklus eine Zeitdauer von ungefähr 0,94 msec zwischen dem Startzeitpunkt t1 und dem Rücksetzzeitpunkt t4. 10

AT 404 774 B

Wie die Fig. 6 zeigt, werden von einer Steuerungseinheit bei einem Ausführungsbeispiel die Verfahrensschritte V100 bis V900 ausgeführt.

Es wird der Verfahrensschritt V100 ausgeführt. Der Zähler wird mit der ersten Zähltaktanzahl geladen.

Es folgt der Verfahrensschritt V200. Es wird ein Meßzeitsignal abgegeben, sodaß in der analogen Signalverarbeitungseinrichtung eine Eingabesignal-Integration durchgeführt wird. Der Zähler wird bis Null heruntergezählt. Das Meßzeitsignal wird rückgesetzt.

Es folgt der Verfahrensschritt V300. Es wird ein Ergebniszeitsignal abgegeben, sodaß in der analogen Signalverarbeitungseinrichtung die Referenzsignal-Integration durchgeführt wird. Der Zähler wird hochgezählt. Gleichzeitig erfolgt eine erste Überwachung UE1 auf ein Eintreffen eines Vergleichssignales von der analogen Signelverarbeitungseinrichtung. Zusätzlich erfolgt eine zweite Überwachung UE2, bei welcher auf Gleichheit des Zählerstandes des Zählers mit der ersten Zähltaktanzahl mit Hilfe des Komparators überwacht wird. Beim Ansprechen von zumindest einer dieser Überwachungen UE1, UE2 wird der Verfahrensschritt V300 beendet. Das Ergebniszeitsignal wird rückgesetzt.

Es folgt der Verfahrensschritt V400. Es wird der Zähler angehalten und der Zählerstand des Zählers wird festgehalten.

Es folgt der Verfahrensschritt V500. Es wird der Zählerstand des Zählers ins Ergebniszeitregister eingetragen als die zweite Zähltaktanzahl. Es erfolgt eine Fehlermeldung, falls die zweite Überwachung UE2 angesprochen hat. Die Prozessoreinheit wird verständigt zum Ermitteln des Umsetzergebnisses.

Es folgt der Verfahrensschritt V600. Es wird der Zähler mit der dritten Zähltaktanzahl geladen.

Es folgt der Verfahrensschritt V700. Es wird das Rücksetzzeitsignal abgegeben, sodaß das Rücksetzen der analogen Signalverarbeitungseinrichtung erfolgt. Der Zähler wird bis Null heruntergezählt. Sobald der Zähler bis Null heruntergezählt ist, wird das Rücksetzzeitsignal rückgesetzt. Der Verfahrensschritt V700 ist beendet.

Bei einem asynchronen Betriebsmodus wird ohne Startsignal gearbeitet, und es folgt der nächste Meßzyklus, indem der Verfahrensschritt V100 ausgeführt wird. Dies ist in der Fig. 6 strichliert dargestellt.

Bei einem synchronen Betriebsmodus folgt der nächste Meßzyklus erst dann, wenn ein Startsignal vorliegt. Im Falle des synchronen Betriebsmodus folgt der Verfahrensschritt V800. Es wird ein von der Prozessors!nheit vorzugebendes Startsignal abgewartet, falls das Startsignal noch nicht vorliegt. Sobald das Startsignal vorliegt, folgt der Verfahrensschritt V900. Das Startsignal wird rückgesetzt. Es folgt der nächste Meßzyklus, indem der Verfahrensschritt V100 ausgeführt wird.

Beim synchronen Betriebsmodus kann es vorgesehen sein, daß das Rücksetzzeitsignal, welches im Verfahrensschritt V700 abgegeben wird, erst rückgesetzt wird, sobald das Startsignal vorliegt. Während des Wartens auf das Startsignal, also während des Verfahrensschrittes V800, wird somit das Rücksetzzeitsignal noch abgegeben. Das Rücksetzen des Rücksetzzeitsignales soll also erst erfolgen beim Vorliegen des Startsignales. Ein derartiges Rücksetzen des Rücksetzzeitsignales kann beispielsweise beim Verfahrensschritt V900 vorgesehen sein. In diesem Fall verbleibt die analoge Signalverarbeitungseinrichtung rückgesetzt bis zum Beginn eines neuen Meßzyklusses.

Beim synchronen Betriebsmodus kann vorgesehen sein, daß ein gerade laufender Meßzyklus durch ein von der Prozessoreinheit vorgegebenes neues Startsignal abgebrochen werden soll. In diesem Fall erfolgt während der Verfahrensschritte V200 und V3Q0 zusätzlich eine dritte Überwachung UE3 auf ein von der Prozessoreinheit vorgebbares Startsignal. Beim Ansprechen der dritten Überwachung UE3 wird der Verfahrensschritt V200 sowie V300 abgebrochen, das Meßzeitsignal sowie das Ergebniszeitsignal werden rückgesetzt, und es folgt der Verfahrensschritt V600 für das Rücksetzen der analogen Signalverarbeitungseinrichtung. Nachdem danach der Verfahrensschritt V700 ausgeführt ist, wird beim Verfahrensschritt V800 das bereits vorliegende Startsignal erkannt, und nach der Durchführung des Verfahrensschrittes V900 folgt ein neuer Meßzyklus, indem der Verfahrensschritt V100 ausgeführt wird.

Wie die Fig. 7 zeigt, werden von einer Prozessoreinheit bei einem Ausführungsbeispiel die Verfahrensschritte V910 bis V970 ausgeführt.

Es wird der Verfahrensschritt V910 ausgeführt. Von der Prozessoreinheit wird eine erste Zähltaktanzahl vorgegeben. Dabei kann beispielsweise ein minimaler Wert vorgesehen sein.

Es folgt der Verfahrensschritt V920. Die erste Zähltaktanzahl wird in das Meßzeitregister geladen.

Es folgt der Verfahrensschritt V930. Es wird ein Meßzyklus ausgeführt, für welchen das Umsetzergebnis ermittelt wird.

Es folgt der Verfahrensschritt V940. Das soeben ermittelte Umsetzergebnis wird mit zuvor ermittelten Umsetzergebnissen verglichen. Dabei wird ermittelt, ob eine Änderungsgeschwindigkeit der Umsetzergebnisse sich vergrößert hat. Falls dies der Fall ist, folgt der Verfahrensschritt V950. Die erste Zähltaktanzahl wird verringert, und es folgt der Verfahrensschritt V920, bei welchem diese verringerte erste Zähltaktanzahl in das Meßzeitregister eingetragen wird. 11

Claims (7)

1. ΑΤ 404 774 Β Falls sich die Änderungsgeschwindigkeit der umsetzergebnisse nicht vergrößert hat, folgt der Verfahrensschritt V960. Es wird das zuletzt ermittelte Umsetzergebnis verglichen mit den vorhergehenden Umsetzergebnissen. Dabei wird die Änderungsgeschwindigkeit der Umsetzergebnisse überprüft. Fall sich die Änderungsgeschwindigkeit der Umsetzergebnisse verringert hat, folgt der Verfahrensschritt V970. Es wird die erste Zähltaktanzahl vergrößert, und es folgt der Verfahrensschritt V920, bei welchem die vergrößerte erste Zähltaktanzahl in das Meßzeitregister eingetragen wird. Falls sich die Änderungsgeschwindigkeit der Umsetzergebnisse nicht vergrößert und auch nicht verringert hat, folgt der Verfahrensschritt V930, indem also die erste Zähltaktanzahl unverändert verbleibt, sodaß der nächste Meßzyklus mit der gleichen ersten Zähltaktanzahl durchgeführt wird. Bei einem Analog-Digital-Umsetzer nach einem Dual-Slope-Verfahren wird somit ein Mikroprozessor eingesetzt zum Abstimmen der Zeitdauer und der Genauigkeit der Messung auf eine zu überwachende Änderungsgeschwindigkeit des Eingangssignales, sodaß bei großen Änderungen der Eingangsgröße möglichst rasch ein neues Umsetzergebnis erhalten werden soll, und bei konstanter Eingangsgröße ein möglichst genauer, hochaufgelöster Wert gemessen werden kann. Patentansprüche 1. Verfahren zur Umzetzung eines analogen Eingangssignals (UM) in ein digitales Ausgangssignal nach dem Dual-Slope-Prinzip, bei welchem wahrend jedes Meßzyklus zunächst in einem ersten Schritt das Eingangssignal (UM) über ein änderbares, jedoch während jeder Einzelmessung festes Meßzeitintervall (MZI) integriert wird, sodann in einem zweiten Schritt die Integration mit einem Referenzsignal (REF) umgekehrter Polarität fortgesetzt wird, bis der Integrationswert Null erreicht, die Zeitdauer (EZI) von Beginn bis Ende des zweiten Schrittes gemessen und diese Ergebniszeit (EZI) als digitales Ausgangssignal festgehalten wird und in einem dritten Schritt ein Nullabgleich mit einer Eingangsspannung Null während eines vorgegebenen Rücksetzzeitintervalls (RZI), nämlich der Rücksetzzeit, durchgeführt wird, dadurch gekennzeichnet, daß das Meßzeitintervall (MZI) in Abhängigkeit von der Änderungsgeschwindigkeit (dUM/dt) des Eingangssignals (UM) laufend geändert wird, nämlich im Sinne einer Verringerung bzw. Erhöhung des Meßzeitintervalls (MZI) bei einer Erhöhung bzw. Verringerung der Änderungsgeschwindigkeit (dUM/dt).
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Schritt abgebrochen und der dritte Schritt bei gleichzeitiger Abgabe einer Fehlermeldung eingeleitet wird, falls die Zeitdauer des zweiten Schrittes bereits gleich jener des Meßzeitintervalles ist und der Integrationswert Null noch nicht erreicht wurde.
3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei Vorgabe eines Startsignals während des ersten oder zweiten Schrittes eines Meßzyklus dieser Schritt abgebrochen und der dritte Schritt durchgeführt wird.
4. 4. Analog-Digital-Wandler zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3, mit einem Integrator (INTEL), dessen Eingang über eine Sternerlogik (STEU) gesteuert wahlweise an das Eingangssignal, an das Referenzsignal oder an Null legbar ist, mit einer Regelschleife zum automatischen Nullabgleich, wobei der Ausgang des Integrators (INTEL) mit einem Eingang eines Verstärkers (VSE) verbunden ist und der Ausgang des Verstärkers (VSE) mit eine Eingang eines Nullpunkt-Komparators (VGL) verbunden ist, dessen Ausgangssignal der Steuerlogik (STEU) zugeführt ist, mit einem Zähler (ZAE), der an einen Taktgeber (TE) sowie an die Steuerlogik angeschlossen ist sowie mit Registern (MZREG, EZREG) für das Meßzeitintervall (MZI) und für die Zeitdauer (EZI) des zweiten Schrittes, d.h. die Ergebniszeit, dadurch gekennzeichnet, daß eine Prozessoreinheit (MP) vorgesehen ist, welche zur Ermittlung der Änderungsgeschwindigkeit (dUM/dt) des Eingangssignals (UM) eingerichtet ist und die bei einer Vergrößerung oder einer Verkleinerung der Änderungsgeschwindigkeit des Eingangssignals an die Steuerlogik (STEU) bzw. an das Meßzeitregister (MZREG) ein Signal angibt, welches den die Meßzeit bestimmenden Stand des Meßzeitregisters erhöht bzw. erniedrigt.
5. 5. Wandler nach Anspruch 4, dadurch gekennzeichnet, daß ein digitaler Komparator (KOMP), dem der Zählerstand des Meßzeitregisters (MZREG) und der Zählerstand des Ergebniszeitregisters (EZREG) zugeführt ist, ein Fehlersignal an die Steuerlogik (STEU) abgibt, sobald der binäre Wert des Ergebnis- 12 AT 404 774 B zeitregisters größer ist als jener des Meßzeitregisters.
6. 6. Wandler nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß ein Rücksetzzeitregister (RZREG) für die Zeitdauer des dritten Schrittes vorgesehen und mit der Steueriogik (STEU) bzw. der Prozessoreinheit (MP) verbunden ist, wobei das Rücksetzzeitregister (RZREG) von der Prozessoreinheit (MP) mit der Rücksetzzeit (RZI) geladen wird.
7. 7. Wandler nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß der Taktgeber (TE) über einen Taktteiler (TTE) an den Zähler (ZAE) angeschlossen ist, wobei der Taktteilungsfaktor über die Steuerlogik (STEU) bzw. die Prozessoreinheit (MP) einstellbar ist. Hiezu 7 Blatt Zeichnungen 13