DE4220408A1 - Analog-digital-wandler nach dem prinzip der ladungsbalance - Google Patents

Description

Die Erfindung bezieht sich auf einen Analog-Digital-Wandler nach dem Prinzip der Ladungsbalance, bei dem die Anzahl der Ausgangsimpulse innerhalb eines Meßintervalls ein Maß für die Höhe der Analogspannung ist.

Aus dem Stand der Technik sind eine Reihe derartiger Analog-Digital-Wandler bekannt. Ein Beispiel hierfür ist aus der Schrift "Valvo-Berichte, Band 20, Heft 2, Seite 45-61, April 77" bekannt. Diese Schaltung arbeitet nach dem Prinzip der Sigma-Delta-Modulation. Bei diesem Verfahren kann sich die Ausgangsfrequenz des D-Flip-Flops in weiten Bereichen ändern. Es ist also keine Synchronisation zwischen konstanter Meßzeit und der Frequenz des Flip-Flops möglich, wodurch eine Ladungsdifferenz Delta Q_C in den Kondensator C zwischen Anfang und Ende des Meßintervalls entsteht (Valvo-Schrift, Seite 47, Bild 1), was zu einem erhöhten Jittern führt und somit die verwertbare Auflösung reduziert. Dieser Nachteil kann nur bei großen Meßzeiten oder durch anschließende aufwendige digitale Filterung toleriert werden. In Bild 9 auf Seite 55 sind drei Schaltungsmöglichkeiten für den Eingang des Analog/Digitalwandlers angegeben. Kombiniert man die Eingangsschaltung nach Bild 9a mit dem grundlegenden Aufbau nach Bild 1, so erhält man einen Analog-Digital-Wandler nach dem Prinzip der Ladungsbalance mit einem I-T₁-Glied (Integrierglied mit Verzögerung erster Ordnung), das zwei Eingänge aufweist. Dem ersten Eingang des I-T₁-Gliedes ist die umzuwandelnde Analogspannung zugeführt. Der Ausgang des I-T₁-Gliedes ist direkt mit dem D-Eingang eines D-Flip-Flops verbunden. Das Ausgangssignal des D-Flip-Flops steuert einen Umschalter, der abwechselnd zwei konstante Spannungen auf den zweiten Eingang des I-T₁-Gliedes schaltet. Die Ausgangsimpulse des D-Flip-Flops sind einem Vorwärts-/Rückwärts-Zähler zugeführt. Steigt die Ausgangsspannung des I-T₁-Gliedes über den Schwellenwert des D-Flip-Flops, so wird der Ausgang des D-Flip-Flops von dem nächstfolgenden Impuls des Taktsignals von der bisherigen Stellung in die andere Stellung umgeschaltet. Gleichzeitig wird die dem zweiten Eingang des I-T₁-Gliedes zugeführte Spannung umgepolt. Diese Maßnahme führt zu einer Verringerung der Ausgangsspannung des I-T₁-Gliedes. Solange die Ausgangsspannung des I-T₁-Gliedes über dem Schwellenwert des D-Flip-Flops liegt, bewirken die Impulse des Taktsignals noch keine Umschaltung des Ausgangs des D-Flip-Flops. Erst wenn die Ausgangsspannung des I-T₁-Gliedes den Schwellenwert des D-Flip-Flops unterschreitet, wird der Ausgang des D-Flip-Flops von dem nächstfolgenden Impuls des Taktsignals in die erste Stellung zurückgeschaltet. Gleichzeitig wird die dem zweiten Eingang des I-T₁-Gliedes zugeführte Spannung umgepolt.

Diese Maßnahme führt wieder zu einer Erhöhung der Ausgangsspannung des I-T₁-Gliedes. Das Puls-/Breiten-Verhältnis des Ausgangssignals des D-Flip-Flops ist dabei ein Maß für die Höhe der umzuwandelnden Analog- Spannung. Die Frequenz des Ausgangssignals des D-Flip-Flops hängt dabei unter anderem von der Höhe der umzuwandelnden Analog-Spannung ab. Da sich die Frequenz des Ausgangssignales des D-Flip-Flops in weiten Bereichen ändern kann, entsteht bei einer festen Dauer des Meßintervalls ein verhältnismäßig großer Jitter-Effekt des Digitalwertes. Dieser Jitter-Effekt verringert die verwertbare Auflösung des Analog-Digital-Wandlers. Er kann nur bei großen Meßintervallen toleriert werden.

Ebenfalls werden große Anforderungen an die dynamischen Eigenschaften des Integrators gestellt, da sich dessen Eingangsstrom sprunghaft von plus IR2 auf minus IR2 ändert. Dies kann bei Operationsverstärkern, besonders bei solchen mit geringer Stromaufnahme, intern zu Übersteuerungen führen und somit einen erhöhten Fehler auslösen. Auch das Einfügen von RC-Gliedern in Bild 9a bis c (Valvo, Seite 55) schwächt diesen Effekt nicht ab, da nur die Meßspannung gefiltert wird und nicht der Gegenkopplungsstrom IR2.

Der Gradient der Ausgangsspannungsänderung des Integrators kann große Werte annehmen, insbesondere bei hoher Taktfrequenz und darf dessen maximal zulässige Änderungsgeschwindigkeit nicht überschreiten.

Aus der EP 03 67 522 ist ein weiterer Analog-Digital-Wandler bekannt, der ebenfalls einen Sigma-Delta-Modulator verwendet, jedoch um einen Dreieck-Generator und einen Binär-Teiler erweitert ist.

Diese Zusatzkomponenten bewirken, daß die Ausgangsfrequenz des Flip-Flops und die Meßzeit synchronisiert werden und ein erhöhter Jitter-Effekt, wie bei der oben beschriebenen Schaltung aus den Valvo-Berichten, gerade vermieden wird. Aber auch hier wird ein Integrator verwendet, dessen Eingangsstrom sich sprunghaft und damit mit den beschriebenen Nachteilen ändert. Außerdem ist die erzielbare Auflösung begrenzt. In der Beschreibung wird ein Vorzugswert von N = 10 Bit genannt.

Eine Erhöhung des Teilungsfaktors N über 10 hinaus macht wenig Sinn, da Störspannungen, die am Eingang des Komparators wirksam sind, zu einer Erhöhung des Jittern führen würden, sobald die durch die Störspannung verursachte Puls-Breiten-Schwankung mehr als eine Zähleinheit ausmacht.

Der Erfindung liegt daher ausgehend von dem beschriebenen Stand der Technik die Aufgabe zugrunde, einen Analog-Digital-Wandler der eingangs genannten Art anzugeben, bei dem durch schaltungstechnische Maßnahmen einfache OPs mit geringer Anforderung an die Spannungsanstiegsgeschwindigkeit der Ausgangsspannung verwendet werden können und außerdem der Jitter-Effekt bei gleicher Frequenz des Taktsignals wesentlich verringert ist.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruches 1 angegebenen Merkmale gelöst. Es ergibt sich, daß aus der bereits beschriebenen EP 03 67 522 einige Elemente im analogen Eingangsbereich des AD-Wandlers zwar bereits bekannt sind, jedoch bei der vorliegenden Erfindung im wesentlichen eingangsseitig ein zusätzliches RC-Glied mit entsprechender Beschaltung von Eingangs- und Referenzspannung und in der Gesamtschaltung ein weiterer Binär-Teiler enthalten sind.

Dieses erfindungsgemäß vorgeschlagene zusätzliche und entsprechend elektrisch eingebundene RC-Glied am Eingang bewirkt, daß die eigentliche Integration von Eingangs- und Rückkopplungssignal passiv an dem Kondensator an Eingang erfolgt, somit sehr linear ist und zudem weitgehend unabhängig von der Höhe der Ansteuerung und der Frequenz ist.

Das Wesen der Erfindung im Bereich des Einganges des Analog-Digital-Wandlers besteht zusammengefaßt darin, daß die anliegende Analogspannung über zwei in Kette geschaltete Tiefpaßfilter verarbeitbar ist, und daß das Referenzsignal über einen weiteren Tiefpaßfilter derart eingespeist ist, daß die Ausgänge des ersten Tiefpaßfilters der Eingangsspannung und des Tiefpaßfilters der Referenzspannung zusammengeschaltet sind. Wesentlich ist hierbei, daß die jeweils ersten Tiefpaßfilter sowohl der Referenz-Spannungsseite als auch der Eingangs- Spannungsseite passiv sind. Damit ergibt sich eine Übersteuerungsfestigkeit sowie eine hohe Linearität. Grob und anschaulich heißt das, daß zwischen die beiden in Kette geschalteten Tiefpaßfilter der analogen Eingangsspannung der Tiefpaßfilter der Referenzspannung geschaltet ist. Dadurch ergibt sich in resultierender Wirkung, daß der zweite Tiefpaßfilter der analogen Eingangsspannung gleichzeitig auch der zweite Tiefpaßfilter der Referenzspannung ist. Demzufolge ist erfüllt, daß sowohl die analoge Eingangsspannung als auch die Referenzspannung jeweils über zwei Tiefpaßfilter, zu dem auch der Operationsverstärker gehört, letztendlich dem Komparator zugeführt sind.

An dem Kondensator entsteht im Vergleich zur Rückkopplungsspannung eine kleine Dreiecksspannung, die um 0 herum pendelt. Neben der passiven Integration besteht der aktive Integrator aus dem eingangsseitig vorgeschalteten Widerstand und dem zwischen Eingang und Ausgang des Eingangs-OP-Verstärkers geschalteten Kondensator sowie aus dem Eingangs-OP selbst. Der aktive Integrator reduziert dabei die o. g. kleine Wechselspannung nochmals um einen bestimmten Faktor, so daß am Ausgang des Eingangs-OP-Verstärkers praktisch nur noch eine geglättete Gleichspannung ansteht.

Der Eingangs-OP-Verstärker wird also an seinem Eingang nur mit Strömen belastet, die erstens kleine Wechselstromanteile haben und zweitens weiche Übergänge zwischen den Polaritäten aufweisen.

Die Anforderung an die Spannungsanstiegsgeschwindigkeit der Ausgangsspannung des OPs ist ebenfalls sehr gering, so daß trotz hoher Taktrate bis in den Megahertzbereich hinein nur noch DC-Eigenschaften des Operationsverstärkers gefordert sind.

Aus diesen Grunde lassen sich OPs einsetzen, die mit kleinstem Stromverbrauch auskommen, was z. B. bei batteriebetriebenen Geräten oder bei Zweidraht-Meßumformern sehr interessant ist.

Die schaltungstechnische Hinzuziehung des zusätzlichen RC-Gliedes ist nicht trivial, wenn man die Gesamtfunktion der eingangsseitigen Bauteile insgesamt betrachtet. Der weitere Vorteil der erfindungsgemäßen Ausgestaltung im Eingangsbereich des AD-Wandlers ist nämlich, daß gegenüber der Schaltung gemäß EP 03 67 522 durch sehr kleinen Mehraufwand, nämlich das zusätzliche RC-Glied, die Funktion eines Anti-Aliasing-Filters zweiter Ordnung mit Bessel-Tiefpaßcharakteristik entsteht. Diese Einschwingcharakteristik erzeugt der Eingangsbereich des erfindungsgemäß vorgeschlagenen AD-Wandlers jedoch nicht aus sich selbst heraus, sondern in Zusammenhang mit der übrigen Schaltung, d. h. der vollständige Rückkopplungspfad über Komparator, Flip-Flop und Referenzspannung mit Umschalter muß mit einbezogen werden. Außerdem spielt bei der Dimensionierung das Spannungsverhältnis von Dreieckspannung und Referenzspannung eine Rolle. Hierin eingebunden ist die Erfindung zu betrachten.

Das Aliasing ist ein Schwebungseffekt zwischen den höheren Frequenzanteilen des Eingangssignals und der Abtastfrequenz f_D (Frequenz des Dreieckgenerators). Will man diesen Effekt vermeiden, so muß gewährleistet sein, daß die Frequenzanteile des Eingangssignals oberhalb von 1/2 fd (Nyquist-Kriterium) mit Hilfe eines Tiefpaßfilters abgeschnitten werden. Diese Filterfunktion übernimmt dabei der eingangsseitige Teil des AD-Wandlers, so wie oben auch als erfindungsgemäß beschrieben, im Zusammenhang mit der übrigen Schaltung. Je höher die Ordnung dieses Filters ist, desto größer ist die Übertragungssteilheit und um so dichter darf die Grenzfrequenz an 1/2 fd heranreichen, was bei gegebener Abtastfrequenz fd eine höhere Übertragungsbandbreite bedeutet.

Der Integrator der Schaltung aus EP 03 67 522 kann zwar auch die Funktion eines Anti-Aliasing-Filters übernehmen, dieses ist jedoch nur ein Tiefpaßfilter erster Ordnung mit dem Nachteil der geringen Steilheit und der zur Vermeidung des erwähnten Aliasing-Effektes mit einer wesentlich geringeren Grenzfrequenz und mit einer geringeren wirksamen Übertragungsbandbreite versehen ist.

Zur Wirkungsweise des erfindungswesentlich erwähnten zusätzlichen Binär-Teilers läßt sich noch folgendes sagen. Es gibt Anwendungen für AD-Wandler, die eine sehr hohe Auflösung von z. B. 16 bis 22 Bit erforderlich machen. Um diese Werte mit geringem Aufwand unter Umgehung von aufwendigen Digital-Filtern, die bei den bekannten Sigma-Delta-AD-Wandlern üblich sind, zu vermeiden, bietet es sich an, die Meßzeit um ein ganzzahlig Vielfaches der Periodendauer der Dreieckspannung zu erhöhen, jedoch nicht in der Weise, indem man die Anzahl der Impulse pro Dreieckperiode erhöht, sondern indem man einen weiteren Binär-Teiler, wie erfindungsgemäß vorgeschlagen, einfügt, der dafür sorgt, daß pro Meßzyklus mehrere ganze Dreieckperioden Verwendung finden.

In diesem Fall wird das Gesamt-Jittern nicht größer als das Jittern pro einzelner Dreieckperiode, wegen des integrativen Charakters der Schaltung. Dadurch hat man den Nachteil der in Zusammenhang mit der in der EP 03 67 522 beschriebenen Schaltung vermieden.

Des weiteren ergibt sich zudem noch, daß aufgrund der Konstant-Frequenz der Ausgangsspannung des D-Flip-Flops, die sich durch die Teilerschaltung in Verbindung mit dem Kurvenformwandler und dem Komparator ergibt, es möglich ist, die Dauer des Meßintervalls so zu wählen, daß sie ein ganzzahliges Vielfaches der Periodendauer der Ausgangsspannung des D-Flip-Flops ist. Damit ist es möglich, bei gegebener Frequenz des Taktsignals die Dauer des Meßintervalls gegenüber der bekannten Anordnung zu reduzieren.

Die weitere Ausgestaltung ermöglicht gleichzeitig mit der AD-Wandlung eine Radizierung der umzuwandelnden Analogspannung so, daß der Digital-Wert der Quadratwurzel der Analog-Spannung proportional ist.

Führt man die Ausgangsimpulse des D-Flip-Flops einer Mittelwertbildungsschaltung zu, so erhält man zusätzlich eine analoge Spannung, die ebenfalls der Quadratwurzel der umzuwandelnden Analog-Spannung proportional ist.

Des weiteren steht die radizierte Analog-Spannung am Ausgang der Mittelwertbildungsschaltung an.

Die weitere Ausgestaltung erlaubt eine Umschaltung zwischen linearem und radizierendem Übertragungsverhalten. Diese Maßnahme verbessert die Übertragungsgenauigkeit bei kleinen Werten der umzuwandelnden Analog-Spannung.

Die Erfindung wird nachfolgend anhand von in Zeichnungen dargestellten Ausführungsbeispielen näher erläutert. Dabei wird die Funktionsweise der gesamten Schaltung zusammenhängend erklärt. Es zeigt

Fig. 1 das Prinzipschaltbild eines ersten Analog-Digital-Wandlers nach der Erfindung,

Fig. 2 ein vereinfachtes Impulsschema für die Analog-Digital- Wandlung,

Fig. 3 das Prinzipschaltbild eines zweiten Analog-Digital-Wandlers nach der Erfindung und

Fig. 4 das Prinzipschaltbild eines dritten Analog-Digital-Wandlers nach der Erfindung.

Gleiche Bauteile sind in den verschiedenen Figuren jeweils in der gleichen Weise bezeichnet.

Fig. 1 zeigt das Prinzipschaltbild eines ersten Analog-Digital-Wandlers nach der Erfindung, der eine reine Spannung U_E in ein Digital-Signal umwandelt. Die Spannung U_E, die ein negatives Vorzeichen aufweist, ist einem Kondensator 1 über einen Meßwiderstand 2 zugeführt. Der andere Anschluß des Kondensators 1 ist mit Massepotential verbunden. In Abhängigkeit von der Stellung eines Umschalters 3 ist dem Kondensator 1 entweder eine positive Referenzspannung U_ref über einen Widerstand 4 zugeführt oder der Widerstand 4 ist mit Massepotential verbunden.

Der Kondensator 1 integriert die ihm zugeführten Ströme, so daß eine Glättung der an dem Kondensator 1 anstehenden Spannung erfolgt. Die an dem Kondensator 1 anstehende Spannung schwankt um den Null-Punkt. Sie ist klein im Verhältnis zu den Spannungen U_E und U_ref. Der Verbindungspunkt des Kondensators 1 und des Widerstandes 2 ist über einen weiteren Widerstand 5 mit dem invertierenden Eingang eines Operationsverstärkers 6 verbunden. Der nichtinvertierende Eingang des Operationsverstärkers 6 liegt auf Massepotential. Ein zwischen dem Ausgang des Operationsverstärkers 6 und seinem invertierenden Eingang geschalteter Kondensator 7 bildet zusammen mit dem Widerstand 5 und dem Operationsverstärker 6 ein Integrierglied.

Rein schaltungstechnisch ergibt sich, daß die Eingangsspannung U_E dem Operationsverstärker 6 über zwei in Kette geschaltete RC-Glieder, bestehend aus Widerstand 2 und Kondensator 1 sowie Widerstand 5 und Kondensator 7, zugeführt ist. Die Referenzspannung U_ref ist dabei ebenfalls wirksam über zwei in Kette geschaltete RC-Glieder dem Operationsverstärker 6 zugeführt. Diese auf die Referenzspannung wirksamen RC-Glieder bestehen aus dem Widerstand 4 und dem Kondensator 1 sowie dem Widerstand 5 und dem Kondensator 7. Das heißt, das RC-Glied, bestehend aus Widerstand 5 und Kondensator 7, ist sowohl für die analoge Eingangsspannung als auch für die Referenzspannung das zweite RC-Glied. Rein schaltungstechnisch ergibt sich in Fig. 1, daß sich der referenzspannungsseitige Pfad und der eingangsspannungsseitige Pfad eine Kapazität teilen, nämlich die des Kondensators 1. Dies ergibt sich jedoch in einfacher Weise daraus, daß sich zwei parallel zu schaltende Kapazitäten auch in einer gemeinsamen Kapazität zusammenfassen lassen. Hierbei ist jedoch zu beachten, daß jeder der Tiefpässe, die den gemeinsamen Kondensator benutzen, auch jeweils die volle Kapazität des Kondensators benutzen.

Der Operationsverstärker 6 bildet zusammen mit den Widerständen 2, 4 und 5 sowie den Kondensatoren 1 und 7 ein im folgenden als I-T₁-Glied bezeichnetes Integrierglied mit Verzögerung erster Ordnung, das mit dem Bezugszeichen 8 versehen ist. Die Ausgangsspannung des Operationsverstärker 6 ist mit U_B bezeichnet. Sie setzt sich aus einem Gleichspannungsanteil und aus einem diesem überlagerten sehr geringen Wechselspannungsanteil zusammen. Die Grundwelle des Wechselspannungsanteils der Spannung U_B ist gegenüber der Grundwelle der an dem Kondensator 1 anstehenden Spannung um 90 Grad verschoben. Die Spannung U_B ist dem nichtinvertierenden Eingang eines Komparators 9 zugeführt. Die Ausgangsspannung des Komparators 9 ist mit U_K bezeichnet. Sie ist dem D-Eingang eines D-Flip-Flops 10 zugeführt. Der Q-Ausgang des D-Flip-Flops 10 steuert den Umschalter 3. Dabei ist die Zuordnung zwischen der mit U_Q bezeichneten Ausgangsspannung des D-Flip-Flops 10 und der Stellung des Schalters 3 so gewählt, daß die dem Kondensator 1 zugeführten und von ihm angeführten Ladungsmengen sich kompensieren.

Die Ausgangsspannung U_Q des D-Flip-Flops 10 ist außerdem dem einen Eingang eines UND-Gatters 11 zugeführt. Dem Takteingang des D-Flip-Flops 10 und dem anderen Eingang des UND-Gatters 11 ist das Ausgangssignal eines Taktsignalgebers 12 zugeführt. Der Ausgang des UND-Gatters 11 ist mit einer Zählerschaltung 13 verbunden. Die Zählerschaltung 13 besteht aus einem Zähler 14 und einer diesem nachgeschalteten Schaltung 15 zur Auswertung des Ergebnisses des Zählers 14. Der Spannungsverlauf des Ausgangssignals des Taktsignalgebers 12 ist mit U_c zeichnet, die Frequenz des Ausgangssignals des Taktsignalgebers 12 ist mit f_c bezeichnet. Ein erster Binär-Teiler 16 teilt die Frequenz f_c des Taktsignals durch den Faktor N₁. Die Frequenz des Ausgangssignals des Binär-Teilers 16 ist mit f_s und sein Spannungsverlauf ist mit U_s bezeichnet. Für die Frequenzen f_s und f_c gilt der Zusammenhang f_s = f_c : N₁. Das Ausgangssignal des Binär-Teilers 16 ist einem Kurvenformwandler 17 zugeführt, an dessen Ausgang eine dreieckförmige Spannung U_D mit der Frequenz f_d = f_s ansteht. Die Ausgangsspannung des Kurvenformwandlers 17 ist dem invertierenden Eingang des Komparators 9 zugeführt. Das Ausgangssignal des Binär-Teilers 16 ist dem Eingang eines weiteren Binär-Teilers 18 zugeführt. Der Spannungsverlauf des Ausgangssignals des Binär-Teilers 18 ist mit U_T bezeichnet. Die Periodendauern der Signale U_c und U_s sind mit T_c und T_s bezeichnet. Sie sind die Kehrwerte der entsprechenden Frequenzen f_c bzw. f_s. Für die Periodendauer T_s gilt T_s = N₁·T_c. Die Dauer T_M eines Meßintervalls ergibt sich aus der Periodendauer T_s multipliziert mit dem Faktor N₂ des Binär-Teilers 18 zu T_M = N₂·T_s.

An jedes Meßintervall schließt sich ein Pausenintervall an, dessen Dauer T_p ein Vielfaches der Periodendauer T_s des Signals U_s ist. Die Dauer des kleinsten Pausenintervalls beträgt T_p=T_s. Zur Erzeugung des Pausenintervalls enthält der Binär-Teiler 18 eine RESET-Schaltung, die nach einer vorgebbaren Anzahl von zugeführten Impulsen den Binär-Teiler 18 zurücksetzt und damit ein neues Meßintervall mit der Dauer T_M einleitet. Wegen der hohen Schaltfrequenz ist es vorteilhaft, den Umschalter 3 als Halbleiterschalter auszubilden. Wenn das D-Flip-Flop 10 in C-MOS-Technologie ausgebildet ist und der Widerstand 4 hochohmig dimensioniert ist, kann auf den Umschalter 3 verzichtet werden. In diesem Fall kann der Widerstand 4 unmittelbar mit dem Ausgang Q des Flip-Flops 10 verbunden werden. Die Wirkungsweise dieses in Fig. 1 dargestellten Analog-Digital-Wandlers ist im folgenden anhand der Fig. 2 erläutert. Es wird der Fall betrachtet, daß sich bei konstanter Eingangsspannung U_E mit negativer Polarität der eingeschwungene Zustand eingestellt hat.

Die Fig. 2 zeigt ein vereinfachtes Impulsschema für die Analog-Digital-Wandlung nach der Erfindung. Um die Wirkungsweise besser zu verdeutlichen, ist der Fig. 2 der Faktor des Binär-Teilers 16 zu N₁= 8 gewählt worden und der Faktor des Binär-Teilers 18 ist zu N₂= 4 gewählt worden.

Die mit U_c und U_s bezeichneten Spannungsverläufe der Signale mit den Frequenzen f_c bzw. f_s ergeben sich durch die oben beschriebene Frequenzteilung. Der mit U_D bezeichnete Spannungsverlauf mit der Frequenz f_D ergibt sich aufgrund der oben bereits beschriebenen Wandlung der Kurvenform durch den Kurvenformwandler 17. Die Ausgangsspannung des Operationsverstärkers 6 ist wegen der weiteren Glättung der an dem Kondensator 1 anschließenden Spannung durch das Integrierglied 5 bis 7 praktisch eine Gleichspannung, die sich im eingeschwungenen Zustand nur in geringem Maße ändert.

Der mit U_T bezeichnete Spannungsverlauf setzt sich, wie bereits oben beschrieben, jeweils aus einem Meßintervall mit der Dauer T_M und einem darauf folgenden Pausenintervall mit der Dauer T_p zusammen.

Die Flanken der Spannung U_T fallen wegen des Binär-Teilers 18 mit Flanken der Spannung U_s zusammen. Die Dauer T_M des Meßintervalls ist in Fig. 2 zu T_M = N₂·T_s= 4·T_s gewählt.

Die Dauer T_p des Pausenintervalls ist zu T_p =T_s gewählt. Das im folgenden betrachtete Meßintervall T_M beginnt im Zeitpunkt T₀ mit der positiven Flanke eines Ausgangsimpulses des Taktsignalgebers 12. Vor dem Zeitpunkt t₀ ist der Zähler auf den Wert Null zurückgesetzt worden. Die Ausgangsspannung des Komparators 9 ist Null, da die Spannung U_D größer als die Spannung U_B ist.

Die Ausgangsspannung U_Q des D-Flip-Flops 10 ist ebenfalls Null und der Umschalter 3 befindet sich in der in der Fig. 1 dargestellten unteren Stellung.

Der Widerstand 4 ist über dem Umschalter 3 mit Massepotential verbunden. Von dem Kondensator 1 wird Ladung abgeführt. Der von dem Ladungswechsel am Kondensator 1 verursachte Wechselspannungsanteil der Ausgangsspannung U_B des Operationsverstärkers 6, der dem Gleichspannungsanteil überlagert ist, ist so klein, daß er in der Fig. 2 kaum zu erkennen ist. Die Ausgangsspannung U_s des Binär-Teilers 16 weist im Zeitpunkt T₀ eine negative Flanke auf.

Die Spannung U_D, das heißt die Ausgangsspannung des Kurvenformwandlers 17, die im Zeitpunkt T₀ größer als die Spannung U_B ist, verringert sich, bis sie im Zeitpunkt t₁ der Spannung U_B gleich ist. Damit springt die Ausgangsspannung U_k des Komparators 9 von Null auf einen positiven Wert. Die darauf folgende positive Flanke der Ausgangsspannung des Taktsignalgebers 12 (Spannungsverlauf U_c) schaltet im Zeitpunkt t₂ das D-Flip-Flop 10 um. Seine Ausgangsspannung U_a springt von Null auf einen positiven Wert und der Umschalter 3 wird von der unteren Stellung in die obere Stellung umgeschaltet. In dieser Stellung des Umschalters 3 ist dem Kondensator 1 über den Widerstand 4 die positive Spannung U_ref zugeführt.

Dem Kondensator 1 wird Ladung zugeführt. Solange die Spannung U₀ positiv ist, schaltet das UND-Gatter 11 die Ausgangsimpulse des Taktsignalgebers 12 auf den Eingang des Zählers 14 weiter. Im Zeitpunkt t₃ springt die Spannung U_s von Null auf einen positiven Wert und die Spannung U_D steigt an.

Im Zeitpunkt t₄ erreicht die Spannung U_D die Spannung U_B. Die Spannung U_k springt von ihrem positiven Wert auf Null. Ein Umschalten des D-Flip-Flops 10 erfolgt aber erst im Zeitpunkt t₅ mit der nächsten positiven Flanke der Ausgangsspannung des Signalgebers 12.

Zwischen den Zeitpunkten t₂ und t₅ schaltet das UND-Gatter 11 die Impulse des Taktsignalgebers 12 auf den Zähler 14. In dem gewählten Beispiel handelt es sich um drei Impulse. Im Zeitpunkt t₆, acht Impulse des Taktsignalgebers 12 nach dem Zeitpunkt T₀, verringert sich die Spannung U_D wieder.

Im nächsten Zeitpunkt t₇ ist sie gleich der Spannung U_B. Mit der nächsten positiven Flanke der Ausgangsspannung des Taktsignalgebers 12, d. h. im Zeitpunkt t₈ schaltet der Ausgang des D-Flip-Flops 10 wie im Zeitpunkt t₂ um.

Im Zeitpunkt t₉ springt die Spannung U_s wie im Zeitpunkt t₃ von Null auf ihren positiven Wert und die Spannung U_D steigt wieder an. Im Zeitpunkt 10 erreicht die Spannung U_D die Spannung U_B.

Die Spannung U_k springt von ihrem positiven Wert auf Null. Ein Umschalten des D-Flip-Flops 10 erfolgt mit der nächsten positiven Flanke der Ausgangsspannung des Taktsignalgebers 12 im Zeitpunkt t₁₁.

Das UND-Gatter 11 schaltet zwischen den Zeitpunkten t₈ und t₁₁ die Impulse des Taktgebers 12 auf den Zähler 14. In dem gewählten Beispiel werden zwischen den Zeitpunkten t₈ und t₁₁ nur zwei Impulse dem Zähler zugeführt. Diese Impulse werden zu dem Zählerstand im Zeitpunkt t₅ addiert. Zwischen den Zeitpunkten t₅ und t₈ ist die Ausgangsspannung des D-Flip-Flops 10 gleich Null.

In diesem Zeitpunkt werden dem Zähler 14 keine Impulse zugeführt. Im Zeitpunkt T₁₂, 16 Impulse des Taktsignalgebers 12 nach dem Zeitpunkt t₀, springt die Spannung U_s von ihrem positiven Wert auf Null, und die Spannung U_D verringert sich wieder.

Zwischen den Zeitpunkten t₁₂, t₁₈ sowie zwischen den Zeitpunkten t₁₈ und t₂₄ wiederholen sich die gleichen Vorgänge wie zwischen den Zeitpunkten t₀ und t₆ bzw. zwischen den Zeitpunkten t₆ und t₁₂.

Dabei kann die Anzahl der Impulse, die dem Zähler 14 zwischen den Zeitpunkten t₀ und t₆, t₈ und t₁₂, t₁₂ und t₁₈ sowie t₁₈ und t₂₄ zugeführt ist, im eingeschwungenen Zustand um maximal einen Impuls schwanken, da innerhalb eines Zeitraums t_s eine Ladungsbalance in der Regel nicht hergestellt werden kann. So muß z. B. dem Zähler 14 zwischen den Zeitpunkten t₁₂ und t₁₈ nicht zwangsläufig dieselbe Anzahl von Impulsen zugeführt werden, wie zwischen den Zeitpunkten t₀ und t₆. Wesentlich ist nur die Summe der Impulse, die dem Zähler 14 während eines Meßintervalls T_M zugeführt wird.

Im Zeitpunkt t₂₄ ist das Meßintervall T_M beendet. Zwischen den Zeitpunkten t₀ und t₂₄ hat der Taktsignalgeber 12 in dem angenommenen Beispiel N₁·N₂= 32 Impulse abgegeben. Von diesen 32 Impulsen sind 10 Impulse dem Zähler 14 als Maß für die Höhe der Eingangsspannung U_E zugeführt worden. Am Ende des Meßintervalls T_M übernimmt die Schaltung 15 zur Auswertung des Ergebnisses des Zählers 14 dessen Inhalt und berechnet aus dem Zählerstand Z_E am Ende des Meßintervalls T_M unter Berücksichtigung der gewählten Parameter die Höhe der Eingangsspannung U_E oder im Falle eines Meßumformers eine der Eingangsspannungen U_E zugeordnete physikalische Größe.

Für den Zählerstand Z_E am Ende des Meßintervalls T_M gilt:

wobei mit R₂ und R₄ die Widerstandswerte der Widerstände 2 bzw. 4 bezeichnet sind.

Der Zählerstand Z_E oder das Ergebnis der von der Schaltung 15 durchgeführten Rechnung kann entweder direkt angezeigt oder zu datenverarbeitenden Geräten weitergeleitet werden. Nach der Übergabe des Zählerstandes Z_E an die Schaltung 15 werden die Zähler 14 und der Binär-Teiler 18 in an sich bekannter Weise auf Null zurückgesetzt. Nachdem der Zähler 14 und der Binär-Teiler 18 zurückgesetzt worden sind, beginnt im Zeitpunkt t₃₀ ein neues Meßintervall.

In der Praxis werden für die Faktoren N₁ und N₂ wesentlich höhere Werte als in dem anhand der Fig. 2 erläuterten Beispiel verwendet. Für die Impulse des Taktsignalgebers sind Frequenzen im Megahertzbereich möglich. Die Dauer eines Meßintervalls kann damit bei sehr hoher Auflösung wesentlich kleiner als 100 ms gewählt werden.

Die Fig. 3 zeigt das Prinzipschaltbild eines zweiten Analog-Digital-Wandlers nach der Erfindung. Diese Ausführung erlaubt auf einfache Weise gleichzeitig mit der Digitalisierung der analogen Eingangsspannung eine Radizierung. Der Einsatz eines derartigen Wandlers ist insbesondere im Zusammenhang mit der Durchflußmessung von Bedeutung, da auf diese Weise ein zusätzliches Radizierglied eingespart werden kann. Das in der Fig. 3 dargestellte Prinzipschaltbild stimmt in den wesentlichen Teilen mit dem in der Fig. 1 dargestellten Prinzipschaltbild überein.

Der besseren Übersichtlichkeit wegen wird auch hier von einer negativen Eingangsspannung U_E ausgegangen. Zusätzlich zu dem in der Fig. 1 dargestellten Prinzipschaltbild ist in der Fig. 3 zwischen dem Umschalter 3 und dem Widerstand 4 eine Mittelwertbildungsschaltung 19 und ein zweiter Umschalter 20 angeordnet. Die Mittelwertbildungsschaltung 19 besteht aus einem Widerstand 21 und einem Kondensator 22, die ein RC-Glied bilden. Der Verbindungspunkt zwischen dem Widerstand 21 und dem Kondensator 22 ist mit dem nicht invertierenden Eingang eines Operationsverstärkers 23 verbunden. Der Ausgang des Operationsverstärkers 23, der gleichzeitig der Ausgang der Mittelwertbildungsschaltung 19 ist, ist mit seinem invertierenden Eingang verbunden. Der zweite Umschalter 20 ist - ebenso wie der erste Umschalter 3 - von dem Ausgangssignal des D-Flip-Flops 10 gesteuert. Der zweite Umschalter 20 verbindet den Widerstand 4 abwechselnd mit dem Ausgang des Operationsverstärkers 23 und mit Massepotential.

Die Ausgangsspannung der Mittelwertbildungsschaltung 19 ist mit U_A bezeichnet. Sie ist dem Einschaltverhältnis des Ausgangssignals des D-Flip-Flops 10 und damit der Quadratwurzel aus dem Betrag der dem Analog-Digital-Wandler zugeführten Spannung U_E proportional.

Die Spannung U_A ist über den Umschalter 20 wiederum entsprechend dem Einschaltverhältnis des Ausgangssignals des D-Flip-Flops 10 über den Widerstand 4 dem Kondensator 1 zugeführt.

Der von der Spannung U_E erzeugte Strom wird durch einen Strom kompensiert, der dem Quadrat des Einschaltverhältnisses des Ausgangssignales des D-Flip-Flops 10 proportional ist. Damit ist das Einschaltverhältnis des Ausgangssignals des D-Flip-Flops 10 proportional der Quadratwurzel aus dem Betrag der Spannung U_E.

Der anhand der Fig. 3 beschriebene Analog-Digital-Wandler radiziert die Spannung U_E bei der Digitalisierung. Zusätzlich zu dem Digital-Wert des Zählers 14 steht am Ausgang der Mittelwertbildungsschaltung 19 eine analoge Spannung U_A an, die der Quadratwurzel aus dem Betrag der Spannung U_E proportional ist. Sowohl der Analog-Wert als auch der Digital-Wert der radizierten Spannung U_E können unabhängig voneinander in weiteren, hier nicht dargestellten Schaltungsanordnungen weiterverarbeitet werden.

Bei der Radizierung einer Spannung, die Werte zwischen Null und einem maximalen Wert (entsprechend 100% der Meßgröße) annehmen kann, ist das Ergebnis der Radizierung für kleine Werte, z. B. zwischen Null und 5% mit einem großen Fehler behaftet. Aus diesem Grund werden üblicherweise Maßnahmen zur Verringerung dieses Fehlers ergriffen. Eine dieser Maßnahmen besteht darin, das Ausgangssignal der Radiziereinrichtung für kleine Werte der Eingangsspannung auf Null zu setzen. Derartige Einrichtungen werden als "Null-Rücker" bezeichnet. Eine andere Möglichkeit zur Verringerung des beschriebenen Fehlers besteht darin, für kleine Werte der Eingangsspannung, z. B. zwischen Null und 5% der maximalen Eingangsspannung, ein lineares Übertragungsverhalten vorzusehen, so daß nur bei darüberliegenden Werten der Eingangsspannung das radizierende Übertragungsverhalten wirksam ist.

In der Fig. 4 ist das Prinzipschaltbild eines Analog-Digital-Wandlers dargestellt, der von der zweiten Möglichkeit zur Fehlerverringerung Gebrauch macht. Die Fig. 4 entspricht im wesentlichen der Fig. 3. Zwischen dem Ausgang der Mittelwertbildungsschaltung 19 und dem Umschalter 20 ist ein weiterer Umschalter 24 angeordnet. Befindet sich der Umschalter 24 in der ausgezogen dargestellten unteren Stellung, hat der Analog-Digital-Wandler - wie der in Fig. 3 dargestellte Analog-Digital-Wander - radizierendes Übertragungsverhalten. Befindet sich der Umschalter 24 in der gestrichelt dargestellten oberen Stellung, ist dem Widerstand 4 über den Umschalter 20 eine zusätzliche Referenzspannung U_ref0 zugeführt. In dieser Stellung des Umschalters 24 hat der Analog-Digital-Wandler - wie in der Fig. 1 dargestellt - ein lineares Übertragungsverhalten. Dabei ist die Verstärkung jedoch wesentlich höher als bei dem in der Fig. 1 dargestellten Analog-Digital-Wandler. Die Steuerung des Umschalters 24 erfolgt in Abhängigkeit von dem Ausgangssignal einer Steuerschaltung 25. Dem Eingang der Steuerschaltung 25 ist die Ausgangsspannung U_A zugeführt.

Ist die Ausgangsspannung U_A kleiner als ein vorgebbarer Wert, der beispielsweise bei 20% der maximalen Ausgangsspannung U_A (entsprechend 4% der maximalen Eingangsspannung U_E) liegt, so schaltet die Steuerschaltung 25 den Umschalter 24 in die obere Stellung.

Ist in dem gewählten Beispiel die Ausgangsspannung U_A größer als 20% der maximalen Ausgangsspannung U_A′ so schaltet die Steuerschaltung 25 den Umschalter 24 in die untere Stellung. Die konstante Spannung U_ref0 ist dabei so gewählt, daß sich für einen bestimmten Wert der Eingangsspannung U_E sowohl bei linearem als auch radizierendem Übertragungsverhalten derselbe Wert der Ausgangsspannung U_A, der in dem obigen Beispiel mit 20% angenommen worden ist, einstellt.

Weiterhin ist es möglich, durch Aufschaltung einer Korrekturspannung und durch Einsatz von meßbereichsändernden Widerständen zusätzlich eine Verschiebung der Meßbereichsgrenzen vorzusehen, die es erlaubt, den Übertragungsbereich von Null bis 100% auf z. B. -10 bis 110% zu erweitern.

Es ist auch möglich, den in der Fig. 4 dargestellten Analog-Digital-Wandler so auszugestalten, daß er wahlweise radizierendes Übertragungsverhalten (sofern gewünscht mit linearem Übertragungsverhalten im Bereich des Null-Punktes) oder rein lineares Übertragungsverhalten aufweist.

Hierzu ist zwischen dem Umschalter 20 und dem Umschalter 24 ein zusätzlicher Umschalter einzufügen. Dieser Umschalter verbindet in der Stellung für radizierendes Übertragungsverhalten den Umschalter 20 mit dem Umschalter 24, so daß die Schaltungsanordnung wie die in der Fig. 4 dargestellte Schaltungsanordnung arbeitet.

In der Stellung für rein lineares Übertragungsverhalten verbindet der zusätzliche Umschalter den Schalter 20 mit einer weiteren Referenzspannung, deren Höhe so zu bemessen ist, daß die Schaltungsanordnung wie die in der Fig. 1 dargestellte Schaltungsanordnung arbeitet.

Claims (9)

1. Analog-Digital-Wandler nach dem Prinzip der Ladungsbalance mit einem I-T₁-Glied mit mindestens zwei Eingängen, dessen erstem Eingang die Analog-Spannung zugeführt ist, einem Flip-Flop, dessen D-Eingang mit dem Ausgang des I-T₁-Gliedes verbunden ist und dessen Takteingang ein erstes Taktsignal zugeführt ist und einer Zählerschaltung, die während eines Meßintervalls von dem Flip-Flop freigegebene Impulse des Taktsignales zählt, dadurch gekennzeichnet, daß die am Eingang des I-T₁-Gliedes anliegende Analogspannung (U_E) über zwei in Kette geschaltete Tiefpaßfilter verarbeitbar ist und daß das Referenzsignal (U_ref) ebenfalls über zwei Tiefpaßfilter einspeisbar ist, wobei die Ausgänge des ersten Tiefpaßfilters (1, 2) der Eingangsspannung (U_E) und des ersten Tiefpaßfilters (4, 1) der Referenzspannung (U_ref) zusammengeschaltet sind.

2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Tiefpässe als RC-Glieder ausgebildet sind und daß die Kapazität des ersten Tiefpaßfilters und die referenzsignalseitige Kapazität durch einen gemeinsamen Kondensator (1) dargestellt sind.

3. Analog-Digital-Wandler nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß eine erste Teilerschaltung (16) aus dem ersten Taktsignal (U_c) ein zweites Taktsignal (U_s) bildet, dessen Periodendauer (t_s) ein ganzzahliges Vielfaches der Periodendauer (t_c) des ersten Taktsignals (U_c) ist.

4. Analog-Digital-Wandler nach Anspruch 3, dadurch gekennzeichnet, daß das zweite Taktsignal, einem Kurvenformwandler (17) zugeführt ist, an dessen Ausgang eine dreieckförmige Spannung (U_D) ansteht, deren Frequenz (f_d) gleich derjenigen des zweiten Taktsignales (U_s) ist und daß der Ausgang des Kurvenformwandlers (17) mit dem anderen Eingang des Komparators (9) verbunden ist.

5. Analog-Digital-Wandler nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß zwischen die Zählerschaltung (14) und den Ausgang des Flip-Flops (10) ein UND-Gatter (11) geschaltet ist, dessen einer Eingang mit dem Ausgang des Flip-Flops (10) verbunden ist und dessen anderem Eingang das erste Taktsignal (U_c) zugeführt ist und daß die Dauer (T_M) eines Meßintervalls ein ganzzahliges Vielfaches der Periodendauer (T_s) des zweiten Taktsignales (U_s) ist.

6. Analog-Digital-Wandler nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen einer Umschalteinrichtung (3) und dem zweiten Eingang des I-T₁-Gliedes (8) eine Mittelwertbildungsschaltung (19) und eine zweite Umschalteinrichtung (20) geschaltet ist, die von dem Ausgangssignal des Flip-Flops (10) gesteuert ist und daß die zweite Umschalteinrichtung (20) den zweiten Eingang des I-T₁-Gliedes (8) abwechselnd mit dem Ausgang der Mittelwertbildungsschaltung (18) und mit einer konstanten Spannung verbindet.

7. Analog-Digital-Wandler nach Anspruch 6, dadurch gekennzeichnet, daß der Ausgang der Mittelwertbildungsschaltung (19) als Analogausgang für die radizierte Analogspannung (U_A) dient.

8. Analog-Digital-Wandler nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß zwischen dem Ausgang der Mittelwertbildungsschaltung (19) und die zweite Umschalteinrichtung (20) eine dritte Umschalteinrichtung (24) geschaltet ist, die die zweite Umschalteinrichtung (20) in der einen Stellung mit dem Ausgang der Mittelwertbildungsschaltung (19) und in der anderen Stellung mit einer weiteren konstanten Spannung (U_ref0) verbindet und daß eine Steuerschaltung (25) vorgesehen ist, die die dritte Umschalteinrichtung (24) in Abhängigkeit von der Höhe der radizierten Analog-Spannung (U_A) derart umschaltet, daß der Analog-Digital-Wandler unterhalb eines vorgebbaren Schwellenwertes lineares Übertragungsverhalten und oberhalb des vorgebbaren Schwellenwertes radizierendes Übertragungsverhalten aufweist.

9. Analog-Digital-Wandler nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Digitalteil des Analog-Digital-Wandlers zwei Binär-Teiler (16, 18) mit unterschiedlichem Teilungsfaktor zur Ansteuerung des invertierenden Einganges des Komparators (9) über den Kurvenformwandler (17) vorgesehen sind, derart, daß der Zähltakt langsamer als der Komparator-Takt läuft.