DE4200285C2 - Microcomputer-Speicherzugriffverfahren - Google Patents

Description

Die Erfindung betrifft ein Mikrocomputer-Speicherzugriffsver­ fahren gemäß dem Oberbegriff des Patentanspruchs 1.

Derartige Speicherzugriffsverfahren sind beispielsweise be­ kannt aus den Literaturstellen "Multiple Directories for a second level of storage" von J. H. Pomerene et al., IBM Technical Disclosure Bulletin, Bd. 26, Nr. 8, Januar 1984, S. 4263, und "On-chip cache memory gives µPs a big-system look" von A. J. Weissberger, Electronic Design, 13. Oktober 1983, S. 133-139.

Zudem offenbart die US-3 964 027 ein Verfahren für den Zu­ griff auf einen langsamen und einen schnellen Speicher durch eine Zentraleinheit eines Mikrocomputers. Anhand einer von der Zentraleinheit abgegebenen Adresse wird ermittelt, ob der abzurufende Speicher ein schneller oder langsamer Speicher ist. Der Befehlscode wird entweder direkt aus dem schnellen Speicher oder verzögert aus dem langsamen Speicher abgerufen. Allerdings wird zum Abruf und zur Aufnahme eines Befehlscodes durch die Zentraleinheit anstelle eines Befehlswarteschlan­ genpuffers ein einfacher Befehlspuffer in Form eines Regi­ sters verwendet.

Fig. 6 ist ein Blockschaltbild, das den Aufbau eines her­ kömmlichen Mikrocomputers zeigt, auf den sich dieses Verfah­ ren bezieht. Fig. 6 zeigt eine Zentraleinheit (CPU) 1, einen Befehlswarteschlangenpuffer 2 für eine vorausgehende Aufnahme eines Befehls und dessen vorübergehende Speicherung sowie einen internen Speicher 3 in Form eines Festspeichers (ROM) oder eines Schreib/Lesespeichers (RAM). Die Zentraleinheit 1, der Befehlswarteschlangenpuffer 2 und der interne Speicher 3 sind miteinander über einen internen Bus 4 zu einem Einzel­ baustein-Mikrocomputer 5 verbunden. Außerhalb des Mikrocompu­ ters 5 ist ein externer Speicher 6 angeschlossen, der mit dem internen Bus 4 des Mikrocomputers 5 über einen externen Bus 7 verbunden ist. Im allgemeinen wird der in den Mikrocomputer 5 eingebaute interne Speicher 3 häufig abgerufen. Da die Kapa­ zität des Speichers 3 begrenzt ist, wird ein kostspieliger schneller Speicher bzw. ein Speicher für schnellen Zugriff verwendet. Der externe Speicher 6 ist über den externen Bus 7 mit dem Mikrocomputer 5 verbunden. Da der Speicher 6 eine große Kapazität haben soll, wird ein preisgünstiger langsamer Speicher verwendet.

Nachstehend werden die Funktionen beschrieben: die Zentral­ einheit 1 führt einen Befehl durch Abruf eines Befehlscode­ signals aus dem Puffer 2 aus. Falls dabei der angeforderte Befehlscode nicht in dem Puffer 2 gespei­ chert ist, übergeht die Zentraleinheit 1 den Puffer 2, um un­ abhängig von dem Zugriff auf den internen Speicher 3 oder den externen Speicher 6 für die Ausführung des Befehls den Be­ fehlscode direkt aus dem internen Speicher 3 oder dem exter­ nen Speicher 6 abzurufen, wie es durch eine gestrichelte Linie dargestellt ist. Auf diese Weise kann der Speicherzu­ griff beschleunigt werden.

Fig. 7 ist ein Blockschaltbild, das die das Speicherzu­ griffsverfahren betreffende Gestaltung eines anderen Mikro­ computers nach dem Stand der Technik zeigt. Fig. 7 zeigt eine Zentraleinheit (CPU) 1, einen Befehlswarteschlangen­ puffer 2 und interne Speicher 3a und 3b. Der Speicher 3a ist ein schneller Speicher bzw. ein Speicher mit schnellem Spei­ cherzugriff wie ein dynamischer oder statischer Schreib/Lese­ speicher (DRAM oder SRAM), während der Speicher 3b ein lang­ samer Speicher wie beispielsweise ein löschbarer programmier­ barer Festspeicher (EPROM) ist. Die Zentraleinheit 1, der Puffer 2 und die Speicher 3a und 3b sind miteinander über einen internen Bus 4 verbunden und bilden einen Einchip-Mi­ krocomputer 5. Der den langsamen Speicher 3b bildende EPROM ist zwar wegen seines Aufbaus langsam, wird aber für Mikro­ computer häufig als umladbarer nichtflüchtiger Speicher ver­ wendet.

Im folgenden wird die Funktion dieses herkömmlichen Mikro­ computers beschrieben: die Zentraleinheit 1 führt einen Be­ fehl durch Aufnahme eines Befehlscodes aus dem Befehlswarte­ schlangenpuffer 2 aus. Falls dabei der angeforderte Befehls­ code nicht in dem Puffer 2 gespeichert ist, übergeht die Zen­ traleinheit 1 den Puffer 2, um für die Ausführung des Befehls unabhängig von dem Zugriff auf den schnellen Speicher 3a oder den langsamen Speicher 3b den Befehlscode direkt aus dem schnellen Speicher 3a oder dem langsamen Speicher 3b aufzunehmen, wie es durch eine gestri­ chelte Linie dargestellt ist. Auf diese Weise kann der Spei­ cherzugriff beschleunigt werden.

Bei dem Speicherzugriff in einem herkömmlichen Mikrocomputer wird dann, wenn in dem Befehlswarteschlangenpuffer der ange­ forderte Befehlscode nicht gespeichert ist, von der Zentral­ einheit der Befehlswarteschlangenpuffer übergangen, um unab­ hängig von dem schnellen internen Speicher oder dem langsamen externen Speicher nach Fig. 6 bzw. unabhängig von dem schnellen internen Speicher und dem langsamen externen Spei­ cher nach Fig. 7 einen Befehlscode direkt aus dem internen oder externen Speicher bzw. dem schnellen oder langsamen Speicher abzurufen. Daher kann wegen der strikten Zeitsteue­ rung bei dem Abruf des Befehlscodes aus dem langsamen exter­ nen Speicher oder dem langsamen internen Speicher wie dem EPROM der Befehlscode nicht aufgenommen werden oder ein Feh­ ler auftreten. Die Geschwindigkeit des Speichers ist von den dem verwendeten Speicherelement eigentümlichen Zugriffseigen­ schaften abhängig. Sie ist jedoch letztlich in Bezug auf die Geschwindigkeit der Zentraleinheit festgelegt. Daher kann heutzutage dieses Problem leicht auftreten, weil entsprechend der erhöhten Arbeitstaktfrequenz die Arbeitsgeschwindigkeit der Zentraleinheit stark erhöht ist.

Der Erfindung liegt daher die Aufgabe zugrunde, das eingangs beschriebene Mikrocomputer-Speicherzugriffsverfahren derart weiterzubilden, daß eine verbesserte Zuverlässigkeit ohne Verminderung der Zugriffsleistung für schnelle Speicher und ein zuverlässiger Abruf von Befehlscodes aus langsamen Spei­ chern ermöglicht wird, falls ein erforderlicher Befehlscode nicht in einem Befehlswarteschlangenpuffer gespeichert ist.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeich­ nenden Teil des Patentanspruchs 1 angegebenen Merkmale ge­ löst.

Dabei wird dann, wenn der angeforderte Befehlscode nicht in dem Puffer gespeichert ist, von der Zentraleinheit aus der von ihr abgegebenen Adresse ermittelt, ob der abzurufende Speicher ein schneller Speicher oder ein langsamer Speicher ist, und bei einem schnellen Speicher der Puffer übergangen, um den Befehlscode direkt aus dem Speicher aufzunehmen, bzw. bei einem langsamen Speicher die Aufnahme des Befehlscodes in den Puffer abgewartet, ohne den Puffer zu übergehen.

Dieses Speicherzugriffsverfahren ermöglicht es, auf geson­ derte Weise einen in den Mikrocomputer als schnellen Speicher eingebauten internen Speicher und einen außen an den Mikro­ computer als langsamen Speicher angeschlossenen externen Speicher sowie auch einen in den Mikrocomputer als schnellen Speicher in Form eines dynamischen oder statischen Schreib/ Lesespeichers eingebauten internen Speicher und einen als langsamen Speicher in Form eines löschbaren programmierbaren Festspeichers oder dergleichen eingebauten internen Speicher einzusetzen. Falls der Befehlscode nicht in dem Befehlswarte­ schlangenpuffer vorhanden ist, wird von der Zentraleinheit der Puffer umgangen, wenn der interne Speicher abgerufen wird, jedoch nicht dann, wenn der ex­ terne Speicher abgerufen wird. Daher kann insbesondere bei dem Zugriff auf den externen Speicher die Zugriffszeit ge­ sichert werden und der Befehlscode zuverlässig aufgenommen werden.

Hinsichtlich des internen Speichers ist es möglich, entspre­ chend den Speicherzugriffseigenschaften zu wählen, ob der Be­ fehlswarteschlangenpuffer zu umgehen ist oder nicht. Daher wird für den langsamen Speicher die Zugriffszeit gesichert, und es kann der Befehlscode auf zuverlässige Weise aufge­ nommen werden.

In den Unteransprüchen 2 bis 4 sind vorteilhafte Ausgestal­ tungen der Erfindung gekennzeichnet.

Die Erfindung wird nachstehend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnung näher erläutert.

Fig. 1 ist ein vereinfachtes Blockschaltbild, das den grund­ legenden Aufbau eines Befehlswarteschlangenpuffers zur Aus­ führung des Speicherzugriffsverfahrens zeigt.

Fig. 2 ist eine Darstellung von Verbindungen zwischen einer Zentraleinheit und dem Puffer nach Fig. 1.

Fig. 3 ist ein Ablaufdiagramm, das das Speicherzugriffsver­ fahren veranschaulicht.

Fig. 4 ist eine Darstellung der Funktion des Verfahrens ge­ mäß einem Ausführungsbeispiel.

Fig. 5 ist eine Darstellung der Funktion des Verfahrens ge­ mäß einem weiteren Ausführungsbeispiel.

Fig. 6 ist ein Blockschaltbild des Hauptteils eines herkömmlichen Mikrocomputers.

Fig. 7 ist ein Blockschaltbild des Hauptteils eines weiteren herkömmlichen Mikrocomputers.

Als erstes wird eine grundlegende Gestaltung beschrieben, die für das Ausführen des Speicherzugriffverfahrens er­ forderlich ist. Die Fig. 1A und 1B sind vereinfachte Blockschaltbilder, die jeweils Fälle veranschaulichen, bei denen eine Zentraleinheit einen nachfolgend kurz als Befehlspuffer bezeichneten Befehlswarteschlangenpuffer 2 übergeht bzw. nicht übergeht. Die Fig. 2 ist eine Dar­ stellung von Verbindungen zwischen einer Zentraleinheit 1 und dem Befehlspuffer 2.

Diese Figuren zeigen entgegengesetzt parallel geschaltete Pufferstufen 2a und 2b, die jeweils zu einem Speicher bzw. zu der Zentraleinheit hin mit n-Kanal-Transistoren 2c und 2d verbunden sind, welche von der Zentraleinheit 1 über Signalleitungen 1a bzw. 1b gesteuert werden. Der Befehlspuffer 2 enthält diese Teile entsprechend der Anzahl der Bits einer internen Sammelleitung 4. Wenn gemäß der Darstellung in Fig. 1A die Zentraleinheit den Befehlspuffer 2 übergeht, wird von der Zentraleinheit 1 ein Signal mit dem hohen Pegel "H" an die Signalleitung 1a zum Einschalten des Transistors 2c und auch an die Signalleitung 1b zum Einschalten des Transistors 2d angelegt. Daher umgehen die Daten den Befehlspuffer 2 gemäß der Darstellung durch eine gestrichelte Linie. Wenn dagegen gemäß der Darstellung in Fig. 1B die Zentraleinheit den Befehlspuffer nicht umgeht, wird an die Signalleitung 1b ein Signal mit dem niedrigen Pegel "L" angelegt, um den Transistor 2d auszuschalten, während an die Signalleitung 1a das Signal mit dem Pegel "H" angelegt wird, um den Transistor 2c einzuschalten. Daher werden gemäß der Darstellung durch eine gestrichelte Linie die Daten vorübergehend in dem Befehlspuffer 2 aufgenommen.

Die Fig. 3 ist ein Ablaufdiagramm, das das von der Zen­ traleinheit 1 ausgeführte Speicherzugriffverfahren ver­ anschaulicht. Als erstes führt die Zentraleinheit 1 einen Befehl dadurch aus, daß sie an den Befehlspuffer 2 ein Befehlscode-Abrufsignal (Schritt S1) und eine entspre­ chende Adresse (Schritt S2) abgibt. Dann prüft die Zen­ traleinheit, ob der angeforderte Befehlscode in dem Be­ fehlspuffer 2 enthalten ist (Schritt S3). Wenn dies der Fall ist, nimmt die Zentraleinheit auf üblicher Weise den Befehlscode aus dem Befehlspuffer 2 auf (Schritt S4). Falls der Befehlscode nicht in dem Befehlspuffer 2 enthalten ist, ermittelt die Zentraleinheit 1, ob der schnelle Speicher abzurufen ist (Schritt S5). Wenn die Zentraleinheit 1 den schnellen Speicher abruft, übergeht sie den Befehlspuffer 2, um wie üblich den Befehlscode direkt aus dem Speicher aufzunehmen (Schritt S6). Wenn dagegen die Zentraleinheit 1 den langsamen Speicher abruft, wartet sie das Aufnehmen des Befehlscodes aus dem Speicher in den Befehlspuffer 2 ab, ohne den Befehls­ puffer 2 zu übergehen (Schritt S7). Der Zugriff zu dem schnellen Speicher oder dem langsamen Speicher kann aus den im Adressenbereich der Zentraleinheit 1 enthaltenen Adressen des schnellen Speichers und des langsamen Speichers ermittelt werden.

Im folgenden wird anhand der Fig. 4 die Funktion in dem Fall beschrieben, daß das erfindungsgemäße Speicherzu­ griffsverfahren bei dem in Fig. 6 gezeigten herkömmli­ chen Mikrocomputer angewandt wird.

Zunächst wird der Fall beschrieben, daß ein schneller Speicher wie ein interner Speicher 3 abgerufen wird. In diesem Fall wird gemäß Fig. 4A dann, wenn der Befehls­ code nicht in dem Befehlspuffer 2 gespeichert ist, ähn­ lich wie bei dem herkömmlichen Verfahren von der Zen­ traleinheit 1 der Befehlspuffer 2 übergangen, um zum Ausführen eines Befehls den Befehlscode direkt aus dem internen Speicher 3 aufzunehmen. Wenn jedoch der ange­ forderte Befehlscode nicht in dem Befehlspuffer 2 enthalten ist und die Zentraleinheit 1 einen langsamen Speicher wie einen externen Speicher 6 abruft, wird gemäß Fig. 4B anders als bei dem Hindurchleiten der Daten aus dem internen Speicher 3 durch den Befehlspuffer der Befehlscode von der Zentraleinheit 1 vorübergehend in dem Befehlspuffer 2 gespeichert und von der Zentraleinheit einen Zyklus später der angeforderte Befehlscode aus dem Befehlspuffer 2 aufgenommen. Da auf diese Weise die Zugriffzeit für den externen Speicher 6 sichergestellt ist, wird der Befehlscode sicher aufgenommen, so daß für den Speicherzugriff die Zuverlässigkeit verbessert ist.

Gemäß diesem Ausführungsbeispiel kann dann, wenn der an­ geforderte Befehlscode nicht in dem Befehlspuffer 2 ge­ speichert ist, zwischen dem Übergehen und dem Nichtüber­ gehen des Befehlsspeichers 2 in Abhängigkeit davon ge­ wählt werden, ob der interne Speicher 3 oder der externe Speicher 6 abgerufen wird. Insbesondere wegen des Sicherstellens der Zugriffszeit bei dem Zugriff zu dem externen Speicher 6 kann der Befehlscode zuverlässig abgerufen werden und damit die Zuverlässigkeit bei dem Speicherzugriff verbessert werden. Damit ist zu erwarten, daß die gesamte Leistungsfähigkeit des Mikrocomputer­ systems verbessert ist. Ferner besteht auch ein Vorteil darin, daß bei der Auslegung eines Systems mit einem Mikrocomputer die Zeitsteuerung für den externen Speicher 6 auf einfache Weise angesetzt werden kann.

Im folgenden wird anhand der Fig. 5 die Funktion bei der Anwendung des erfindungsgemäßen Speicherzugriffverfahrens bei dem in Fig. 7 gezeigten herkömmlichen Mikrocomputer beschrieben.

Wenn der Befehlspuffer 2 leer ist und für einen Zugriff zu dem schnellen Speicher 3a wie dem dynamischen oder statischen Schreib/Lesespeicher (DRAM oder SRAM) über­ gangen wird, wird gemäß Fig. 5A von der Zentraleinheit 1 zum Ausführen des Befehls der Befehlscode durch Übergehen des Befehlspuffers 2 direkt aus dem schnellen Speicher 3a aufgenommen. Wenn der Befehlspuffer 2 leer ist, jedoch für den Zugriff zu dem langsamen Speicher 3b wie dem EPROM nicht Übergangen wird, ruft die Zentraleinheit 1 den Befehlscode aus dem langsamen Speicher 3b ab. In diesem Fall wird zum Ausführen des Befehls von der Zentraleinheit 1 der Befehlscode vorübergehend in dem Befehlspuffer 2 gespeichert, wonach einen Zyklus später der Befehlscode aus dem Befehlspuffer 2 abgerufen wird. Auf diese Weise wird durch das Wählen des Übergehens oder des Nichtübergehens des Befehlspuffers 2 gemäß der Zugriffeigenschaften des internen Speichers der Befehls­ code zuverlässig abgerufen und die Zuverlässigkeit des Speicherzugriffs verbessert.

Gemäß diesem Ausführungsbeispiel kann auf die vorstehend beschriebene Weise dann, wenn der angeforderte Befehls­ code nicht in dem Befehlspuffer enthalten ist, entspre­ chend der Zugriffeigenschaften des internen Speichers das Übergehen oder Nichtübergehen des Befehlspuffers 2 ge­ wählt werden. Insbesondere wegen des Sicherstellens der Zugriffzeit bei dem Zugriff zu dem langsamen Speicher 3b wie dem EPROM wird der Befehlscode sicher abgerufen und die Zuverlässigkeit bei dem Speicherzugriff verbessert. Auf diese Weise wird die gesamte Leistungsfähigkeit des Mikrocomputers verbessert. Ferner kann bei dem Auslegen eines Mikrocomputers die Zeitsteuerung für den langsamen Speicher 3b wie den EPROM auf einfache Weise festgelegt werden.

Wenn der angeforderte Befehlscode nicht in dem Befehls­ puffer enthalten ist und die Zentraleinheit einen Spei­ cher abruft, wird auf die vorstehend beschriebene Weise bei dem erfindungsgemäßen Verfahren ermittelt, ob der abzurufende Speicher ein schneller oder ein langsamer Speicher ist. Wenn der abzurufende Speicher ein schneller Speicher ist, übergeht die Zentraleinheit den Befehls­ puffer, um den Befehlscode direkt aus dem Speicher abzurufen. Wenn der abzurufende Speicher ein langsamer Speicher ist, wartet die Zentraleinheit das Aufnehmen des Befehlscodes in den Befehlspuffer ab, ohne diesen zu übergehen. Daher wird dann, wenn der angeforderte Befehlscode nicht im Befehlspuffer gespeichert ist, ohne Verschlechterung der Zugriffabwicklung für den schnellen Speicher der Befehlscode zuverlässig aus dem langsamen Speicher abgerufen und die Zuverlässigkeit verbessert. Ferner ist es vorteilhaft, daß bei der Auslegung die Zeitsteuerung auf einfache Weise eingestellt werden kann.

Dieses Speicherzugriffverfahren ermöglicht es, auf ge­ trennte Weise den in einen Mikrocomputer eingebauten in­ ternen Speicher als schnellen Speicher und den außen an den Mikrocomputer angeschlossenen Steckanschluß-Speicher als langsamen Speicher zu verwenden sowie auch den in den Mikrocomputer eingebauten internen Speicher als schnellen Speicher in Form eines dynamischen oder statischen Schreib/Lesespeichers (DRAM oder SRAM) oder als langsamen Speicher in Form eines löschbaren programmierbaren Fest­ speichers (EPROM) oder dergleichen zu verwenden.

Claims (4)

1. Mikrocomputer-Speicherzugriffsverfahren für eine Zentral­ einheit (1), die einen Speicher (3; 3a; 3b; 6) über einen Be­ fehlswarteschlangenpuffer (2) abruft und die zur Ausführung eines Befehls aus dem Befehlswarteschlangenpuffer (2) einen Befehlscode aufnimmt, wenn dieser im Befehlswarteschlangen­ puffer (2) enthalten ist, dadurch gekennzeichnet, daß dann, wenn der angeforderte Befehlscode nicht in dem Be­ fehlswarteschlangenpuffer (2) enthalten ist, die Zentralein­ heit (1) aus der von der Zentraleinheit (1) abgegebenen Adresse ermittelt, ob der abzurufende Speicher (3; 3a; 3b; 6) ein schneller Speicher (3; 3a) oder ein langsamer Speicher (3b; 6) ist, und die Zentraleinheit (1) den Befehlscode unter Übergehung des Befehlswarteschlangenpuffers (2) direkt aus dem schnellen Speicher (3; 3a) abruft oder für den langsamen Speicher (3b; 6) die Aufnahme des Befehlscodes in den Be­ fehlswarteschlangenpuffer (2) ohne Übergehung des Befehls­ warteschlangenpuffers (2) abwartet.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Befehlswarteschlangenpuffer (2) für jedes Bit einer internen Sammelleitung (4) mit entgegengesetzt parallel geschalteten Pufferstufen (2a, 2b) und mit von der Zentraleinheit (1) über Signalleitungen (1a, 1b) gesteuerten Transistoren (2c, 2d) an der Speicheranschlußseite und an der Zentraleinheitsanschluß­ seite derselben ausgestattet wird, und daß von der Zentraleinheit (1) über die Signalleitungen (1a, 1b) die Transistoren (2c, 2d) an der Speicheranschlußseite und der Zentraleinheitsanschlußseite eingeschaltet werden, wenn der Befehlswarteschlangenpuffer (2) übergangen wird, oder von der Zentraleinheit (1) über die Signalleitungen (1a, 1b) der Transistor (2c) an der Speicheranschlußseite einge­ schaltet und der Transistor (2d) an der Zentraleinheitsan­ schlußseite ausgeschaltet wird, wenn der Befehlswarteschlan­ genpuffer (2) nicht übergangen wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein in den Mikrocomputer eingebauter interner Speicher (3) als schneller Speicher und ein außen an den Mikrocomputer angeschlossener externer Speicher (6) als langsamer Speicher verwendet wird.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein in den Mikrocomputer eingebauter interner Speicher als schneller Speicher (3a) in Form eines dynamischen oder statischen Schreib-/Lesespeichers oder als langsamer Speicher (3b) in Form eines löschbaren programmierbaren Festspeichers verwendet wird.