DE4142563A1 - Phasenregelungsschleife zur erzeugung einer quarzgenauen, modulierten systemfrequenz - Google Patents

Description

Die Erfindung betrifft eine Phasenregelungsschleife zur Erzeugung einer quarzgenauen, modulierten Systemfrequenz, die einen Phasen/Frequenz-Komparator aufweist, der durch einen Vergleich einer von einem Quarzoszillator erzeugten Referenzfrequenz mit einer aus der Systemfrequenz abgeleiteten, mit dieser phasenstarr verkoppelten Vergleichsfrequenz ein Steuersignal erzeugt, welches zur Unterdrückung von Störspektren moduliert und anschließend einem die Systemfrequenz erzeugenden spannungsgesteuerten Oszillator zugeführt wird.

Eine derartige Phasenregelungsschleife zur Takterzeugung für einen Mikrocomputer ist aus der DE-OS 38 02 863 bekannt. Zur Modulation des dem spannungsgesteuerten Oszillator zugeführten, die Ablage der Vergleichsfrequenz von der Referenzfrequenz charakterisierenden Steuersignale wird dabei der Microcomputer selbst oder ein integrierter Schaltkreis verwendet. Der Einsatz derartiger elektronischer Bauteile zur Steuersignal-Modulation bedingt in nachteiliger Art und Weise einen aufwendigen und daher teuren Aufbau der bekannten Phasenregelungsschleife.

Aus den Druckschriften "IEEE Transactions on Communications", Bd. COM-28, Nr. 11, November 1980, Seiten 1849 bis 1858, insbesondere Fig. 1 und 2, und "IEEE Journal of Solid-State Circuits", Bd. SC-22, Nr. 2, April 1987, Seiten 255 bis 261, insbesondere Fig. 2 und 3 ist es bekannt, Ladungspumpen (= "charge pump") in PLL-Schleifen zu verwenden.

Die Erfindung stellt sich die Aufgabe, eine Phasenregelungsschleife (= PLL-Schleife) der eingangs genannten Art, insbesondere für monolithisch integrierte MOS-Schaltungen, derart weiterzubilden, daß die Modulation des Steuersignals zur Vermeidung von Störspektren einfacher durchführbar ist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Erzeugung und Modulation dieses Steuersignals derart erfolgt, daß der Phasen/Frequenz-Komparator ein digitales Steuersignal erzeugt, welches die Phasen/Frequenz-Ablage der Vergleichsfrequenz von der Referenzfrequenz repräsentiert, daß dieses digitale Steuersignal einer Ladungspumpe zugeführt wird, die ein analoges Steuersignal erzeugt, und daß eine Modulation des analogen Steuersignals durch einen Leckstrompfad erfolgt.

Die erfindungsgemäßen Maßnahmen besitzen den Vorteil, daß in besonders einfacher Art und Weise eine Modulation des Steuersignals des spannungsgesteuerten Oszillators erreicht wird. Es sind bei der erfindungsgemäßen Phasenregelungsschleife - im Gegensatz zu bekannten derartigen Vorrichtungen - nahezu keine zusätzlichen Schaltungselemente erforderlich. Die erfindungsgemäße Phasenregelungsschleife zeichnet sich daher durch ihre äußerst günstigen Herstellungskosten aus.

Von Vorteil ist außerdem, daß die erfindungsgemäße PLL-Schleife zur Erzeugung einer quarzgenauen, modulierten Systemfrequenz einfach in monolithischer Bauweise auf einem Halbleiterchip realisiert werden kann. Ein Beispiel für eine monolithisch integrierte PLL-Schleife mit einem spannungsgesteuerten Oszillator, dessen analoge Steuerspannung von einer digital gesteuerten Ladungspumpe erzeugt wird, ist in "IEEE Journal of Solid-State Circuits", Bd. 24, Nr. 6, 1989, Seiten 640 bis 645, insbesondere Fig. 2 und 3 beschrieben. Diese bekannte PLL-Schleife in monolithischer Bauweise kann nun mittels der erfindungsgemäßen Maßnahmen derart modifiziert werden, daß eine quarzgenaue, modulierte Systemfrequenz erzeugbar ist.

Weitere vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Weitere Einzelheiten der Erfindung sind dem Ausführungsbeispiel zu entnehmen, welches im folgenden anhand der Zeichnung beschrieben wird:

Die Figur zeigt eine Phasenregelungsschleife zur Erzeugung einer quarzgenauen, modulierten Systemfrequenz.

Das in der Figur dargestellte Ausführungsbeispiel weist einen Quarzoszillator 1 auf, der eine quarzgenaue Referenzfrequenz RF erzeugt. Diese Referenzfrequenz RF wird zu einem Eingang 2a eines Phasen/Frequenz-Komparators 2 geleitet, an dessen zweitem Eingang 2b als Signal eine Vergleichsfrequenz VS anliegt. Die Vergleichsfrequenz VS wird aus einer von einem spannungsgesteuerten Oszillator 5 erzeugten Systemfrequenz SF gewonnen, indem die Systemfrequenz SF mittels eines Frequenzteilers 6 phasenstarr um den Teilungsfaktor m herabgeteilt wird. Die Phasenlage der Vergleichsfrequenz VS repräsentiert somit die Phasenlage der Systemfrequenz SF.

Der Phasen/Frequenz-Komparator 2 erzeugt durch den Vergleich der Phase und damit auch der Frequenz der Referenzfrequenz RF mit den entsprechenden Ist-Werten der Vergleichsfrequenz VS ein die Phasen/Frequenz-Ablage (=Δϕ) der Systemfrequenz SF von der Referenzfrequenz RF repräsentierendes digitales Steuersignal, welches drei logische Zustände annehmen kann. Das digitale Steuersignal besteht hierzu aus zwei Teilsignalen U,D, die als digitale Signale jeweils durch einen hohen oder tiefen Spannungspegel definiert sind.

• 1. Geht die Phase der Referenzfrequenz RF der Phase der Vergleichsfrequnez VS voran, so wird für die Dauer der Voreilung ein digitales Up-Steuersignal U erzeugt.
• 2. Geht die Phase der Vergleichsfrequenz VS der Phase der Referenzfrequenz RF voran, so wird für die Dauer der Voreilung ein digitales Down-Steuersignal D erzeugt.
• 3. Stimmen die Vergleichsfrequenz VS und die Referenzfrequenz RF überein, so wird in diesem Fall, sowie während aller sonstigen Zeiten zu denen kein Phasen/Frequenz-Vergleich stattfindet, ein neutrales Signal erzeugt. Die digitalen Up- und Down-Steuersignale U,D zeigen in diesem Fall einen niederen Spannungspegel.

Das digitale Up- und Down-Steuersignal U, D wird zu einer Ladungspumpe 3 geleitet, welche den übermittelten logischen Zustand in ein analoges Steuersignal AS umsetzt, das dem spannungsgesteuerten Oszillator 5 zugeführt wird. Die Umsetzung dieser digitalen Up- oder Down-Steuersignale U, D in das analoge Steuersignal AS erfolgt mittels gegensinnig gerichteter Umladeströme, die die Spannung an einem Ladungsspeicherelement im Ausgang der Ladungspumpe 3 bestimmen. Der jeweilige Ladungszustand des Ladungsspeicherelements (z. B. ein Kondensator) bildet dabei die Grundkomponente des analogen Steuersignals AS.

In dem dargestellten Ausführungsbeispiel ist der Ladungspumpe 3 ein Leckstrompfad 4 nachgeschaltet. Dieser dient zur Modulation des von der Ladungspumpe 3 erzeugten und anschließend dem spannungsgesteuerten Oszillator 5 zugeführten analogen Steuersignal AS. Der Leckstrompfad 4 kann dabei im einfachsten Fall durch einen hochohmigen Widerstand oder eine Konstantstromquelle/senke gebildet sein, um einen Teil des Stromes aus der Ladungspumpe 3 als "Leckstrom" auf ein Festpotential abfließen zu lassen. Die Modulationsfrequenz hat dann einen etwa sägezahnförmigen Verlauf.

Über den Leckstrompfad fließt Ladung dauernd aus dem Ladungsspeicherelement im Ausgang der Ladungspumpe ab. Im stationären Fall der PLL liefert die Ladungspumpe zum Zeitpunkt des Phasenvergleichs RF/VS und nach Maßgabe der Up- bzw. Down-Steuersignale U bzw. D exakt die während der letzten Vergleichsperiode abgeflossene Ladung nach, so daß sich eine um einen konstanten Mittelwert pendelnde Amplitude des analogen Steuersignals AS ergibt. Auf den konstanten Mittenwert bezogen sind die Spannungsänderungen in der Regel klein.

Durch diese Modulation des den spannungsgesteuerten Oszillator 5 ansteuernden analogen Steuersignals AS mittels des Leckstrompfades 4 wird in besonders einfacher Art und Weise erreicht, daß die Systemfrequenz SF nicht mehr eine Festfrequenz darstellt, die im Frequenzspektrum unter einer einzelnen Spektrallinie (ggf. mit entsprechenden Oberwellen-Linien) auftritt. Das Frequenzspektrum der Systemfrequenz SF wird vielmehr durch die vom Leckstrompfad 4 bewirkte Modulation des analogen Steuersignals AS über einen gewissen Bereich verschmiert, der durch eine entsprechende Dimensionierung des Leckstrompfades 4 festlegbar ist. Die Modulation kann durch eine geeignete Steuerung eines aufwendigeren Leckstrompfades auch einen anderen Verlauf aufweisen, wie z. B. einen Sägezahn-, Dreiecks- oder Sinusverlauf.

Besonders vorteilhaft ist, daß alle abgeleiteten Systemfrequenzen, die - ggf. durch eine ganzzahlige Frequenzteilung - kleiner/gleich der vom Quarzoszillator 1 erzeugten Referenzfrequenz RF sind, quarzgenau sind, da bei jedem Phasen-Nulldurchgang dieser abgeleiteten Systemfrequenzen die Phasen/Frequenz-Ablage durch die Phasenregelungsschleife auf den Fehler Null ausgeregelt wird.- Die Frequenzteilungszahl m des Frequenzteilers 6 muß hierzu ganzzahlig und deutlich größer/gleich zwei sein.

Besonders vorteilhaft ist es, wenn die Modulationsfrequenz in einem einfachen, ganzzahligen Verhältnis zum Frequenzwert der Vergleichsfrequenz VS steht. Dann gilt für Taktfolgen TA, die aus der Vergleichsfrequenz VS direkt oder indirekt mittels einer ganzzahligen Frequenzteilung n abgeleitet sind, daß die jeweiligen Taktperioden quarzgenau sind (n = 1, 2, 3...). Denn bei jedem Phasen-Nulldurchgang der Vergleichsfrequenz VS wird die Phasen/Frequenz-Ablage durch die Phasenregelungsschleife auf den Fehler Null ausgeregelt. Die Modulation der Systemfrequenz SF tritt für diese speziellen Taktfolgen, die auch als Unterharmonische der Systemfrequenz SF bezeichnet werden, dann gar nicht mehr in Erscheinung. Die Perioden der Unterharmonischen sind quarzgenau. Im Ausführungsbeispiel wird mittels eines zusätzlichen Teilers 7 die abgeleitete Taktfolge TA aus der Vergleichsfrequenz VS gebildet, wobei die Frequenz im Verhältnis n:1 heruntergeteilt wird.

Claims (6)

1. Phasenregelungsschleife zur Erzeugung einer quarzgenauen, modulierten Systemfrequenz (SF), die einen Phasen/Frequenz-Komparator (2) aufweist, der durch einen Vergleich einer von einem Quarzoszillator (1) erzeugten Referenzfrequenz (RF) mit einer aus der Systemfrequenz (SF) abgeleiteten, mit dieser phasenstarr verkoppelten Vergleichsfrequenz (VS) ein Steuersignal erzeugt, welches zur Unterdrückung von Störspektren moduliert und anschließend einem die Systemfrequenz (SF) erzeugenden spannungsgesteuerten Oszillator (5) zugeführt wird, dadurch gekennzeichnet, daß die Erzeugung und Modulation dieses Steuersignals derart erfolgt, daß der Phasen/Frequenz- Komparator (2) ein digitales Steuersignal (U,D) erzeugt, welches die Phasen/Frequenz-Ablage der Vergleichsfrequenz (VS) von der Referenzfrequenz (RF) repräsentiert, daß dieses digitale Steuersignal (U,D) einer Ladungspumpe (3) zugeführt wird, die ein analoges Steuersignal (AS) erzeugt, und daß eine Modulation des analogen Steuersignals (AS) durch einen Leckstrompfad (4) erfolgt.

2. Phasenregelungsschleife nach Anspruch 1, dadurch gekennzeichnet, daß der Phasen/Frequenz-Komparator (2) in Abhängigkeit von der Phasenbeziehung zwischen der Vergleichsfrequenz (VS) und der Systemfrequenz (SF) ein digitales Up-Steuersignal (U) oder ein digitales Down-Steuersignal (D) erzeugt oder neutral bleibt.

3. Phasenregelungsschleife nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vergleichsfrequenz (VS) aus der Systemfrequenz (SF) gewonnen wird, indem diese mittels eines Frequenzteilers (6) um den Teilungsfaktor m herabgeteilt wird.

4. Phasenregelungsschleife nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß aus der Vergleichsfrequenz (VS) mittels einer n-fachen Frequenzteilung eine abgeleitete Taktfolge (TA) gebildet wird, deren Taktperioden quarzgenau und von der Modulation nicht beeinflußt sind, wobei n = 1, 2... und m = 2, 3, 4,... ist.

5. Phasenregelungsschleife nach Anspruch 1, dadurch gekennzeichnet, daß der Leckstromfad (4) durch einen hochohmigen Widerstand oder eine Konstantstromquelle/Senke nach mindestens einem der Versorgungsanschlüsse gebildet wird.

6. Phasenregelungsschleife nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine auf einem Halbleiterchip realisierte Bauweise.