DE4134031A1

DE4134031A1 - Integrierter schaltkreis mit einem logikteil

Info

Publication number: DE4134031A1
Application number: DE19914134031
Authority: DE
Inventors: Joerg Pollmann; Andreas Fritz; Hartmut Hantsch
Original assignee: Telefunken Electronic GmbH
Current assignee: Conti Temic Microelectronic GmbH
Priority date: 1991-10-15
Filing date: 1991-10-15
Publication date: 1993-04-22

Description

In Schaltkreisen integrierte Logikteile (beispielsweise Zeitglieder) werden über einen Steuereingang oder meh rere Steuereingänge des integrierten Schaltkreises (IC) - beispielsweise mittels externer Taster oder Schalter - aktiviert und führen nach ihrer Aktivierung eine be stimmte vorgegebene logische Funktion aus. Derartige integrierte Schaltkreise mit einem Logikteil können in zwei unterschiedlichen Betriebszuständen betrieben wer den: während der aktiven Phase bzw. im aktiven Modus führt der Logikteil seine Funktion aus, die Ruhephase bzw. inaktive Phase (Ruhemodus oder Stand-by-Modus) wird nach Ablauf der aktiven Phase - falls kein Steuer eingang betätigt ist - eingenommen. Beispielsweise wird bei einem Schaltkreis mit integriertem Zeitglied (Timer-IC) im aktiven Modus ein Zeitintervall definiert vorgegeben und nach Ablauf dieses Zeitintervalls in den Stand-by-Modus übergegangen. Während des Ruhemodus fließt üblicherweise der volle oder zumindest ein be trächtlicher Teil des Arbeitsstroms aus der aktiven Phase; durch diese relativ große (nicht erforderliche) Stromaufnahme wird eine hohe Verlustleistung erzeugt und die Lebensdauer des ICs herabgesetzt. Bei batterie betriebenen ICs wird im Stand-by-Modus die Batterie durch diesen Strom entladen und dadurch die Lebensdauer des ICs weiter reduziert.

Dem Anmeldungsgegenstand liegt die Aufgabe zugrunde, einen integrierten Schaltkreis mit einem Logikteil an zugeben, der nur im Bedarfsfall mit Strom versorgt wird.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Kennzeichen des Patentanspruchs 1 gelöst.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Im integrierten Schaltkreis ist gemäß der Erfindung eine Auswerteschaltung vorgesehen, die mehrere Aufgaben wahrnimmt:

- Nach der Aktivierung eines Steuereingangs (bei spielsweise über einen Taster oder Schalter) wird einerseits der IC an die Spannungsversorgung ange schlossen, wodurch sämtliche Komponenten des ICs mit Strom versorgt werden; andererseits wird die Funktion des Logikteils (evtl. nach einer defi niert vorgebbaren Entprellzeit) gestartet.
- Während des Ablaufs der Funktion des Logikteils (im aktiven Modus) wird die volle Betriebsspannung für alle Komponenten des ICs aufrechterhalten.
- Nach Ablauf der Logikfunktion (beim Übergang vom aktiven Modus zum Stand-by-Modus) wird die Span nungsversorgung - bei allen Kompenenten des ICs, bei denen dies möglich ist - vollständig abge schaltet, falls zu diesem Zeitpunkt kein Steuer eingang mehr oder bereits wieder aktiviert ist.

Folglich liegt die vollständige Spannungsversorgung bei allen Komponenten des ICs nur im aktiven Modus an (wäh rend der Funktion des Logikteils), d. h. lediglich wäh rend des Zeitintervalls, in dem dies erforderlich ist. Im Stand-by-Modus wird die Spannungsversorgung des integrierten Schaltkreises - zumindest bei allen Kompo nenten, bei denen dies gewünscht ist - abgeschaltet und die Stromaufnahme des ICs dadurch auf einen sehr gerin gen Wert reduziert; kann insbesondere die Spannungsver sorgung aller Komponenten des ICs abgeschaltet werden, beträgt die Ruhestromaufnahme 0 µA. Somit wird der un erwünschte Stromfluß während der Ruhephase in starkem Maße bzw. sogar vollständig unterbunden und im inte grierten Schaltkreis daher auch nur eine geringe bzw. überhaupt keine Verlustleistung erzeugt und bei batte riebetriebenen ICs die Batterie nicht mehr entladen; Beeinträchtigungen der Lebensdauer des ICs - insbeson dere bei batteriebetriebenen ICs - können folglich ver mieden werden.

In der Figur ist als Ausführungsbeispiel des integrier ten Schaltkreises ein Timer-IC mit zwei Steuereingängen E₁, E₂ und mit einem Zeitglied als Logikteil LT darge stellt. An den Steuereingängen E₁ bzw. E₂ ist ein Auf wärtstaster TA₁ bzw. Abwärtstaster TA₂ angeschlossen, der zur Ansteuerung des Zeitglieds (Logikteils LT) dient. Die Auswerteschaltung AS besitzt - zum Einschal ten der Spannungsversorgung - einen ersten Teil SV mit den Transistoren T₁ bis T₅ und den Widerständen R₃ bis R₁₂; weiterhin besitzt sie - zum Aktivieren des Logik teils LT - als zweiten Teil eine Einschaltmimik EM mit zwei Komparatoren K₁ und K₂ sowie den beiden Entprell gliedern EP₁ und EP₂ und als dritten Teil ein Logik glied LG (Flip-Flop FF) zum Aufrechterhalten der Span nungsversorgung während des Ablaufs der Funktion des Logikteils LT.

Die genannten Funktionen der Auswerteschaltung werden gemäß des in der Figur dargestellten Ausführungsbei spiels von den einzelnen Schaltungsteilen der Auswerte schaltung folgendermaßen realisiert:

a) Aktivierung der gesamten Versorgungsspannung des integrierten Schaltkreises IC beim Übergang vom Stand-by-Modus zum aktiven Modus:
Beim Betätigen des auf den Steuereingang E₁ (E₂) des ICs wirkenden externen Tasters TA₁ (TA₂) wird der Kontakt nach U_Bat (Masse) geschlossen und der Transistor T₁ über die Widerstände R₁, R₃, R₅ (R₂, R₄,T₅, R₆) aufgesteuert bzw. leitend. Durch denn Transistor T₁ fließt daher ein vom Widerstand R₈ festgelegter Strom, der die beiden Transistoren T₃ und T₄ aufsteuert. Somit wird eine leitende Ver bindung von der Versorgungsspannung U_Bat über den Anschlußpin U_S des integrierten Schaltkreises zum Emitter des Transistors T₄ - dieser bildet den Ausgang A_SV des Schaltungsteils SV - hergestellt und der integrierte Schaltkreis IC dadurch an die Spannungsversorgung angeschlossen; sämtliche Kom ponenten des integrierten Schaltkreises IC werden daraufhin mit Strom versorgt.
b) Start der Funktion des Logikteils LT:
Am nicht-invertierenden Eingang E₊ (invertierenden Eingang E ) des Komparators K₁ (K₂) der Einschalt mimik EM steht beim Betätigen des Tasters TA₁ (TA₂) eine positivere (negativere) Spannung als an dessem invertierenden Eingang E (nicht-invertie renden Eingang E₊) an. Dadurch wird am Ausgang des Komparators K₁ (K₂) ein High-Signal ausgegeben; wenn dieses Signal länger als die vom Entprell glied EP₁ (EP₂) eingestellte Entprellzeit t_E ist, wird das Logikglied LG (Halte-Flip-Flop FF) ge setzt und die Funktion des Logikteils LT ge startet.
c) Aufrechterhalten der Spannungsversorgung während der Funktion des Logikteils:
Der Ausgang des Logikglieds LG steuert über den Widerstand R₁₀ den Transistor T₂ auf; durch die ODER-Verknüpfung ("Wired-OR") der beiden Transi storen T₁ und T₂ (ODER-Glied OG) wird der inte grierte Schaltkreis IC über die beiden Transisto ren T₃ und T₄ solange mit Strom versorgt, bis ent weder die über den Steuereingang E₁ bzw. E₂ des integrierten Schaltkreises IC angewählte Funktion des Logikteils LT abgelaufen ist oder ein Steuer eingang E₁ oder E₂ betätigt ist. Der richtige Ab lauf der Funktion des Logikteils LT ist daher auch dann gewährleistet, wenn der auf den Steuereingang E₁ (E₂) wirkende Taster TA₁ (TA₂) nach Ablauf der Entprellzeit t_E wieder geöffnet wird.
d) Abschalten der Spannungsversorgung nach Ablauf der Funktion des Logikteils, d. h. beim Übergang vom aktiven Modus zum Stand-by-Modus:
Nach Ablauf der Funktion des Logikteils LT wird das Logikglied LG (das Flip-Flop FF) zurückgesetzt und der Transistor T₂ über den Widerstand R₁₂ stromlos bzw. gesperrt. Unter der Voraussetzung, daß beide Steuereingänge E₁ und E₂ nicht aktiviert sind (Taster TA₁ und TA₂ geöffnet) ist der Tran sistor T₁ gesperrt, wodurch sich beide Eingänge E_OG1, E_OG2 des ODER-Glieds OG auf LOW-Potential befinden. Somit werden die beiden Transistoren T₃ und T₄ stromlos bzw. gesperrt; die Ver sorgungsspannung U_Bat bzw. die am Schaltungspin U_S des ICs anliegende Spannung wird demzufolge vom integrierten Schaltkreis IC getrennt. Falls dies nicht erforderlich ist, werden keine Komponenten des ICs mit Strom versorgt, so daß keinerlei Ruhe strom fließen kann.

Besitzt das IC mehr als 2 - wahlweise nach U_Bat oder Masse schaltbare - Steuereingänge zur Ansteuerung des Logikteils, muß eine interne Entkopplung der Steuerein gänge mittels Dioden vorgenommen werden. Die Aktivie rung der Spannungsversorgung und des Logikteils erfolgt auf die gleiche Weise - bei Betätigung eines der Steu ereingänge - wie anhand des Ausführungsbeispiels mit einem Steuereingang beschrieben. Die Deaktivierung der Spannungsversorgung erfolgt - unter der Voraussetzung, daß sämtliche Steuereingänge deaktiviert sind (alle Ta ster und Schalter geöffnet) - beim Übergang zum Stand by-Modus nach Ablauf des letzten logischen Funktionsab laufes.

Claims

1. Integrierter Schaltkreis (IC) mit einem Logikteil (LT) und mit mindestens einem Steuereingang (E₁, E₂), wobei der integrierte Schaltkreis (IC) in Abhängigkeit des Zustands der Steuereingänge (E₁, E₂) und des Logik teils (LT) entweder im aktiven Modus oder im Ruhemodus betrieben wird, dadurch gekennzeichnet, daß der inte grierte Schaltkreis (IC) eine mit dem Steuereingang bzw. den Steuereingängen (E₁, E₂) und mit dem Logikteil (LT) verbundene Auswerteschaltung (AS) aufweist, die den Zustand der Spannungsversorgung für die Komponenten des integrierten Schaltkreises (IC) abhängig vom Be triebszustand des integrierten Schaltkreises (IC) fest legt.

2. Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Auswerteschaltung (AS) mehrere Teile (SV, EM, LG) aufweist, durch die die Spannungs versorgung der Komponenten des integrierten Schaltkrei ses (IC) derart vorgegeben wird, daß diese beim Über gang vom aktiven Modus zum Ruhemodus bei allen Kompo nenten, bei denen dies möglich ist, abgeschaltet wird, beim Übergang vom Ruhemodus zum aktiven Modus bei allen Komponenten vollständig zugeschaltet wird und während des aktiven Modus bei allen Komponenten auf rechterhalten wird.

3. Integrierter Schaltkreis nach Anspruch 1 oder 2, da durch gekennzeichnet daß die Auswerteschaltung (AS) einen ersten Teil (SV) aufweist, dessen Eingänge (E_SV) mit den Steuereingängen (E₁, E₂) und dessen Ausgang (A_SV) mit den an die Spannungsversorgung angeschlosse nen Komponenten des integrierten Schaltkreises (IC) verbunden ist, und daß durch Schaltungsmittel des er sten Teils (SV) der Auswerteschaltung (AS) bei einem, durch Aktivierung eines Steuereingangs (E₁, E₂) des integrierten Schaltkreises (IC) erfolgenden, Übergang vom Ruhemodus zum aktiven Modus der Ausgang (A_SV) des ersten Teils (SV) der Auswerteschaltung (AS) umgeschal tet wird und dadurch die Versorgungsspannung (U_S) des integrierten Schaltkreises (IC) an alle Komponenten des integrierten Schaltkreises (IC) angelegt wird.

4. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Auswerteschal tung (AS) einen zweiten Teil (EM) aufweist, dessen Ein gang mit den Steuereingängen (E₁, E₂) und dessen Aus gang mit dem Logikteil (LT) verbunden ist, und daß durch Schaltungsmittel des zweiten Teils (EM) der Aus werteschaltung (AS) die Funktion des Logikteils (LT) bei Aktivierung eines Steuereingangs (E₁, E₂) des inte grierten Schaltkreises (IC) gestartet wird.

5. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Auswerteschal tung (AS) einen dritten Teil (LG) aufweist, dessen Ein gang mit dem Ausgang des Logikteils (LT) und dem Aus gang des zweiten Teils (EM) der Auswerteschaltung (AS) und dessen Ausgang mit dem ersten Teil (SV) der Auswer teschaltung (AS) verbunden ist, und daß durch Schal tungsmittel des dritten Teils (SV) der Auswerteschal tung (AS) die Spannungsversorgung für alle Komponenten des integrierten Schaltkreises (IC) während des Ablaufs der Funktion des Logikteils (LT) aufrechterhalten wird.

6. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß nach Beendigung der Funktion des Logikteils (LT) und bei inaktiven Steuer eingängen (E₁, E₂) durch Schaltungsmittel des dritten Teils (LG) und des ersten Teils (SV) der Auswerteschal tung (AS) die Spannungsversorgung bei allen Komponenten des integrierten Schaltkreises (IC), bei denen dies möglich ist, vollständig abgeschaltet wird.

7. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der erste Teil (SV) der Auswerteschaltung (AS) ein ODER-Glied (OG) mit zwei Eingängen (E_OG1, E_OG2) aufweist, daß der erste Eingang (E_OG1)- des ODER-Glieds (OG) über Schaltungsmittel mit dem Steuereingang bzw. den Steuereingängen (E₁, E₂) des integrierten Schaltkreises (IC) verbunden ist, und daß der zweite Eingang (E_OG2) des ODER-Glieds (OG) mit dem Ausgang des dritten Teils (LG) der Auswerteschaltung verbunden ist.

8. Integrierter Schaltkreis nach Anspruch 7, dadurch gekennzeichnet, daß das ODER-Glied (OG) durch zwei Transistoren (T₁, T₂) gebildet wird, wobei die Basen der beiden Transistoren (T₁, T₂) die beiden Eingänge (E_OG1, E_OG2) und die beiden miteinander verbundenen Kollektoren den Ausgang des ODER-Glieds (OG) bilden.

9. Integrierter Schaltkreis nach Anspruch 7 oder 8, da durch gekennzeichnet, daß der erste Teil (SV) der Aus werteschaltung (AS) mindestens einen weiteren Transi stor (T₃, T₄) aufweist, der vom Ausgang des ODER-Glieds (OG) angesteuert wird, und daß der Emitter eines weite ren Transistors (T₄) den Ausgang (A_SV) des ersten Teils (SV) der Auswerteschaltung (AS) bildet.

10. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der zweite Teil (EM) der Auswerteschaltung (AS) für jeden Steuereingang (E₁, E₂) des integrierten Schaltkreises (IC) einen Schal tungszweig aufweist, und daß jeder Schaltungszweig aus einem mit dem jeweiligen Steuereingang (E₁, E₂) verbun denen Komparator (K₁, K₂) sowie einem dem Komparator (K₁, K₂) nachgeschalteten Entprellglied (EP₁, EP₂) auf gebaut ist.

11. Integrierter Schaltkreis nach Anspruch 10, dadurch gekennzeichnet, daß die miteinander verbundenen Ausgän ge der Entprellglieder (EP₁, EP₂) mit dem Eingang (E_L) des Logikteils (LT) und mit dem ersten Eingang (E_LG1) des dritten Teils (LG) der Auswerteschaltung (AS) ver bunden sind.

12. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der dritte Teil (LG) der Auswerteschaltung (AS) ein Logikglied mit zwei Eingängen (E_LG1, E_LG2) aufweist, dessen erster Eingang (E_LG1) mit dem Aus an des zweiten Teils (EM) der Aus werteschaltung (AS) und dessen zweiter Eingang (E_LG2) mit dem Ausgang (A_L) des Logikteils (LT) der integrier ten Schaltung (IC) verbunden ist.

13. Integrierter Schaltkreis nach Anspruch 12, dadurch gekennzeichnet, daß das Logikglied (LG) als Flip-Flop (FF) ausgebildet ist.

14. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Steuereingänge (E₁, E₂) des integrierten Schaltkreises (IC) über Ta ster (TA₁, TA₂) aktiviert werden.

15. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Steuereingänge (E₁, E₂) des integrierten Schaltkreises (IC) über Schalter aktiviert werden.