DE4134031A1 - Integrierter schaltkreis mit einem logikteil - Google Patents

Integrierter schaltkreis mit einem logikteil

Info

Publication number
DE4134031A1
DE4134031A1 DE19914134031 DE4134031A DE4134031A1 DE 4134031 A1 DE4134031 A1 DE 4134031A1 DE 19914134031 DE19914134031 DE 19914134031 DE 4134031 A DE4134031 A DE 4134031A DE 4134031 A1 DE4134031 A1 DE 4134031A1
Authority
DE
Germany
Prior art keywords
integrated circuit
circuit
evaluation
logic
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19914134031
Other languages
English (en)
Inventor
Joerg Pollmann
Andreas Fritz
Hartmut Hantsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conti Temic Microelectronic GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19914134031 priority Critical patent/DE4134031A1/de
Publication of DE4134031A1 publication Critical patent/DE4134031A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

In Schaltkreisen integrierte Logikteile (beispielsweise Zeitglieder) werden über einen Steuereingang oder meh­ rere Steuereingänge des integrierten Schaltkreises (IC) - beispielsweise mittels externer Taster oder Schalter - aktiviert und führen nach ihrer Aktivierung eine be­ stimmte vorgegebene logische Funktion aus. Derartige integrierte Schaltkreise mit einem Logikteil können in zwei unterschiedlichen Betriebszuständen betrieben wer­ den: während der aktiven Phase bzw. im aktiven Modus führt der Logikteil seine Funktion aus, die Ruhephase bzw. inaktive Phase (Ruhemodus oder Stand-by-Modus) wird nach Ablauf der aktiven Phase - falls kein Steuer­ eingang betätigt ist - eingenommen. Beispielsweise wird bei einem Schaltkreis mit integriertem Zeitglied (Timer-IC) im aktiven Modus ein Zeitintervall definiert vorgegeben und nach Ablauf dieses Zeitintervalls in den Stand-by-Modus übergegangen. Während des Ruhemodus fließt üblicherweise der volle oder zumindest ein be­ trächtlicher Teil des Arbeitsstroms aus der aktiven Phase; durch diese relativ große (nicht erforderliche) Stromaufnahme wird eine hohe Verlustleistung erzeugt und die Lebensdauer des ICs herabgesetzt. Bei batterie­ betriebenen ICs wird im Stand-by-Modus die Batterie durch diesen Strom entladen und dadurch die Lebensdauer des ICs weiter reduziert.
Dem Anmeldungsgegenstand liegt die Aufgabe zugrunde, einen integrierten Schaltkreis mit einem Logikteil an­ zugeben, der nur im Bedarfsfall mit Strom versorgt wird.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Kennzeichen des Patentanspruchs 1 gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Im integrierten Schaltkreis ist gemäß der Erfindung eine Auswerteschaltung vorgesehen, die mehrere Aufgaben wahrnimmt:
  • - Nach der Aktivierung eines Steuereingangs (bei­ spielsweise über einen Taster oder Schalter) wird einerseits der IC an die Spannungsversorgung ange­ schlossen, wodurch sämtliche Komponenten des ICs mit Strom versorgt werden; andererseits wird die Funktion des Logikteils (evtl. nach einer defi­ niert vorgebbaren Entprellzeit) gestartet.
  • - Während des Ablaufs der Funktion des Logikteils (im aktiven Modus) wird die volle Betriebsspannung für alle Komponenten des ICs aufrechterhalten.
  • - Nach Ablauf der Logikfunktion (beim Übergang vom aktiven Modus zum Stand-by-Modus) wird die Span­ nungsversorgung - bei allen Kompenenten des ICs, bei denen dies möglich ist - vollständig abge­ schaltet, falls zu diesem Zeitpunkt kein Steuer­ eingang mehr oder bereits wieder aktiviert ist.
Folglich liegt die vollständige Spannungsversorgung bei allen Komponenten des ICs nur im aktiven Modus an (wäh­ rend der Funktion des Logikteils), d. h. lediglich wäh­ rend des Zeitintervalls, in dem dies erforderlich ist. Im Stand-by-Modus wird die Spannungsversorgung des integrierten Schaltkreises - zumindest bei allen Kompo­ nenten, bei denen dies gewünscht ist - abgeschaltet und die Stromaufnahme des ICs dadurch auf einen sehr gerin­ gen Wert reduziert; kann insbesondere die Spannungsver­ sorgung aller Komponenten des ICs abgeschaltet werden, beträgt die Ruhestromaufnahme 0 µA. Somit wird der un­ erwünschte Stromfluß während der Ruhephase in starkem Maße bzw. sogar vollständig unterbunden und im inte­ grierten Schaltkreis daher auch nur eine geringe bzw. überhaupt keine Verlustleistung erzeugt und bei batte­ riebetriebenen ICs die Batterie nicht mehr entladen; Beeinträchtigungen der Lebensdauer des ICs - insbeson­ dere bei batteriebetriebenen ICs - können folglich ver­ mieden werden.
In der Figur ist als Ausführungsbeispiel des integrier­ ten Schaltkreises ein Timer-IC mit zwei Steuereingängen E1, E2 und mit einem Zeitglied als Logikteil LT darge­ stellt. An den Steuereingängen E1 bzw. E2 ist ein Auf­ wärtstaster TA1 bzw. Abwärtstaster TA2 angeschlossen, der zur Ansteuerung des Zeitglieds (Logikteils LT) dient. Die Auswerteschaltung AS besitzt - zum Einschal­ ten der Spannungsversorgung - einen ersten Teil SV mit den Transistoren T1 bis T5 und den Widerständen R3 bis R12; weiterhin besitzt sie - zum Aktivieren des Logik­ teils LT - als zweiten Teil eine Einschaltmimik EM mit zwei Komparatoren K1 und K2 sowie den beiden Entprell­ gliedern EP1 und EP2 und als dritten Teil ein Logik­ glied LG (Flip-Flop FF) zum Aufrechterhalten der Span­ nungsversorgung während des Ablaufs der Funktion des Logikteils LT.
Die genannten Funktionen der Auswerteschaltung werden gemäß des in der Figur dargestellten Ausführungsbei­ spiels von den einzelnen Schaltungsteilen der Auswerte­ schaltung folgendermaßen realisiert:
  • a) Aktivierung der gesamten Versorgungsspannung des integrierten Schaltkreises IC beim Übergang vom Stand-by-Modus zum aktiven Modus:
    Beim Betätigen des auf den Steuereingang E1 (E2) des ICs wirkenden externen Tasters TA1 (TA2) wird der Kontakt nach UBat (Masse) geschlossen und der Transistor T1 über die Widerstände R1, R3, R5 (R2, R₄,T₅, R₆) aufgesteuert bzw. leitend. Durch denn Transistor T1 fließt daher ein vom Widerstand R8 festgelegter Strom, der die beiden Transistoren T3 und T4 aufsteuert. Somit wird eine leitende Ver­ bindung von der Versorgungsspannung UBat über den Anschlußpin US des integrierten Schaltkreises zum Emitter des Transistors T4 - dieser bildet den Ausgang ASV des Schaltungsteils SV - hergestellt und der integrierte Schaltkreis IC dadurch an die Spannungsversorgung angeschlossen; sämtliche Kom­ ponenten des integrierten Schaltkreises IC werden daraufhin mit Strom versorgt.
  • b) Start der Funktion des Logikteils LT:
    Am nicht-invertierenden Eingang E+ (invertierenden Eingang E ) des Komparators K1 (K2) der Einschalt­ mimik EM steht beim Betätigen des Tasters TA1 (TA2) eine positivere (negativere) Spannung als an dessem invertierenden Eingang E (nicht-invertie­ renden Eingang E+) an. Dadurch wird am Ausgang des Komparators K1 (K2) ein High-Signal ausgegeben; wenn dieses Signal länger als die vom Entprell­ glied EP1 (EP2) eingestellte Entprellzeit tE ist, wird das Logikglied LG (Halte-Flip-Flop FF) ge­ setzt und die Funktion des Logikteils LT ge­ startet.
  • c) Aufrechterhalten der Spannungsversorgung während der Funktion des Logikteils:
    Der Ausgang des Logikglieds LG steuert über den Widerstand R10 den Transistor T2 auf; durch die ODER-Verknüpfung ("Wired-OR") der beiden Transi­ storen T1 und T2 (ODER-Glied OG) wird der inte­ grierte Schaltkreis IC über die beiden Transisto­ ren T3 und T4 solange mit Strom versorgt, bis ent­ weder die über den Steuereingang E1 bzw. E2 des integrierten Schaltkreises IC angewählte Funktion des Logikteils LT abgelaufen ist oder ein Steuer­ eingang E1 oder E2 betätigt ist. Der richtige Ab­ lauf der Funktion des Logikteils LT ist daher auch dann gewährleistet, wenn der auf den Steuereingang E1 (E2) wirkende Taster TA1 (TA2) nach Ablauf der Entprellzeit tE wieder geöffnet wird.
  • d) Abschalten der Spannungsversorgung nach Ablauf der Funktion des Logikteils, d. h. beim Übergang vom aktiven Modus zum Stand-by-Modus:
    Nach Ablauf der Funktion des Logikteils LT wird das Logikglied LG (das Flip-Flop FF) zurückgesetzt und der Transistor T2 über den Widerstand R12 stromlos bzw. gesperrt. Unter der Voraussetzung, daß beide Steuereingänge E1 und E2 nicht aktiviert sind (Taster TA1 und TA2 geöffnet) ist der Tran­ sistor T1 gesperrt, wodurch sich beide Eingänge EOG1, EOG2 des ODER-Glieds OG auf LOW-Potential befinden. Somit werden die beiden Transistoren T3 und T4 stromlos bzw. gesperrt; die Ver­ sorgungsspannung UBat bzw. die am Schaltungspin US des ICs anliegende Spannung wird demzufolge vom integrierten Schaltkreis IC getrennt. Falls dies nicht erforderlich ist, werden keine Komponenten des ICs mit Strom versorgt, so daß keinerlei Ruhe­ strom fließen kann.
Besitzt das IC mehr als 2 - wahlweise nach UBat oder Masse schaltbare - Steuereingänge zur Ansteuerung des Logikteils, muß eine interne Entkopplung der Steuerein­ gänge mittels Dioden vorgenommen werden. Die Aktivie­ rung der Spannungsversorgung und des Logikteils erfolgt auf die gleiche Weise - bei Betätigung eines der Steu­ ereingänge - wie anhand des Ausführungsbeispiels mit einem Steuereingang beschrieben. Die Deaktivierung der Spannungsversorgung erfolgt - unter der Voraussetzung, daß sämtliche Steuereingänge deaktiviert sind (alle Ta­ ster und Schalter geöffnet) - beim Übergang zum Stand­ by-Modus nach Ablauf des letzten logischen Funktionsab­ laufes.

Claims (15)

1. Integrierter Schaltkreis (IC) mit einem Logikteil (LT) und mit mindestens einem Steuereingang (E1, E2), wobei der integrierte Schaltkreis (IC) in Abhängigkeit des Zustands der Steuereingänge (E1, E2) und des Logik­ teils (LT) entweder im aktiven Modus oder im Ruhemodus betrieben wird, dadurch gekennzeichnet, daß der inte­ grierte Schaltkreis (IC) eine mit dem Steuereingang bzw. den Steuereingängen (E1, E2) und mit dem Logikteil (LT) verbundene Auswerteschaltung (AS) aufweist, die den Zustand der Spannungsversorgung für die Komponenten des integrierten Schaltkreises (IC) abhängig vom Be­ triebszustand des integrierten Schaltkreises (IC) fest­ legt.
2. Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Auswerteschaltung (AS) mehrere Teile (SV, EM, LG) aufweist, durch die die Spannungs­ versorgung der Komponenten des integrierten Schaltkrei­ ses (IC) derart vorgegeben wird, daß diese beim Über­ gang vom aktiven Modus zum Ruhemodus bei allen Kompo­ nenten, bei denen dies möglich ist, abgeschaltet wird, beim Übergang vom Ruhemodus zum aktiven Modus bei allen Komponenten vollständig zugeschaltet wird und während des aktiven Modus bei allen Komponenten auf­ rechterhalten wird.
3. Integrierter Schaltkreis nach Anspruch 1 oder 2, da­ durch gekennzeichnet daß die Auswerteschaltung (AS) einen ersten Teil (SV) aufweist, dessen Eingänge (ESV) mit den Steuereingängen (E1, E2) und dessen Ausgang (ASV) mit den an die Spannungsversorgung angeschlosse­ nen Komponenten des integrierten Schaltkreises (IC) verbunden ist, und daß durch Schaltungsmittel des er­ sten Teils (SV) der Auswerteschaltung (AS) bei einem, durch Aktivierung eines Steuereingangs (E1, E2) des integrierten Schaltkreises (IC) erfolgenden, Übergang vom Ruhemodus zum aktiven Modus der Ausgang (ASV) des ersten Teils (SV) der Auswerteschaltung (AS) umgeschal­ tet wird und dadurch die Versorgungsspannung (US) des integrierten Schaltkreises (IC) an alle Komponenten des integrierten Schaltkreises (IC) angelegt wird.
4. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Auswerteschal­ tung (AS) einen zweiten Teil (EM) aufweist, dessen Ein­ gang mit den Steuereingängen (E1, E2) und dessen Aus­ gang mit dem Logikteil (LT) verbunden ist, und daß durch Schaltungsmittel des zweiten Teils (EM) der Aus­ werteschaltung (AS) die Funktion des Logikteils (LT) bei Aktivierung eines Steuereingangs (E1, E2) des inte­ grierten Schaltkreises (IC) gestartet wird.
5. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Auswerteschal­ tung (AS) einen dritten Teil (LG) aufweist, dessen Ein­ gang mit dem Ausgang des Logikteils (LT) und dem Aus­ gang des zweiten Teils (EM) der Auswerteschaltung (AS) und dessen Ausgang mit dem ersten Teil (SV) der Auswer­ teschaltung (AS) verbunden ist, und daß durch Schal­ tungsmittel des dritten Teils (SV) der Auswerteschal­ tung (AS) die Spannungsversorgung für alle Komponenten des integrierten Schaltkreises (IC) während des Ablaufs der Funktion des Logikteils (LT) aufrechterhalten wird.
6. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß nach Beendigung der Funktion des Logikteils (LT) und bei inaktiven Steuer­ eingängen (E1, E2) durch Schaltungsmittel des dritten Teils (LG) und des ersten Teils (SV) der Auswerteschal­ tung (AS) die Spannungsversorgung bei allen Komponenten des integrierten Schaltkreises (IC), bei denen dies möglich ist, vollständig abgeschaltet wird.
7. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der erste Teil (SV) der Auswerteschaltung (AS) ein ODER-Glied (OG) mit zwei Eingängen (EOG1, EOG2) aufweist, daß der erste Eingang (EOG1)- des ODER-Glieds (OG) über Schaltungsmittel mit dem Steuereingang bzw. den Steuereingängen (E1, E2) des integrierten Schaltkreises (IC) verbunden ist, und daß der zweite Eingang (EOG2) des ODER-Glieds (OG) mit dem Ausgang des dritten Teils (LG) der Auswerteschaltung verbunden ist.
8. Integrierter Schaltkreis nach Anspruch 7, dadurch gekennzeichnet, daß das ODER-Glied (OG) durch zwei Transistoren (T1, T2) gebildet wird, wobei die Basen der beiden Transistoren (T1, T2) die beiden Eingänge (EOG1, EOG2) und die beiden miteinander verbundenen Kollektoren den Ausgang des ODER-Glieds (OG) bilden.
9. Integrierter Schaltkreis nach Anspruch 7 oder 8, da­ durch gekennzeichnet, daß der erste Teil (SV) der Aus­ werteschaltung (AS) mindestens einen weiteren Transi­ stor (T3, T4) aufweist, der vom Ausgang des ODER-Glieds (OG) angesteuert wird, und daß der Emitter eines weite­ ren Transistors (T4) den Ausgang (ASV) des ersten Teils (SV) der Auswerteschaltung (AS) bildet.
10. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der zweite Teil (EM) der Auswerteschaltung (AS) für jeden Steuereingang (E1, E2) des integrierten Schaltkreises (IC) einen Schal­ tungszweig aufweist, und daß jeder Schaltungszweig aus einem mit dem jeweiligen Steuereingang (E1, E2) verbun­ denen Komparator (K1, K2) sowie einem dem Komparator (K1, K2) nachgeschalteten Entprellglied (EP1, EP2) auf­ gebaut ist.
11. Integrierter Schaltkreis nach Anspruch 10, dadurch gekennzeichnet, daß die miteinander verbundenen Ausgän­ ge der Entprellglieder (EP1, EP2) mit dem Eingang (EL) des Logikteils (LT) und mit dem ersten Eingang (ELG1) des dritten Teils (LG) der Auswerteschaltung (AS) ver­ bunden sind.
12. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der dritte Teil (LG) der Auswerteschaltung (AS) ein Logikglied mit zwei Eingängen (ELG1, ELG2) aufweist, dessen erster Eingang (ELG1) mit dem Aus an des zweiten Teils (EM) der Aus­ werteschaltung (AS) und dessen zweiter Eingang (ELG2) mit dem Ausgang (AL) des Logikteils (LT) der integrier­ ten Schaltung (IC) verbunden ist.
13. Integrierter Schaltkreis nach Anspruch 12, dadurch gekennzeichnet, daß das Logikglied (LG) als Flip-Flop (FF) ausgebildet ist.
14. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Steuereingänge (E1, E2) des integrierten Schaltkreises (IC) über Ta­ ster (TA1, TA2) aktiviert werden.
15. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Steuereingänge (E1, E2) des integrierten Schaltkreises (IC) über Schalter aktiviert werden.
DE19914134031 1991-10-15 1991-10-15 Integrierter schaltkreis mit einem logikteil Ceased DE4134031A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19914134031 DE4134031A1 (de) 1991-10-15 1991-10-15 Integrierter schaltkreis mit einem logikteil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914134031 DE4134031A1 (de) 1991-10-15 1991-10-15 Integrierter schaltkreis mit einem logikteil

Publications (1)

Publication Number Publication Date
DE4134031A1 true DE4134031A1 (de) 1993-04-22

Family

ID=6442681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914134031 Ceased DE4134031A1 (de) 1991-10-15 1991-10-15 Integrierter schaltkreis mit einem logikteil

Country Status (1)

Country Link
DE (1) DE4134031A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994028477A1 (en) * 1993-05-21 1994-12-08 Rambus, Inc. Method and apparatus for power control in devices
EP0950564A3 (de) * 1998-04-18 2005-10-12 ATMEL Germany GmbH Elektronischer Blinkgeber

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285043A (en) * 1976-09-21 1981-08-18 Sharp Kabushiki Kaisha Power transmission controller for electronic calculators
US4455623A (en) * 1979-03-27 1984-06-19 Robert Bosch Gmbh Apparatus for decreasing current consumption of microprocessors in battery-energized systems
DE3643546A1 (de) * 1985-12-20 1987-06-25 Mitsubishi Electric Corp Innere potentialerzeugerschaltung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285043A (en) * 1976-09-21 1981-08-18 Sharp Kabushiki Kaisha Power transmission controller for electronic calculators
US4455623A (en) * 1979-03-27 1984-06-19 Robert Bosch Gmbh Apparatus for decreasing current consumption of microprocessors in battery-energized systems
DE3643546A1 (de) * 1985-12-20 1987-06-25 Mitsubishi Electric Corp Innere potentialerzeugerschaltung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Batterieschutz durch Betriebszeitbegrenzung. In: Elektronik, H.7, 4.4.1986, S.123-124 *
REFERENCE VOLTAGE GENERATOR FOR DYNAMIC MEMORIES. In. IBM Technical Disclosure Bulletin, Vol.33, No.4, Sept. 1990, S.181-182 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994028477A1 (en) * 1993-05-21 1994-12-08 Rambus, Inc. Method and apparatus for power control in devices
EP0950564A3 (de) * 1998-04-18 2005-10-12 ATMEL Germany GmbH Elektronischer Blinkgeber

Similar Documents

Publication Publication Date Title
DE3926178A1 (de) Aufweck-schaltungsanordnung fuer einen mikroprozessor
WO1999031568A1 (de) Elektronische schaltungsandordnung zum beaufschlagen eines mikroprozessors mit weck- und aktionssignalen
DE2922020A1 (de) Speiseschaltung fuer eine photographische kamera
DE2902867C2 (de)
DE1809805C3 (de) Batterie-Ladegerät
DE4134031A1 (de) Integrierter schaltkreis mit einem logikteil
DE69508659T2 (de) Steuerschaltung für den teilweisen Standby-Betrieb einer Vorspannungsquelle
DE4020187C2 (de)
DE3044658C2 (de) Schaltungsanordnung zum unterbrechungsfreien Umschalten eines Verbrauchers auf eine Reserve-Stromquelle
DE69502057T2 (de) Steuerschaltung für eine Vorspannungsquelle
DE3115682A1 (de) Batteriebetriebenes elektronisches geraet mit sicherung der spannungsversorgung fuer teilfunktionen
EP1209477A2 (de) Schaltungsanordnung zur Erfassung des Zustandes von mindestens einem elektrischen Betätigungselement
DE69020100T2 (de) Speiseschaltung für Gleichspannungsregler mit spannungserhöhender Schaltanordnung.
EP0289730A2 (de) Vorrichtung zur Überwachung elektronischer Geräte
DE2364823A1 (de) Laststeuerungs-zeitgeber
DE2627132C2 (de) Elektronischer Zeitschalter
DE4343011C2 (de) Einrichtung zur Spannungsversorgung für eine Prozessoreinheit
DE19707819B4 (de) Schaltungsanordnung mit Sicherheitsfunktion
DE2308942C3 (de) Abschalteinrichtung für einen Wecker
EP0999493A2 (de) Schaltungsanordnung zur Spannungsüberwachung und Erzeugung eines Rücksetzsignals
DE2925177C2 (de) Schaltung zur Verzögerung der Betätigung eines Relaiskontaktes
DE19913933A1 (de) Schaltungsanordnung und Verfahren zum Anschalten eines Verbrauchers
DE3210270C2 (de) Elektronischer Schalter
AT261038B (de) Transistorisierter Zeitschalter
DE2339583C2 (de) Anlaufschaltung für ein Fernsehempfangsgerät, dessen Empfängerschaltungen über den Zeilentransformator mit Strom versorgt werden, und Ausbildung eines dafür geeigneten Schalters

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR

8120 Willingness to grant licenses paragraph 23
8131 Rejection