DE4129654B4 - Rückseitenkontakt für einen Halbleiterkörper - Google Patents

Rückseitenkontakt für einen Halbleiterkörper Download PDF

Info

Publication number
DE4129654B4
DE4129654B4 DE19914129654 DE4129654A DE4129654B4 DE 4129654 B4 DE4129654 B4 DE 4129654B4 DE 19914129654 DE19914129654 DE 19914129654 DE 4129654 A DE4129654 A DE 4129654A DE 4129654 B4 DE4129654 B4 DE 4129654B4
Authority
DE
Germany
Prior art keywords
metal
semiconductor
layer
barrier
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19914129654
Other languages
English (en)
Other versions
DE4129654A1 (de
Inventor
Ernst Dr. Nirschl
Gisela Lang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of DE4129654A1 publication Critical patent/DE4129654A1/de
Application granted granted Critical
Publication of DE4129654B4 publication Critical patent/DE4129654B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Rückseitenkontakt auf einem Halbleiterkörper zum elektrisch leitenden Befestigen eines Halbleiterchips auf einem Träger mittels Die-Bonden, bei dem auf der Rückseite des Halbleiterkörpers ein erstes Metall (2), eine Sperre (5) und ein zweites Metall (4) aufgebracht wird, wobei das zweite Metall (4) beim Die-Bonden in eine flüssige Phase übergeht, dadurch gekennzeichnet, daß die Sperre (5) aus Titan-Wolfram-Nitrid (TiWN) besteht.

Description

  • Die Erfindung betrifft einen Rückseitenkontakt für einen Halbleiter nach dem Oberbegriff des Patentanspruchs 1.
  • In der Halbleitertechnik, insbesondere bei den III-V-Halbleitern, die hier als Beispiele herangezogen werden, sind als Rückseitenkontakte für Halbleiterbauelemente neben Einfachmetallisierungen häufig Metallisierungsfolgen notwendig, um den Halbleiter-Chip elektrisch leitend auf einem Träger befestigen zu können (Die-Bonden).
  • 2 zeigt einen typischen Aufbau für eine Metallisierungsfolge. Auf einem Halbleiter 1 ist ein erstes Metall 2 aufgebracht. Auf dem ersten Metall 2 ist eine Sperre 3 vorgesehen. Auf der Sperre 3 ist ein zweites Metall 4 angeordnet. Aufgabe der Sperre 3 ist es, das erste Metall 2 und das zweite Metall 4 sicher auseinander zu halten. Anderenfalls ergeben sich aus dem direkten Verbund von erstem Metall 2 und zweitem Metall 4 negative Eigenschaften für die ursprünglich gedachte Wirkung der beiden Einzelmetalle 2, 4.
  • Beim Die-Bonden ist typischerweise das erste Metall 2 Gold, wenn die Dotierung des Halbleiters 1 hoch genug ist, oder eine Gold-Zink-Verbindung zur p-Dotierung des Halbleiters 1 oder eine Gold-Germanium-Verbindung zur n-Dotierung des Halbleiters 1 oder Silber im Verbund mit anderen, Metallen zur optischen Reflexion (optischer Spiegel) bei Optohalbleiterbauelementen, beispielsweise bei Optohalbleitersendedioden, mit transparentem Halbleiter-Material. Beim Die-Bonden ist typi scherweise das zweite Metall 4 ein Eutektikum wie z.B. AuGe 88:12 zum Zwecke des Die-Bondens durch Legieren (eutectic bonding).
  • Typische, nicht gewünschte Eigenschaften des direkten Verbunds des ersten Metalls des zweiten Metalls 4 ergeben sich durch den Übergang des Eutektikums in die flüssige Phase beim Legierprozess: Die p-Dotierung wird gestört, da Germanium n-dotierend wirkt und die AuGe-Schmelze des zweiten Metalls 4 den Halbleiter 1 anlöst; die optische Reflexion an der Grenzfläche (Interface) zwischen Halbleiter 1 und erstem Metall 2 wird gestört, da das flüssige Eutektikum des zweiten Metalls 4 das Silber des ersten Metalls 2 und den Halbleiter 1 anlöst und da bei der Erstarrung des flüssigen Eutektikums stark absorbierende Bereiche an der Rückseite des Halbleiterbauelements entstehen.
  • Bekannt ist ein Metallisierungsaufbau mit passiver Sperre 3. Dabei werden die Metallisierungsschichten in zwei Schritten aufgebracht: In einem ersten Schritt wird das erste Metall aufgebracht und strukturiert. In einem zweiten Schritt wird Nickelchrom als passive Sperre 3 aufgebracht und wird auf die Sperre 3 das zweite Metall 4 aufgebracht und werden die Sperre 3 und das zweite Metall 4 gemeinsam strukturiert.
  • Mit der passiven Sperre 3 aus Nickelchrom gibt es vielfältige Probleme: Um eine gute Sperrwirkung zu erzielen, sind gewisse Mindestdicken ab 0,2 μm, besser ab 0,5 μm, erforderlich. Diese dicken Nickelchrom-Schichten üben starke Verspannungen auf die Halbleiterscheiben, zu denen die Halbleiter 1 gehören, aus. Diese Verspannungen machen sich beim Vereinzeln der Halbleiterchips mittels Sägen durch nicht tolerierbare Ausbrüche auf der Rückseite der Halbleiterbauelemente bemerkbar; ein Strukturieren mittels Ätzen ist nur unter hohem Aufwand möglich und die Einhaltung der Maßhaltigkeit ist nur eingeschränkt möglich; die Sperrwirkung ist nicht sicher genug, so dass immer wieder Ausfälle auftreten, z.B. Umdotierungen, die zu unerwünscht hohen Widerständen führen, oder Anlösungen der reflektierenden Metalle, die zu Verlusten der Lichtausbeute bei optischen Halbleiterbauelementen, beispielsweise bei lichtemittierenden Dioden (LED, IRED), führen.
  • Die Druckschrift von Thomson etal. "Use of Diffusion Barriers for improved Reliability 6' als FETs". In: J. Elektrochem. Soc.: Accelerated Brief Communication, Dezember 1997, Seiten 3205 bis 3206, beschreibt eine Titanwolframnitrid-Diffusionsbarriere zwischen einer TiPtAu-Schicht und einer unterliegenden Al/Ti-Gate-Elektrode sowie einer NiAuGeTi-Source-Elektrode.
  • Die Druckschrift JP 52-33 48 8 A2 beschreibt eine Mo-Barriere, die zwischen einer Platin-Schicht die auf einen GaAs-Wafer aufgebracht ist und einer Ni-Schicht, auf die eine Au-Ge-Lotschicht aufgebracht ist, angeordnet ist. Die Mo-Schicht soll dabei die Platin-Schottky-Schicht vor einer Beeinträchtigung durch die AuGe-Lotschicht schützen. Die Ni-Schicht erhöht die Haftung zwischen der Mo-Barriere und der Lotschicht.
  • Aus der Druckschrift US 4,553,154 ist ein Vorderseitenkontakt bekannt, mit einer Barrierenschichtfolge aus TiN/Ti/TiN zwischen einer aufliegenden Aluminiumschicht und einer unterliegenden AuBe-Schicht, die auf ein GaAs-Substrat aufgebracht ist. Die TiN/Ti/TiN-Schichtfolge dient dabei als Diffusionsbarriere.
  • Die Druckschrift US 4,772,935 beschreibt einen Die-Bondingprozess für das Bonden eines Siliziumwafers auf einen Träger. Dabei wird auf die Rückseite des Siliziumwafers eine Gold-Legierungsschicht, eine Titan-Haftschicht, eine Wolfram-Barrierenschicht und eine Goldbondschicht aufgebracht. Der auf diese Weise beschichtete Wafer wird dann mittels einer Gold- Zinn-Lotform auf den Träger gebondet. Die Wolframbarrierenschicht hat dabei die Aufgabe, die Migration von Silizium in die Goldschicht zu verhindern.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Rückseitenkontakt der eingangs genannten Art anzugeben, der ein wirtschaftliches Herstellverfahren, einen kleinen elektrischen Widerstand, ein einfaches Strukturierverfahren und Stabilität während der Weiterverarbeitung und während des Betriebs des Halbleiterbauelements vor allem bei höheren Temperaturen und elektrischen Strömen, je nach Anwendungsfall unterschiedlich gewichtet, in optimaler Weise ermöglicht.
  • Diese Teilaufgaben können technisch in verschiedener Art und Weise erfüllt werden: Ein wirtschaftliches Herstellverfahren kann durch Aufdampfen, Sputtern, Galvanik erzielt werden; ein kleiner elektrischer Widerstand kann durch Verwendung von Metallen, Metallverbindungen, Legierungen, Nitride, Carbide erreicht werden; ein einfaches Strukturierverfahren kann durch Fotolithographie und anschließendes Entfernen der Schicht durch Nasschemie, Plasmaätzen, Sputterätzen oder Abhebetechnik erzielt werden; Stabilität während der Weiterverarbeitung und während des Betriebs des Halbleiterbauelements vor allem bei höheren Temperaturen und elektrischen Strömen kann durch passive Sperren (passive barrier), Opfersperren (sacrificial barrier), Verfüllungssperren (stuffed barrier) erreicht werden.
  • Erfindungsgemäß wird die zugrundeliegende Aufgabe durch einen Rückseitenkontakt nach dem Patentanspruch 1 gelöst.
  • Ausgestaltungen und Vorteile der Erfindung sind in den Unteransprüchen und der Beschreibung angegeben.
  • Erfindungsgemäß wird als Sperre eine Verfüllungssperre aus Titan-Wolfram-Nitrid eingeführt. Bewährt haben sich Verfahren zur Herstellung einer erfindungsgemäßen Metallisierung mit Sputtertargets mit Zusammensetzungen von 10 % Titan und 90 Wolfram mit einer Stickstoffzugabe von 5–20 % im Argon-Sputtergas bei niedergeschlagenen Schichtdicken von 0,1 bis 1 μm.
  • Die Erfindung ist anhand der Zeichnungen näher erläutert.
  • 1 zeigt einen Rückseitenkontakt nach der Erfindung.
  • 2 erläutert das technische Problem anhand einer bekannten Metallisierung.
  • 1 zeigt eine Rückseitenkontakt-Metallisierung nach der Erfindung, bei der auf einem Halbleiter 1 ein erstes Metall 2 aufgebracht ist. Auf dem ersten Metall 2 ist eine Sperre 5 aus Titan-Wolfram-Nitrid vorgesehen. Auf der Sperre 5 ist ein zweites Metall 4 angeordnet. Als Haftvermittler kann zwischen der Sperre 5 und dem zweiten Metall 4 eine Schicht 6 vorgesehen sein. Im allgemeinen kann jedoch auf die Schicht 6 verzichtet werden. Als Haftvermittler für die Schicht 6 kann Titan verwendet werden. Eine Metallisierung nach 1 bietet folgende Vorteile: Geringer Aufwand beim Aufbringen der gesamten Metallisierung. Bei entsprechender Auslegung der zur Herstellung der Metallisierung verwendeten Vorrichtung können alle Schichten der Metallisierung in einer einzigen Anlage, vorzugsweise in einer Sputteranlage, aufgebracht werden; eine Metallisierung nach 1 ermöglicht ein einfaches Strukturieren der Sperre 5 mit hoher Maßhaltigkeit durch nasschemisches Ätzen mit beispielsweise H2O2/NH4OH-Lösungen oder durch Plasmaätzen in CF4/O2-Gas; bei der Weiterverarbeitung des Halbleiterbauelements, zu dem der Halbleiter 1 gehört, besteht kein Risiko durch höhere Temperaturen, da die Titan-Wolfram-Nitrid-Schicht sich bei Temperaturen von selbst 550° nicht verändert und da solche Temperaturbelastungen bei den nachfolgenden Schritten der Bauelementeherstellung wie insbesondere beim Die-Bonden mittels Legieren nicht auftreten; die Sperre 5 separiert die flüssige Phase des Eutektikums des zweiten Metalls 4 sicher vom ersten Metall 2, so dass keine schädliche Einwirkung durch Anlösen des ersten Metalls 2 und des Halbleiters 1 entsteht; beim Vereinzeln der Halbleiter- Chips braucht nicht Rücksicht auf die Sperrschicht 5 genommen zu werden; beim Vereinzeln der Halbleiter-Chips kann ohne besonderen Aufwand gesägt werden.
  • Auf einen Halbleiterkörper 1 mit einem Substrat aus Galliumarsenid und mit einer Epitaxieschicht aus Galliumarsenid kann auf die Rückseite eine Metallisierung mit einem ersten Metall 1 aus Gold mit einer Dicke von einem Mikrometer, mit einer Sperre 5 aus Titan-Wolfram-Nitrid mit einer Dicke von 200 nm, ein Haftvermittler aus Titan mit einer Dicke von 30 nm und ein zweites Metall aus AuGe 88:12 mit einer Dicke von 1,8 μm aufgebracht werden. In einem zweiten Ausführungsbeispiel kann das erste Metall 2 aus drei übereinanderliegenden Schichten bestehen, nämlich aus einer Gold-Germanium-Schicht mit einer Dicke von 50 nm, aus einer Silberschicht mit einer Dicke von 120 nm, aus einer Goldschicht mit einer Dicke von 230 nm. Die Sperre 5 aus Titan-Wolfram-Nitrid kann eine Dicke von 200 nm aufweisen. Ein Haftvermittler 6 aus Titan kann eine Dicke von 100 nm besitzen. Das zweite Metall 4 kann aus Gold-Germanium mit einer Dicke von 1,8 μm bestehen.
  • Wenn zwei übereinanderliegende Schichten der Metallisierung im wesentlichen in einem Schritt aufgebracht wird, ist die Grenzfläche (Interface) zwischen diesen beiden Schichten sauber und wohl definiert. Dabei ergeben sich auch keine Haftungsprobleme zwischen diesen beiden Schichten. Daher ist es vorteilhaft, mindestens zwei übereinanderliegende Schichten der Metallisierung, vorzugsweise jedoch sämtliche Schichten der Metallisierung im wesentlichen in einem Schritt aufzubringen, zu strukturieren und zu tempern.
  • Eine Metallisierung nach 1 ist temperaturstabil.
  • Die Sperre 5 aus Titan-Wolfram-Nitrid dient als Sperre zwischen einem Metall und einer Schmelze.
  • Die Grenzfläche zwischen dem ersten Metall 2 und dem Halbleiter 1 beeinflußt optische Eigenschaften, wenn der Halbleiter 1 zu einem optischen Halbleiterbauelement gehört. Die Sperre 5 verhindert, daß das zweite Metall 4 in schädlicher Weise die optischen Eigenschaften des Halbleiterbauelements beeinträchtigt.
  • Wenn alle Schichten der Metallisierung nach 1 im wesentlichen in einem Schritt aufgebracht werden, besitzt die Metallisierung eine hohe Qualität. Da die Scheiben während des Verfahrens zur Herstellung der Metallisierung nicht aus dem Vakuum der Anlage zur Herstellung der Metallisierung kommen, können keine Kontaminationen aus der Luft auftreten, was die Bildung schädlicher Interface-Schichten zwischen den einzelnen Metallschichten verhindert. Weiterhin lassen sich die Eigenschaften der Sperre durch Änderung der Zusammensetzung und Dicke der Sperre 5 einstellen. Z. B. läßt sich der elektrische Widerstand durch den Stickstoffgehalt der Sperre 5 festlegen. Beispielsweise läßt sich die sichere Absperrung einer etwas rauheren Oberfläche eines Metalls durch Erhöhung der Dicke der Sperre erzielen.
  • Die Erfindung eignet sich für Halbleiterchips, vor allem für III-V-Halbleiter, insbesondere für Halbleiterchips der Optoelektronik, beispielsweise für IRED's.
  • Titan-Wolfram-Nitrid eignet sich besonders zum Trennen von Flüssigphasen und Festphasen, beispielsweise beim Legieren oder Löten.

Claims (4)

  1. Rückseitenkontakt auf einem Halbleiterkörper zum elektrisch leitenden Befestigen eines Halbleiterchips auf einem Träger mittels Die-Bonden, bei dem auf der Rückseite des Halbleiterkörpers ein erstes Metall (2), eine Sperre (5) und ein zweites Metall (4) aufgebracht wird, wobei das zweite Metall (4) beim Die-Bonden in eine flüssige Phase übergeht, dadurch gekennzeichnet, daß die Sperre (5) aus Titan-Wolfram-Nitrid (TiWN) besteht.
  2. Rückseitenkontakt nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper aus einem III-V-Halbleitermaterial besteht.
  3. Rückseitenkontakt nach Anspruch 1, dadurch gekennzeichnet, daß zwischen Sperre (5) und dem zweiten Metall (4) ein Haftvermittler (6) vorgesehen ist.
  4. Rückseitenkontakt nach Anspruch 1, dadurch gekennzeichnet, daß das erste Metall (2) aus Au besteht und auf der Oberfläche eines GaAs Substrates aufgebracht ist und daß das zweite Metall (4) aus einer AuGe-Legierung besteht.
DE19914129654 1990-09-28 1991-09-06 Rückseitenkontakt für einen Halbleiterkörper Expired - Lifetime DE4129654B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP90118719 1990-09-28
EP90118719.5 1990-09-28

Publications (2)

Publication Number Publication Date
DE4129654A1 DE4129654A1 (de) 1992-04-09
DE4129654B4 true DE4129654B4 (de) 2004-11-25

Family

ID=8204547

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914129654 Expired - Lifetime DE4129654B4 (de) 1990-09-28 1991-09-06 Rückseitenkontakt für einen Halbleiterkörper

Country Status (1)

Country Link
DE (1) DE4129654B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10329364B4 (de) * 2003-06-30 2007-10-11 Osram Opto Semiconductors Gmbh Elektrischer Kontakt für ein optoelekronisches Bauelement und Verfahren zu dessen Herstellung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553154A (en) * 1981-01-13 1985-11-12 Sharp Kabushiki Kaisha Light emitting diode electrode
EP0279588A2 (de) * 1987-02-19 1988-08-24 Advanced Micro Devices, Inc. Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
JPH05233488A (ja) * 1992-02-14 1993-09-10 Nec Corp 電子メールの遠隔配置無人ファクシミリ出力システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553154A (en) * 1981-01-13 1985-11-12 Sharp Kabushiki Kaisha Light emitting diode electrode
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
EP0279588A2 (de) * 1987-02-19 1988-08-24 Advanced Micro Devices, Inc. Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
JPH05233488A (ja) * 1992-02-14 1993-09-10 Nec Corp 電子メールの遠隔配置無人ファクシミリ出力システム

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 52-33488 A2. Derwent Abstract, AN 77-29734Y *
JP 53-52362 A2. Derwent Abstract, AN 78-44823A *
KIM, T. and CHUNG, D.D.L.: The effects of germa- nium concentration on the compound formation an morphology of gold-based contacts to gallium arsenide. In: J.Vac.Sci., Technol. B 4 (3), May/Jun 1986, pp. 762-8 *
THOMSON, J.A. and REMBA, R.D.: Use of Diffusion Barriers for Improved Rehability GaAs FET's. In: J.Electrochem.Soc., Accelerated Brief Communica- tions, Dec. 1987, pp. 3205-6 *

Also Published As

Publication number Publication date
DE4129654A1 (de) 1992-04-09

Similar Documents

Publication Publication Date Title
EP0607180B1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE102005029246B4 (de) Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
WO2009079969A1 (de) Verfahren zum herstellen eines optoelektronischen bauelementes in dünnschichttechnik
DE102005040527A1 (de) Halbleitervorrichtung, ihr Herstellungsverfahren und Elektronikkomponenteneinheit
DE102013110853B4 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
EP0985235A1 (de) Verfahren zur herstellung eines lichtemittierenden bauelementes
WO2009146689A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE112005003476T5 (de) Substratentfernungsprozess für LEDs mit hoher Lichtausbeute
DE102005053274A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
DE102007015115A1 (de) Lötschicht und Substrat bzw. Submount zum Kontaktieren von elektronischen Bauelementen unter Verwendung derselben
DE102014112864A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE10203801A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3200788C2 (de)
EP1794816B1 (de) Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
DE102015100491B4 (de) Vereinzelung von Halbleiter-Dies mit Kontaktmetallisierung durch elektroerosive Bearbeitung
EP1592070B1 (de) Strahlungsemittierendes und/oder -empfangendes Halbleiterbauelement und Verfahren zur strukturierten Aufbringung eines Kontakts auf einen Halbleiterkörper
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE602004010061T2 (de) Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
DE102015105438A1 (de) Monolithische Diodenlaseranordnung
DE10350707B4 (de) Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
GB2221570A (en) Bonding a semiconductor to a heat sink
DE4129654B4 (de) Rückseitenkontakt für einen Halbleiterkörper
WO2016016098A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips
WO2009079982A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
DE19651528B4 (de) Chipanordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right