DE4129654A1 - Metallisierung, insbesondere zum legieren, fuer einen halbleiter - Google Patents
Metallisierung, insbesondere zum legieren, fuer einen halbleiterInfo
- Publication number
- DE4129654A1 DE4129654A1 DE19914129654 DE4129654A DE4129654A1 DE 4129654 A1 DE4129654 A1 DE 4129654A1 DE 19914129654 DE19914129654 DE 19914129654 DE 4129654 A DE4129654 A DE 4129654A DE 4129654 A1 DE4129654 A1 DE 4129654A1
- Authority
- DE
- Germany
- Prior art keywords
- metal
- barrier
- semiconductor
- metallization
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
- H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung betrifft eine Metallisierung, insbesondere zum
Legieren, für einen Halbleiter nach dem Oberbegriff des Patent
anspruchs 1.
In der Halbleitertechnik, insbesondere bei den III-V-Halbleitern,
die hier als Beispiele herangezogen werden, sind als Rückseiten
kontakte für Halbleiterbauelemente neben Einfachmetallisierungen
häufig Metallisierungsfolgen notwendig, um den Halbleiter-Chip
elektrisch leitend auf einem Träger befestigen zu können (Die-
Bonden).
Fig. 2 zeigt einen typischen Aufbau für eine Metallisierungsfolge.
Auf einem Halbleiter 1 ist ein erstes Metall 2 aufgebracht. Auf
dem ersten Metall 2 ist eine Sperre 3 vorgesehen. Auf der Sperre
3 ist ein zweites Metall 4 angeordnet. Aufgabe der Sperre 3 ist
es, das erste Metall 2 und das zweite Metall 4 sicher auseinander
zu halten. Anderenfalls ergeben sich aus dem direkten Verbund
von erstem Metall 2 und zweitem Metall 4 negative Eigenschaften
für die ursprünglich gedachte Wirkung der beiden Einzelmetalle
2, 4.
Beim Die-Bonden ist typischerweise das erste Metall 2 Gold, wenn
die Dotierung des Halbleiters 1 hoch genug ist, oder eine Gold-
Zink-Verbindung zur p-Dotierung des Halbleiters 1 oder eine
Gold-Germanium-Verbindung zur n-Dotierung des Halbleiters 1 oder
Silber im Verbund mit anderen Metallen zur optischen Reflexion
(optischer Spiegel) bei Optohalbleiterbauelementen, beispiels
weise bei Optohalbleitersendedioden, mit transparentem Halblei
ter-Material. Beim Die-Bonden ist typischerweise das zweite
Metall 4 ein Eutektikum wie z. B. AuGe 88 : 12 zum Zwecke des
DIE-Bondens durch Legieren (eutectic bonding).
Typische, nicht gewünschte Eigenschaften des direkten Verbunds
des ersten Metalls des zweiten Metalls 4 ergeben sich durch den
Übergang des Eutektikums in die flüssige Phase beim Legierprozeß:
Die p-Dotierung wird gestört, da Germanium n-dotierend wirkt und
die AuGe-Schmelze des zweiten Metalls 4 den Halbleiter 1 anlöst;
die optische Reflexion an der Grenzfläche (Interface) zwischen
Halbleiter 1 und erstem Metall 2 wird gestört, da das flüssige
Eutektikum des zweiten Metalls 4 das Silber des ersten Metalls
2 und den Halbleiter 1 anlöst und da bei der Erstarrung des
flüssigen Eutektikums stark absorbierende Bereiche an der Rück
seite des Halbleiterbauelements entstehen.
Bekannt ist ein Metallisierungsaufbau mit passiver Sperre 3.
Dabei werden die Metallisierungsschichten in zwei Schritten auf
gebracht: In einem ersten Schritt wird das erste Metall aufge
bracht und strukturiert. In einem zweiten Schritt wird Nickel
chrom als passive Sperre 3 aufgebracht und wird auf die Sperre
3 das zweite Metall 4 aufgebracht und werden die Sperre 3 und
das zweite Metall 4 gemeinsam strukturiert.
Mit der passiven Sperre 3 aus Nickelchrom gibt es vielfältige
Probleme: Um eine gute Sperrwirkung zu erzielen, sind gewisse
Mindestdicken ab 0,2 µm, besser ab 0,5 µm, erforderlich. Diese
dicken Nickelchrom-Schichten üben starke Verspannungen auf die
Halbleiterscheiben, zu denen die Halbleiter 1 gehören, aus.
Diese Verspannungen machen sich beim Vereinzeln der Halbleiter
chips mittels Sägen durch nicht tolerierbare Ausbrüche auf der
Rückseite der Halbleiterbauelemente bemerkbar; ein Strukturieren
mittels Ätzen ist nur unter hohem Aufwand möglich und die Ein
haltung der Maßhaltigkeit ist nur eingeschränkt möglich; die
Sperrwirkung ist nicht sicher genug, so daß immer wieder Ausfälle
auftreten, z. B. Umdotierungen, die zu unerwünscht hohen Wider
ständen führen, oder Anlösungen der reflektierenden Metalle, die
zu Verlusten der Lichtausbeute bei optischen Halbleiterbauelemen
ten, beispielsweise bei lichtemittierenden Dioden (LED, IRED),
führen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Me
tallisierung der eingangs genannten Art anzugeben, die ein
wirtschaftliches Herstellverfahren, einen kleinen elektrischen
Widerstand, ein einfaches Strukturierverfahren und Stabilität
während der Weiterverarbeitung und während des Betriebs des Halb
leiterbauelements vor allem bei höheren Temperaturen und elek
trischen Strömen, je nach Anwendungsfall unterschiedlich ge
wichtet, in optimaler Weise ermöglicht.
Diese Teilaufgaben können technisch in verschiedener Art und
Weise erfüllt werden: Ein wirtschaftliches Herstellverfahren
kann durch Aufdampfen, Sputtern, Galvanik erzielt werden; ein
kleiner elektrischer Widerstand kann durch Verwendung von Metal
len, Metallverbindungen, Legierungen, Nitride, Carbide erreicht
werden; ein einfaches Strukturierverfahren kann durch Fotolitho
graphie und anschließendes Entfernen der Schicht durch Naßchemie,
Plasmaätzen, Sputterätzen oder Abhebetechnik erzielt werden;
Stabilität während der Weiterverarbeitung und während des Be
triebs des Halbleiterbauelements vor allem bei höheren Tempera
turen und elektrischen Strömen kann durch passive Sperren (passive
barrier), Opfersperren (sacrificial barrier), Verfüllungssperren
(stuffed barrier) erreicht werden.
Erfindungsgemäß wird die zugrundeliegende Aufgabe durch eine
Metallisierung nach dem Patentanspruch 1 gelöst.
Ausgestaltungen und Vorteile der Erfindung sind in den Unteran
sprüchen und der Beschreibung angegeben.
Erfindungsgemäß wird als Sperre eine Verfüllungssperre aus
Titan-Wolfram-Nitrid eingeführt. Bewährt haben sich Verfahren
zur Herstellung einer erfindungsgemäßen Metallisierung mit
Sputtertargets mit Zusammensetzungen von 10% Titan und 90%
Wolfram mit einer Stickstoffzugabe von 5-20% im Argon-Sputter
gas bei niedergeschlagenen Schichtdicken von 0,1 bis 1µm.
Die Erfindung ist anhand der Zeichnung näher erläutert.
Fig. 1 zeigt eine Metallisierung nach der Erfindung.
Fig. 2 erläutert das technische Problem anhand einer bekannten
Metallisierung.
Fig. 1 zeigt eine Metallisierung nach der Erfindung, bei der auf
einem Halbleiter 1 ein erstes Metall 2 aufgebracht ist. Auf dem
ersten Metall 2 ist eine Sperre 5 aus Titan-Wolfram-Nitrid vor
gesehen. Auf der Sperre 5 ist ein zweites Metall 4 angeordnet.
Als Haftvermittler kann zwischen der Sperre 5 und dem zweiten
Metall 4 eine Schicht 6 vorgesehen sein. Im allgemeinen kann je
doch auf die Schicht 6 verzichtet werden. Als Haftvermittler
für die Schicht 6 kann Titan verwendet werden. Eine Metalli
sierung nach Fig. 1 bietet folgende Vorteile: Geringer Aufwand
beim Aufbringen der gesamten Metallisierung. Bei entsprechender
Auslegung der zur Herstellung der Metallisierung verwendeten
Vorrichtung können alle Schichten der Metallisierung in einer
einzigen Anlage, vorzugsweise in einer Sputteranlage, aufge
bracht werden; eine Metallisierung nach Fig. 1 ermöglicht ein
einfaches Strukturieren der Sperre 5 mit hoher Maßhaltigkeit
durch naßchemisches Ätzen mit beispielsweise H2O2/NH4OH-Lösungen
oder durch Plasmaätzen in CF4/O2-Gas; bei der Weiterverarbeitung
des Halbleiterbauelements, zu dem der Halbleiter 1 gehört, be
steht kein Risiko durch höhere Temperaturen, da die Titan-Wol
fram-Nitrid-Schicht sich bei Temperaturen von selbst 550° nicht
verändert und da solche Temperaturbelastungen bei den nachfol
genden Schritten der Bauelementeherstellung wie insbesondere
beim Die-Bonden mittels Legieren nicht auftreten; die Sperre 5
separiert die flüssige Phase des Eutektikums des zweiten Metalls
4 sicher vom ersten Metall 2, so daß keine schädliche Einwir
kung durch Anlösen des ersten Metalls 2 und des Halbleiters
entsteht; beim Vereinzeln der Halbleiter-Chips braucht nicht
Rücksicht auf die Sperrschicht 5 genommen zu werden; beim Ver
einzeln der Halbleiter-Chips kann ohne besonderen Aufwand ge
sägt werden.
Auf einen Halbleiterkörper 1 mit einem Substrat aus Galliumarsenid
und mit einer Epitaxieschicht aus Galliumarsenid kann auf die
Rückseite eine Metallisierung mit einem ersten Metall 1 aus
Gold mit einer Dicke von einem Mikrometer, mit einer Sperre 5
aus Titan-Wolfram-Nitrid mit einer Dicke von 200 nm, ein Haft
vermittler aus Titan mit einer Dicke von 30 nm und ein zweites
Metall aus AuGe 88 : 12 mit einer Dicke von 1,8 µm aufgebracht
werden. In einem zweiten Ausführungsbeispiel kann das erste
Metall 2 aus drei übereinanderliegenden Schichten bestehen,
nämlich aus einer Gold-Germanium-Schicht mit einer Dicke von
50 nm, aus einer Silberschicht mit einer Dicke von 120 nm, aus
einer Goldschicht mit einer Dicke von 230 nm. Die Sperre 5 aus
Titan-Wolfram-Nitrid kann eine Dicke von 200 nm aufweisen. Ein
Haftvermittler 6 aus Titan kann eine Dicke von 100 nm besitzen.
Das zweite Metall 4 kann aus Gold-Germanium mit einer Dicke von
1,8 µm bestehen.
Wenn zwei übereinanderliegende Schichten der Metallisierung im
wesentlichen in einem Schritt aufgebracht wird, ist die Grenz
fläche (Interface) zwischen diesen beiden Schichten sauber und
wohl definiert. Dabei ergeben sich auch keine Haftungsprobleme
zwischen diesen beiden Schichten. Daher ist es vorteilhaft,
mindestens zwei übereinanderliegende Schichten der Metalli
sierung, vorzugsweise jedoch sämtliche Schichten der Metalli
sierung im wesentlichen in einem Schritt aufzubringen, zu struk
turieren und zu tempern.
Eine Metallisierung nach Fig. 1 ist temperaturstabil.
Die Sperre 5 aus Titan-Wolfram-Nitrid dient als Sperre zwischen
einem Metall und einer Schmelze.
Die Grenzfläche zwischen dem ersten Metall 2 und dem Halbleiter 1
beeinflußt optische Eigenschaften, wenn der Halbleiter 1 zu
einem optischen Halbleiterbauelement gehört. Die Sperre 5 ver
hindert, daß das zweite Metall 4 in schädlicher Weise die opti
schen Eigenschaften des Halbleiterbauelements beeinträchtigt.
Wenn alle Schichten der Metallisierung nach Fig. 1 im wesentli
chen in einem Schritt aufgebracht werden, besitzt die Metalli
sierung eine hohe Qualität. Da die Scheiben während des Verfah
rens zur Herstellung der Metallisierung nicht aus dem Vakuum der
Anlage zur Herstellung der Metallisierung kommen, können keine
Kontaminationen aus der Luft auftreten, was die Bildung schädli
cher Interface-Schichten zwischen den einzelnen Metallschichten
verhindert. Weiterhin lassen sich die Eigenschaften der Sperre
durch Änderung der Zusammensetzung und Dicke der Sperre 5 ein
stellen. Z. B. läßt sich der elektrische Widerstand durch den
Stickstoffgehalt der Sperre 5 festlegen. Beispielsweise läßt
sich die sichere Absperrung einer etwas rauheren Oberfläche
eines Metalls durch Erhöhung der Dicke der Sperre erzielen.
Die Erfindung eignet sich für Halbleiterchips, vor allem für
III-V-Halbleiter, insbesondere für Halbleiterchips der Opto
elektronik, beispielsweise für IRED′s.
Die Erfindung eignet sich besonders für Rückseitenkontakte.
Titan-Wolfram-Nitrid eignet sich besonders zum Trennen von
Flüssigphasen und Festphasen, beispielsweise beim Legieren oder
Löten.
Claims (5)
1. Metallisierung, insbesondere zum Legieren, für einen Halblei
ter (1), bei der auf eine Halbleiteroberfläche ein erstes Me
tall (2), eine Sperre und ein zweites Metall (4) aufgebracht
sind,
dadurch gekennzeichnet, daß die Sperre
(5) zwischen dem ersten Metall (2) und dem zweiten Metall (4)
aus Titan-Wolfram-Nitrid (TiWN) besteht.
2. Metallisierung nach Anspruch 1,
gekennzeichnet durch ein Eutektikum als
zweites Metall (4).
3. Verfahren zur Herstellung einer Metallisierung nach Anspruch
1 oder 2,
gekennzeichnet durch Aufbringen der Sperre
(5) und des zweiten Metalls (4) im wesentlichen in einem
Schritt.
4. Verfahren nach Anspruch 3,
gekennzeichnet durch Aufbringen des ersten
Metalls (2), der Sperre (5) und des zweiten Metalls (4) im
wesentlichen in einem Schritt.
5. Verfahren zur Herstellung einer Metallisierung nach Anspruch
1 oder 2,
gekennzeichnet durch Aufbringen eines
Haftvermittlers (6) zwischen Sperre (5) und zweitem Metall (4).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP90118719.5 | 1990-09-28 | ||
EP90118719 | 1990-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4129654A1 true DE4129654A1 (de) | 1992-04-09 |
DE4129654B4 DE4129654B4 (de) | 2004-11-25 |
Family
ID=8204547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914129654 Expired - Lifetime DE4129654B4 (de) | 1990-09-28 | 1991-09-06 | Rückseitenkontakt für einen Halbleiterkörper |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4129654B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10329364A1 (de) * | 2003-06-30 | 2005-02-03 | Osram Opto Semiconductors Gmbh | Elektrischer Kontakt für ein optoelekronisches Bauelement und Verfahren zu dessen Herstellung |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4553154A (en) * | 1981-01-13 | 1985-11-12 | Sharp Kabushiki Kaisha | Light emitting diode electrode |
EP0279588A2 (de) * | 1987-02-19 | 1988-08-24 | Advanced Micro Devices, Inc. | Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung |
US4927505A (en) * | 1988-07-05 | 1990-05-22 | Motorola Inc. | Metallization scheme providing adhesion and barrier properties |
JPH05233488A (ja) * | 1992-02-14 | 1993-09-10 | Nec Corp | 電子メールの遠隔配置無人ファクシミリ出力システム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4772935A (en) * | 1984-12-19 | 1988-09-20 | Fairchild Semiconductor Corporation | Die bonding process |
-
1991
- 1991-09-06 DE DE19914129654 patent/DE4129654B4/de not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4553154A (en) * | 1981-01-13 | 1985-11-12 | Sharp Kabushiki Kaisha | Light emitting diode electrode |
EP0279588A2 (de) * | 1987-02-19 | 1988-08-24 | Advanced Micro Devices, Inc. | Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung |
US4927505A (en) * | 1988-07-05 | 1990-05-22 | Motorola Inc. | Metallization scheme providing adhesion and barrier properties |
JPH05233488A (ja) * | 1992-02-14 | 1993-09-10 | Nec Corp | 電子メールの遠隔配置無人ファクシミリ出力システム |
Non-Patent Citations (4)
Title |
---|
JP 52-33488 A2. Derwent Abstract, AN 77-29734Y * |
JP 53-52362 A2. Derwent Abstract, AN 78-44823A * |
KIM, T. and CHUNG, D.D.L.: The effects of germa- nium concentration on the compound formation an morphology of gold-based contacts to gallium arsenide. In: J.Vac.Sci., Technol. B 4 (3), May/Jun 1986, pp. 762-8 * |
THOMSON, J.A. and REMBA, R.D.: Use of Diffusion Barriers for Improved Rehability GaAs FET's. In: J.Electrochem.Soc., Accelerated Brief Communica- tions, Dec. 1987, pp. 3205-6 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10329364A1 (de) * | 2003-06-30 | 2005-02-03 | Osram Opto Semiconductors Gmbh | Elektrischer Kontakt für ein optoelekronisches Bauelement und Verfahren zu dessen Herstellung |
DE10329364B4 (de) * | 2003-06-30 | 2007-10-11 | Osram Opto Semiconductors Gmbh | Elektrischer Kontakt für ein optoelekronisches Bauelement und Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
DE4129654B4 (de) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1717854B1 (de) | Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips | |
EP2695207B1 (de) | Optoelektronischer halbleiterchip | |
EP0985235B1 (de) | Verfahren zur herstellung eines lichtemittierenden bauelementes | |
DE102008026839A1 (de) | Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik | |
WO2009146689A1 (de) | Optoelektronisches bauelement und verfahren zu dessen herstellung | |
WO2001082384A1 (de) | Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren | |
DE2032872B2 (de) | Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse | |
DE102005040527A1 (de) | Halbleitervorrichtung, ihr Herstellungsverfahren und Elektronikkomponenteneinheit | |
DE69028964T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
EP0024572B1 (de) | Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate | |
DE3200788C2 (de) | ||
DE4405716C2 (de) | Verfahren zur Herstellung von ohmschen Kontakten für Verbindungshalbleiter | |
EP0766355A1 (de) | Verfahren zur Montage eines Halbleiterlaser-Bauelements | |
DE602004010061T2 (de) | Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn | |
DE10350707B4 (de) | Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung | |
DE60028275T2 (de) | Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren | |
DE4129654A1 (de) | Metallisierung, insbesondere zum legieren, fuer einen halbleiter | |
DE3830131C2 (de) | ||
DE1816748C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
WO2016023807A1 (de) | Optoelektronischer halbleiterchip und verfahren zu dessen herstellung | |
DE4129647B4 (de) | Vorderseiten-Metallisierung zum Drahtbonden für ein III-V Halbleiterbauelement und Verfahren | |
EP2223333A2 (de) | Verfahren zur herstellung von halbleiterchips und halbleiterchip | |
DE102004034435A1 (de) | Halbleiterbauelement mit einem auf mindestens einer Oberfläche angeordneten elektrischen Kontakt | |
DE19954319C1 (de) | Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung | |
DE4401858C2 (de) | Verfahren zur Herstellung eines ohmschen Kontaktes auf P-leitenden III-V-Verbindungshalbleiter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |