DE4121974A1 - Festplattencontroller - Google Patents

Festplattencontroller

Info

Publication number
DE4121974A1
DE4121974A1 DE4121974A DE4121974A DE4121974A1 DE 4121974 A1 DE4121974 A1 DE 4121974A1 DE 4121974 A DE4121974 A DE 4121974A DE 4121974 A DE4121974 A DE 4121974A DE 4121974 A1 DE4121974 A1 DE 4121974A1
Authority
DE
Germany
Prior art keywords
hard disk
disk controller
control processor
data
controller according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4121974A
Other languages
English (en)
Other versions
DE4121974C2 (de
Inventor
Wolfgang Michel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
VORTEX COMPUTERSYSTEME GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VORTEX COMPUTERSYSTEME GmbH filed Critical VORTEX COMPUTERSYSTEME GmbH
Priority to DE4121974A priority Critical patent/DE4121974C2/de
Publication of DE4121974A1 publication Critical patent/DE4121974A1/de
Application granted granted Critical
Publication of DE4121974C2 publication Critical patent/DE4121974C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/74Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

Die Erfindung betrifft einen Festplattencontroller zur Ver­ ringerung der Zugriffszeit zu einem Festplattenspeicher nach dem Oberbegriff des Anspruches 1.
In Computersystemen (Großcomputer, mittlere Computer, Perso­ nalcomputer) werden als Massespeicher Festplatten einge­ setzt. Die CPU (central processor unit) des Computers kommu­ niziert mit der Festplatte über einen BUS, über den abzu­ speichernde Daten von der CPU zur Festplatte oder ausgelese­ ne Daten von der Festplatte zur CPU fließen. Aufgrund ihrer mechanischen Konfiguration, der Drehzahl, der Platte, der Masse des Lese-/Schreibkopfes, der Positioniergeschwindig­ keit des Kopfes usw. benötigt das Speichern bzw. Auslesen von Daten eine gewisse Zeitspanne, auch Zugriffszeit ge­ nannt. Die physikalisch bedingte, minimale Zugriffszeit kann nicht unterschritten werden.
Da während eines Programmablaufs mehrfach Daten auf der Festplatte abgelegt bzw. von dieser abgerufen werden, ist die Programmlaufzeit wesentlich durch die Zugriffszeit auf die Festplatte mitbestimmt. Auch schnellste CPU Prozessoren können die Programmlaufzeit nicht wesentlich verkürzen, weil die mechanisch bedingten Zugriffszeiten die mögliche schnel­ le Verarbeitung der angeforderten Daten behindern.
Bei Großcomputern wurde bereits vorgeschlagen, der Festplat­ te einen Festplattencontroller vorzuschalten, der einen Puf­ ferspeicher (Cache-Memory) enthält. Nach einem festzulegen­ den Cache-Algorithmus werden während eines Programmablaufs häufig benutzte Daten erkannt und in dem Cache-Speicher (RAM) abgespeichert. Da bei einem RAM jedes Speicherelement durch ein entsprechendes Adreßwort unmittelbar gelesen bzw. geschrieben werden kann (keine mechanische Trägheit), sind die Zugriffszeiten auf im RAM abgespeicherte Daten um ein Vielfaches geringer, als wenn sie von der Platte ausgelesen werden. Die während eines Programmablaufs häufig benötigten Daten können daher mit deutlich kleineren Zugriffszeiten zur Verfügung gestellt werden, wodurch die Programmlaufzeit ins­ gesamt wesentlich verkürzt werden kann. Einerseits wäre es daher wünschenswert, den Cache-Speicher des Festplattencon­ trollers möglichst groß zu machen, um möglichst viele wäh­ rend eines Programmablaufs benötigte Daten darin abzuspei­ chern; andererseits steigt die benötigte Rechenleistung zur Verwaltung und Steuerung des Cache-Speichers mit dessen Größe an, wodurch sich die Zugriffszeiten wieder verlängern und den Vorteil des Cache-Speichers zunichte machen.
Auf dem Gebiet der Personalcomputer (PC) ist das Spektrum der Leistungsfähigkeit sehr breit. Besonders wird die Mög­ lichkeit geschätzt, den PC bei wachsenden Anforderungen ent­ sprechend nachzurüsten, so zum Beispiel eine Festplatte mit größerer Speicherkapazität anzuschließen oder gar mehrere Festplatten vorzusehen, um alle für einen Programmablauf benötigten Daten zur Verfügung stellen zu können. Waren für den PC-Benutzer bei kleiner oder mittlerer Datenmenge die Programmlaufzeiten des Systems noch akzeptabel, so sind die bei großen Datenmengen aufgrund der häufigen Zugriffe auf die Festplatte anwachsenden Programmlaufzeiten nicht mehr hinnehmbar.
Der Erfindung liegt daher die Aufgabe zugrunde, einen modul­ artig aufgebauten Festplattencontroller für PCs anzugeben, der mit wachsenden Anforderungen im Hinblick auf geringe Zu­ griffszeiten, Erhöhung der Datenübertragungsrate und Erhö­ hung der Datensicherheit bzw. Verfügbarkeit ausgebaut werden kann.
Die Aufgabe wird nach den kennzeichnenden Merkmalen des An­ spruches 1 gelöst.
Der RAM-Cache-Speicher des Festplattencontrollers wird durch den auf einem nachträglich steckbaren Träger angeordneten RAM erweitert, wobei durch die Parallelschaltung der Prozessoren die Rechenleistung erhöht wird. Auf diese Weise wird trotz Vergrößerung des Verwaltungs- und Rechenaufwandes aufgrund der größeren Kapazität des RAM-Cache-Speichers die Datenzu­ griffszeit gering gehalten.
Die Parallelschaltung der Steuerprozessoren kann über die BUS-Leitungen des Zentral-BUS erfolgen. Vorteilhaft ist jedoch der die Steuerprozessoren koppelnde Kommunikations- und Datenkanal als von den anderen BUS-Verbindungen des Festplattencontrollers getrennter Kanal ausgebildet.
Jeder Steuerprozessor hat mehrere, vorzugsweise vier Kommu­ nikations- und Datenkanäle, so daß einem oder mehreren Fest­ plattencontrollern (den sogenannten Mastern) bis zu vier Festplattencontroller parallel geschaltet werden können.
Weisen alle Festplattencontroller mindestens einen Ein-/Aus­ gabekanal zum Anschluß einer Festplatte auf, kann ein Plat­ tenfeld mit großer Speicherkapazität und geringer Zugriffs­ zeit, Erhöhung der Datenübertragungsrate und Erhöhung der Datensicherheit bzw. Verfügbarkeit ausgebildet werden.
Sind jedem RAM-Cache-Speicher eines Festplattencontrollers zwei parallele Ein-/Ausgabekanäle zum Anschluß von Festplat­ ten zugeordnet, können diese an einen Festplattencontroller angeschlossenen Festplatten auch als gespiegelte Platten gefahren werden, wobei sich einerseits eine Verdoppelung der möglichen Ein-/Ausgabezugriffe pro Sekunde ergibt und ande­ rerseits eine hohe Redundanz, da bei dem Ausfall des einen Plattenstapels die identischen Daten auf dem anderen Plat­ tenstapel zur Verfügung stehen. Die Betriebssicherheit wird mit einer derartigen Anordnung erhöht. Ausführbar sind auch Redundanzschemata mit einer Redundanz kleiner 100%.
Weitere Merkmale der Erfindung ergeben sich aus den weiteren Ansprüchen, der Beschreibung und der Zeichnung, in der ein nachfolgend im einzelnen beschriebenes Ausführungsbeispiel der Erfindung dargestellt ist. Es zeigen:
Fig. 1 in schematischer Darstellung den Aufbau eines erfindungsgemäßen Festplattencontrollers,
Fig. 2 in schematischer Darstellung zwei untereinander verbundene, an einem gemeinsamen BUS ange­ schlossene Festplattencontroller gemäß Fig. 1,
Fig. 3 in schematischer Darstellung den hardwaremäßigen Aufbau des Festplattencontrollers gemäß Fig. 1,
Fig. 4a bis Fig. 4c Anschlußschemata der erfindungsgemäßen Fest­ plattencontroller.
Der Festplattencontroller 1 gemäß Fig. 1 ist als zusammen­ hängende steckbare Baueinheit ausgeführt, die einerseits über eine Steckleiste 2 (Fig. 3) an einen Host-BUS 3, vorzugs­ weise einen EISA-(Enhanced Industry Standard)BUS (32 Bit Erweiterungsbus) anschließbar ist, und die andererseits über zwei Ein-/Ausgabekanäle A und B mit Festplatten A1 bis A7 bzw. B1 bis B7 verbunden ist.
Die beiden Ein-/Ausgabekanäle A und B sind voneinander voll­ kommen unabhängig; jeder Kanal ist durch einen 32 Bit-RISC SCSI (Small Computer System Interface) Prozessor gebildet. Im gezeigten Ausführungsbeispiel wird als Prozessor der NCR 53C700 verwendet. An jeden SCSI Ein-/Ausgabekanal A bzw. B können bis zu sieben Festplatten A1 bis A7 bzw. B1 bis B7 angeschlossen werden. Als Festplatten können alle SCSI-Lauf­ werke angeschlossen werden, die die SCSI-1 und SCSI-2 Richt­ linien erfüllen. Die Datentübertragungsrate der SCSI-Kanäle A und B beträgt asynchron 5 MByte/sec und synchron 6 MByte/sec.
Der Festplattencontroller 1 weist einen RAM-Cache-Speicher 4 auf, der beginnend bei 4 MB bis zu 32 MB ausgebaut werden kann. Dieser RAM-Cache-Speicher 4 wird durch einen RAM-Con­ troller 5 verwaltet und gesteuert.
Über einen DMA (direct memory access) 6 ist ein unmittelba­ rer Datenzugriff auf den RAM-Cache-Speicher 4 möglich, ohne daß der Steuerprozessor 7 des Festplattencontrollers 1 be­ nötigt wird. Während des direkten Datenzugriffs über den DMA 6 wird der Prozessor 7 gesperrt.
Als Steuerprozessor 7 ist ein 32 Bit CPU vorgesehen, vor­ zugsweise ein Transputer, der als Einzelprozessor eine Re­ chenleistung von 10 MIPS aufweist. Der Prozessor 7 arbeitet mit einem im Festplattencontroller 1 installierten Betriebs­ system 8 und kommuniziert mit der Host-CPU über einen BUS-Controller 9 und den angeschlossenen BUS. Der Festplat­ tencontroller ist für unterschiedliche BUS-Systeme kompati­ bel, insbesondere für einen ElSA-BUS mit einer Transferrate von bis zu 33 MByte/sec. Die Gesamtstruktur des Festplatten­ controllers 1 ist in 32 Bit Architektur aufgebaut, um höch­ ste Leistungsfähigkeit zu garantieren. Durch diese Architek­ tur kann insbesondere der Transputer 7 seine volle Lei­ stungsfähigkeit entfalten.
Der 32 Bit Prozessor 7 weist vier Kommunikations- und Daten­ kanäle I bis IV auf, über die ein Festplattencontroller (Master) 1 mit weiteren, nachrüstbaren Festplattencontrol­ lern gleicher oder ähnlicher Konfiguration verbunden werden kann. Dies ermöglicht vorteilhaft den Anschluß weiterer Festplatten, wenn der nachgerüstete Festplattencontroller auch Ein-/Ausgabekanäle A und B zum Anschluß von Festplatten aufweist.
Die beiden SCSI-Ein-/Ausgabekanäle A und B des Festplatten­ controllers 1 können in einer möglichen Betriebsweise ge­ spiegelt betrieben werden (MIRRORING), wobei auf den Plat­ tenlaufwerken A1 bis A7 dieselben Daten abgespeichert sind wie auf den Laufwerken B1 bis B7. Einerseits wird so eine hohe Datensicherheit bei 100%iger Redundanz erzielt, da beim Ausfall des einen Kanals am anderen Kanal die ausge­ fallenen Daten vollständig zur Verfügung stehen; anderer­ seits kann die mittlere Zugriffszeit auf die Daten minimiert werden, da an einem der Kanäle A oder B die Daten meist frü­ her anliegen werden als an dem anderen Kanal.
Die Plattenlaufwerke A1 bis A7 und B1 bis B7 eines Festplat­ tencontrollers können aber auch als Plattenfeld betrieben werden, wodurch eine hohe Datenmenge abspeicherbar ist.
Neben den beschriebenen Betriebsmöglichkeiten der Platten­ laufwerke eines Festplattencontrollers 1 ist auch die Paral­ lelschaltung mehrerer, vorzugsweise gleich aufgebauter Fest­ plattencontroller möglich, wodurch eine Leistungssteigerung erzielbar ist. Wie in Fig. 2 dargestellt, werden die Trans­ puter 7 der Festplattencontroller 1a und 1b über einen der als vorzugsweise serielle Hochgeschwindigkeitskanäle (links) ausgebildeten Daten- und Kommunikationskanal I bis IV mit­ einander gekoppelt, so daß durch die Parallelschaltung der Transputer der beiden Festplattencontroller 1a und 1b die Rechenleistung insgesamt gesteigert wird. An einen ersten Festplattencontroller (Master) können direkt bis zu vier weitere Festplattencontroller über die Kommunikations- und Datenkanäle I bis IV angeschlossen werden. Werden mehrere Master-Festplattencontroller verwendet, kann die Anzahl der anschließbaren weiteren Festplattencontroller erhöht werden, theoretisch bis eine unendliche Anzahl.
Anschlußschemata möglicher Verbindungen von Festplattencon­ trollern sind in den Fig. 4a bis 4c dargestellt. Die nie­ drigste Erweiterungsstufe eines Master-Festplattencontrol­ lers M zeigt Fig. 4a, in der nur ein weiterer Festplatten­ controller S über einen Kommunikations- und Datenkanal I an­ geschlossen ist. In Fig. 4b sind an einen Master-Festplat­ tencontroller M über dessen Kanäle I bis IV vier weitere Festplattencontroller S1 bis S4 angeschlossen. Werden die weiteren Festplattencontroller S1, S2, . . . Sn über ihre Ka­ näle in einer Reihe zusammengeschaltet, wie es Fig. 4c zeigt, können bis zu n weitere Festplattencontroller an einen Master-Festplattencontroller M1 angeschlossen werden. Um bei einem Ausfall des Master-Festplattencontrollers M1 den Betrieb aufrechterhalten zu können, kann die Reihe durch Anschluß eines weiteren Masters M2 an den letzten Festplat­ tencontroller Sn abgeschlossen werden. Falls erforderlich, können an die freien Kanäle der zusammengeschalteten Fest­ plattencontroller zusätzliche Master-Festplattencontroller oder weitere Festplattencontroller angeschlossen werden. Auf diese Weise ist in unterschiedlichster Zusammenstellung auch der Aufbau eines Feldes an Festplattencontrollern möglich.
Die Baueinheiten der Festplattencontroller 1a und 1b (Fig. 2) sind vorzugsweise über die Steckleisten 2 an den gemeinsamen Host-BUS angeschlossen. An die SCSI-Ein-/Ausga­ bekanäle I-a und I-b der ersten Festplatte 1a sind die Plat­ tenlaufwerke I-A1 bis I-A7 und I-B1 bis I-B7 angeschlossen. An die SCSI-Ein-/Ausgabekanäle II-a und II-b der zweiten Festplatte 1b sind die Plattenlaufwerke II-A1 bis II-A7 bzw. II-B1 bis II-B7 angeschlossen. Über den Kommunikations- und Datenkanal I sind die Transputer 7 der einzelnen Festplat­ tencontroller 1a und 1b miteinander parallel gekoppelt, wo­ durch eine erhöhte Rechenleistung der Verwaltung der Cache-Speicher 4a und 4b sowie der über die Ein- und Ausga­ bekanäle auf den Plattenlaufwerken abzulegenden bzw. auszu­ lesenden Daten bei geringsten Zugriffszeiten, Erhöhung der Datenübertragungsrate und Erhöhung der Datensicherheit bzw. Verfügbarkeit gewährleistet ist.
In Fig. 3 ist schematisch der hardwaremäßige Aufbau eines Festplattencontrollers 1 dargestellt. Eine Grundplatte 10 weist die mechanischen Anschlüsse 11 der Kommunikations- und Datenkanäle I bis IV sowie die Anschlußleiste 2 für den BUS 3 zum Host-Rechner auf. Auf der Grundplatte ist ferner zu­ mindest der Transputer 7 installiert.
Der Cache-Speicher 4 ist auf einer eigenen RAM-Platte 12 an­ geordnet, die auf der Grundplatte 10 festlegbar ist. Auf der RAM-Platte 12 ist ferner der RAM-Controller 5 angeordnet.
Mit der Grundplatte 10 ist ferner ein Ein-/Ausgabeboard 13 mit Schnittstelle zum Anschluß der Festplattenlaufwerke ver­ bunden. Durch Austausch dieses Ein-/Ausgabeboards 13 kann der Festplattencontroller in einfacher Weise auch eine ande­ re Schnittstelle zur Verfügung stellen, zum Beispiel eine ESDI-(Enhanced Small Device Interface)Schnittstelle.
Der modulare Aufbau hat auch den Vorteil, daß bei einem installierten Festplattencontroller durch Parallelschalten einer weiteren Grundplatte 10 mit einer darauf befestigten RAM-Platte 12 eine Leistungssteigerung des Cache-Speichers möglich wird, ohne daß ein Ein-/Ausgabeboard 13 benötigt wird.

Claims (9)

1. Festplattencontroller zur Verringerung der Zugriffszeit eines Festplattenspeichers, mit einem RAM-Cache-Speicher (4) und mindestens einem Ein-/Ausgabekanal (A, B) zum Anschluß einer Festplatte (A1 bis A7) und einem BUS-An­ schluß (2) zur Verbindung mit einem Rechner, gekennzeichnet durch einen im Festplattencontroller (1) angeordneten, vom Rechner getrennt ausgeführten Steuer­ prozessor (7) mit einem eigenständigen Betriebssystem (8), wobei der Steuerprozessor (7) über einen Kommunika­ tions- und Datenkanal (I bis IV) mit einem auf einem anderen steckbaren Träger angeordneten weiteren Steuerprozessor (7) eines weiteren RAM-Cache-Speichers (4) verbindbar ist.
2. Festplattencontroller nach Anspruch 1, dadurch gekennzeichnet, daß der Kommunikations- und Da­ tenkanal (I bis IV) des Steuerprozessors (7) als von den anderen BUS-Verbindungen des Festplattencontrollers (1) getrennter Kanal ausgebildet ist.
3. Festplattencontroller nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeder Steuerprozessor (7) mehrere, vorzugsweise vier Kommunikations-/Datenkanäle (I bis IV) aufweist.
4. Festplattencontroller nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der steckbare Träger als identischer Festplattencontroller mit mindestens einem Ein-/Ausgabekanal (A, B) zum Anschluß einer Festplatte ausgebildet ist.
5. Festplattencontroller nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Ein-/Ausgabekanal (A, B) als SCSI-Schnittstelle durch einen intelligenten 32 Bit Prozessor ausgebildet ist.
6. Festplattencontroller nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zu jedem RAM-Cache-Speicher (4) mehrere, vorzugsweise zwei parallel liegende Ein-/ Ausgabekanäle (A, B) zum Anschluß von Festplatten vorge­ sehen sind.
7. Festplattencontroller nach Anspruch 6, dadurch gekennzeichnet, daß die beiden Ein-/Ausgabekanä­ le (A, B) des Festplattencontrollers redundant, vorzugs­ weise gespiegelt betrieben werden.
8. Festplattencontroller nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Festplattenlaufwerke (I-A1 bis I-A7; II-B1 bis II-B7) miteinander verbundener Festplattencontroller ein Plattenfeld bilden.
9. Festplattencontroller nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Festplattencontroller (1) modulartig aufgebaut ist.
DE4121974A 1991-07-03 1991-07-03 Festplattencontroller Expired - Lifetime DE4121974C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4121974A DE4121974C2 (de) 1991-07-03 1991-07-03 Festplattencontroller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4121974A DE4121974C2 (de) 1991-07-03 1991-07-03 Festplattencontroller

Publications (2)

Publication Number Publication Date
DE4121974A1 true DE4121974A1 (de) 1992-11-26
DE4121974C2 DE4121974C2 (de) 1993-11-04

Family

ID=6435320

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4121974A Expired - Lifetime DE4121974C2 (de) 1991-07-03 1991-07-03 Festplattencontroller

Country Status (1)

Country Link
DE (1) DE4121974C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9202527U1 (de) * 1992-02-27 1992-04-16 Autoliv Development AB, Vårgårda Sicherheitsgurtschloß mit Verriegelungssperre
WO1994016388A1 (en) * 1992-12-31 1994-07-21 Seiko Epson Corporation System and method for controlling the input and output of data between a host processor and an i/o device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4779180A (en) * 1986-11-07 1988-10-18 Ruiz Francisco N Arrangement for fastening a glass in a bulkhead light fitting
DE3934145A1 (de) * 1988-10-12 1990-04-19 Hitachi Ltd Platteneinheit-steuerungsvorrichtung und informationsverarbeitungssystem, das dieselbe enthaelt
EP0400174A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Adaptereinrichtung zum störungsfreien Anschluss von peripheren Rechnereinrichtungen an eine von Rechnersystemen gesteuerte Peripherieschnittstelle

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4779180A (en) * 1986-11-07 1988-10-18 Ruiz Francisco N Arrangement for fastening a glass in a bulkhead light fitting
DE3934145A1 (de) * 1988-10-12 1990-04-19 Hitachi Ltd Platteneinheit-steuerungsvorrichtung und informationsverarbeitungssystem, das dieselbe enthaelt
EP0400174A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Adaptereinrichtung zum störungsfreien Anschluss von peripheren Rechnereinrichtungen an eine von Rechnersystemen gesteuerte Peripherieschnittstelle

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z.: UNIX, Ausgabe 4, April 1991, S. 109-111 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9202527U1 (de) * 1992-02-27 1992-04-16 Autoliv Development AB, Vårgårda Sicherheitsgurtschloß mit Verriegelungssperre
WO1994016388A1 (en) * 1992-12-31 1994-07-21 Seiko Epson Corporation System and method for controlling the input and output of data between a host processor and an i/o device
US5499384A (en) * 1992-12-31 1996-03-12 Seiko Epson Corporation Input output control unit having dedicated paths for controlling the input and output of data between host processor and external device

Also Published As

Publication number Publication date
DE4121974C2 (de) 1993-11-04

Similar Documents

Publication Publication Date Title
DE3881786T2 (de) Identifizierung von Datenspeicherungseinrichtungen.
DE69919137T2 (de) Datenspeichersystem
DE3280428T2 (de) Datenspeichersystem fuer einen arbeitsrechner.
DE2364408C3 (de) Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers
DE69915243T2 (de) Speicherplattenanordnung-Steuerungsvorrichtung
DE69632219T2 (de) Speicherplattenanordnungssystem
DE3586352T2 (de) Busarbiter fuer datenverarbeitungssystem mit einem ein-/ausgabekanal.
DE2856483C2 (de)
DE69534994T2 (de) Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät
DE3934145C2 (de) Platteneinheit-Steuerungsvorrichtung und Informationsverarbeitungssystem, das dieselbe enthält
DE19815263C2 (de) Vorrichtung zur fehlertoleranten Ausführung von Programmen
DE2404146A1 (de) Digitales, hierarchisch in wenigstens drei hierarchie-stufen aufgebautes speichersystem
DE60028793T2 (de) Skalierbarer dateiserver mit hochverfügbaren paaren
EP0882267B1 (de) Mehrprozessor-zentraleinheit
DE2718551B2 (de)
EP1234226B1 (de) Backup- und archivierungssystem mittels bandkassetten für datenverarbeitungsanlagen
DE2946119C2 (de) Datenverarbeitungseinrichtung mit einer Vielzahl von Datenverarbeitungselementen, denen ein einziger Strom von Steuersignalen zugeführt wird
EP0477595A2 (de) Cachespeichereinrichtung mit m Busanschlüssen
EP0671033B1 (de) Anordnung zur übertragung von daten über einen bus
DE4121974A1 (de) Festplattencontroller
DE2233193A1 (de) Stapel-speichersystem
EP0009625B1 (de) Datentransferschalter mit assoziativer Adressauswahl in einem virtuellen Speicher
DE4135000A1 (de) Sicherungsvorrichtung fuer daten eines elektronischen rechnernetzwerkes
DE102006052328A1 (de) Paralleles Datenspeichersystem
WO1997007464A1 (de) Anordnung zum anschluss peripherer speichergeräte

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ICP VORTEX COMPUTERSYSTEME GMBH, 74223 FLEIN, DE

8327 Change in the person/name/address of the patent owner

Owner name: INTEL CORPORATION, SANTA CLARA, CALIF., US

R071 Expiry of right
R071 Expiry of right