DE4035558C2 - Schaltungsanordnung zur Vermeidung von Störimpulsen auf Datenleitungen - Google Patents

Schaltungsanordnung zur Vermeidung von Störimpulsen auf Datenleitungen

Info

Publication number
DE4035558C2
DE4035558C2 DE19904035558 DE4035558A DE4035558C2 DE 4035558 C2 DE4035558 C2 DE 4035558C2 DE 19904035558 DE19904035558 DE 19904035558 DE 4035558 A DE4035558 A DE 4035558A DE 4035558 C2 DE4035558 C2 DE 4035558C2
Authority
DE
Germany
Prior art keywords
unit
microprocessor
line driver
plug
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19904035558
Other languages
English (en)
Other versions
DE4035558A1 (de
Inventor
Gerd Dipl Ing Boecker
Heinrich Dipl Ing Diebel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19904035558 priority Critical patent/DE4035558C2/de
Publication of DE4035558A1 publication Critical patent/DE4035558A1/de
Application granted granted Critical
Publication of DE4035558C2 publication Critical patent/DE4035558C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruches 1.
An Datenverarbeitungssysteme, im speziellen Vermittlungssysteme, werden hohe Anforderungen bezüglich ihrer Betriebsbereitschaft gestellt. Um eine ständige Betriebsbereitschaft des Datenverar­ beitungssystems zu gewährleisten, werden Baugruppeneinheiten, insbesondere Anschlußbaugruppen, oft doppelt in ein Datenverar­ beitungssystem eingebaut. Die jeweils doppelte Baugruppeneinheit wird im Stand-by-Betrieb funktionsbereit gehalten. Dies setzt je­ doch voraus, daß die jeweilige aktive Baugruppeneinheit über eine oder mehrere Datenleitungen Informationen über den Betriebszu­ stand der anderen Baugruppeneinheit erhält.
Die digitalen Daten können dabei entweder statisch oder in defi­ nierten Datenfolgen übertragen werden. Der "Aktiv"-Signalpegel der statisch übertragenen Digitaldaten kann dabei durch "LOW"- Potential oder "HIGH"-Potential definiert sein, wobei das "LOW"- Potential einem dem Massepotential entsprechenden Potential und das "HIGH"-Potential einem von einer Spannungsversorgungseinheit abgegebenen Ausgangspotential entsprechenden Potential entspricht.
Beim Austausch von Systemdaten von einer ersten zur zweiten Bau­ gruppeneinheit ist es von besonderer Bedeutung, daß durch einen definierten "Ruhe"-Signalpegel auf der(n) Datenleitung(en) ein störungsfreier Beginn des Datenaustausches softwaremäßig sowie schaltungstechnisch erreicht wird. So wird z. B. eine Spannungs­ pegeländerung auf der Datenleitung im ungefähren Zeitabstand eines Flankenwechsels eines Datenbits als systemspezifische In­ formation von der Pulsbewertungseinheit bewertet. Zur Vermeidung eines Stördatenbits oder von Stördatenfolgen oder Baustein-Über­ lastungen, wie sie bei offenen, potentialmäßig nicht fixierten Datenleitungen wegen z. B. einer nicht gesteckten oder abgeschal­ teten ersten Baugruppeneinheit (Sender-Baugruppe) entstehen, wird bei der eingangs genannten Schaltungsanordnung wegen der schalt­ kreistechnischen Systemeinpassung üblicherweise die die erste mit der zweiten Baugruppeneinheit verbindende Datenleitung über einen am Eingang der zweiten Baugruppeneinheit angeordneten Widerstand mit dem auf der zweiten steckbaren Baugruppeneinheit vorhandenen "HIGH"-Potential der Spannungsversorgungseinheit verbunden. Der scheinbar genügend gesicherte Datentransfer zwischen den beiden Baugruppeneinheiten weist jedoch störkritische Übergangsphasen beim Ein-/Ausstecken der ersten Baugruppeneinheit oder Ein-/Aus­ schalten der Spannungsversorgung der ersten Baugruppeneinheit auf. So kann z. B. ein Prellen der Kontaktzungen bei Steckverbin­ dungen eine mehrfache Spannungsunterbrechung für die auf der Baugruppeneinheit angeordneten Bauelemente nach sich ziehen. Eine Unterbrechung der Spannungsversorgung hat ebenso zur Folge, daß ein von der Spannungsüberwachungseinheit abgegebenes Rück­ setzsignal Programmroutinen im Mikroprozessor mehrfach startet und abbricht. Die durch die Programmroutinen ausgelösten "Daten­ folgen" werden ebenso wie beliebige Spannungspegeländerungen von der Pulsbewertungseinheit auf der zweiten Baugruppeneinheit als Systeminformation von der ersten Baugruppeneinheit interpretiert.
Aus U. Tietze, Ch. Schenk "Halbleiter-Schaltungstechnik", Springer-Verlag, 9. Auflage 1989, insbes. S 663, ist es bekannt, daß ein Mikroprozessor nach dem Einschalten der Betriebsspannung über ein LOW-Signal an seinem Reset-Eingang zurückgesetzt wird. Probleme, die beim Wechsel bzw. Spannungsanfall einer Baugruppe im Zusammenwirken mit einer anderen Baugruppe auftreten, sind hier nicht angesprochen.
Der Erfindung liegt die Aufgabe zugrunde, einen Weg zu zei­ gen, wie bei einer Schaltungsanordnung der eingangs genannten Art bei störkritischen Übergangsphasen, z. B. beim Wechsel oder bei In­ betriebnahme einer korrespondierenden, steckbaren Baugruppenein­ heit, ein definierter "Ruhe"-Signalpegel auf der die beiden Bau­ gruppeneinheiten verbindenden Datenleitung(en) erreicht werden kann.
Die Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
Eine zweckmäßige Ausgestaltung besteht darin, daß der Widerstand einen Widerstandswert von 100 Ω<R<500 Ω, bevorzugt von 250 Ω<R<300 Ω, hat.
Die Erfindung zeichnet sich durch die Vorteile aus, daß sich der Spannungspegel auf der die erste und zweite steckbare Baugruppen­ einheit verbindenden Datenleitung während einer Auswechslung (Ein-/Aussteck- bzw. Ein-/Ausschaltvorganges) der ersten steck­ baren Baugruppeneinheit entsprechend dem "Ruhe"-Signalpegel nicht ändert.
Ebenso unterbleiben Spannungspegeländerungen vor und während des Anliegens des Rücksetzsignals am Mikroprozessor und am Leitungs­ treiber auf der ersten steckbaren Baugruppeneinheit. So entste­ hen z. B. beim Stecken der ersten Baugruppeneinheit keine Kaska­ den von Störimpulsen in Folge von prellenden Kontaktzungen oder kein sich undefiniert einstellendes "HIGH"-Spannungspotential auf der Datenleitung. Insgesamt bleibt jeder mögliche Spannungspegel­ wechsel von "LOW"- nach "HIGH"-Signalpegel auf der die erste und zweite Baugruppeneinheit verbindenden Datenleitung vor Beginn der eigentlichen Programmroutine des Mikroprozessors unterdrückt. Eine vorteilhafte Weiterentwicklung der Erfindung liegt in der Kombination des durch die Spannungsüberwachungseinheit abgegebe­ nen Rücksetzsignals und des dadurch ausgelösten "Ruhe"-Signalpe­ gels am Ausgang des Mikroprozessors sowie des Leitungstreibers mit dem an der Datenleitung gegen Massepotential am Eingang der zweiten steckbaren Baugruppeneinheit angeordneten Widerstand. Durch die Anbindung des Widerstandes an das Massepotential bleibt in allen kritischen Übergangsphasen bis zum Ende des Rücksetzsi­ gnals und darüber hinaus bis zum Beginn der steuernden Programm­ routine des Mikroprozessors oder Datenübertragung der "Ruhe"- Signalpegel auf der Datenleitung unverändert zugeordnet. Ein weiterer Vorteil der Erfindung liegt darin, daß es innerhalb der Schaltungsanordnung auf der zweiten Baugruppeneinheit keiner zusätzlichen programmgesteuerten Auswertelogik sowie keiner zu­ sätzlichen Hardware bedarf, um Störimpulse oder Stördatenfolgen zu extrahieren.
Weitere Besonderheiten der Erfindung werden aus der nachfolgen­ den Erläuterung eines in einer Zeichnung dargestellten Ausfüh­ rungsbeispiels ersichtlich.
Das Ausführungsbeispiel zeigt schematisch in einem zum Verständ­ nis der Erfindung erforderlichen Umfang eine Schaltungsanordnung S, bestehend aus einer ersten und zweiten steckbaren Baugruppen­ einheit BG1, BG2 mit jeweils eigener Spannungsversorgungseinheit SP1, SP2. Die beiden Baugruppeneinheiten BG1, BG2 sind durch eine Datenleitung DL verbunden. Auf der ersten steckbaren Baugruppen­ einheit BG1 ist ein Mikroprozessor MP, ein Leitungstreiber LT und eine Spannungsüberwachungseinheit WD, sowie auf der zweiten steckbaren Baugruppeneinheit BG2 eine Pulsbewertungseinheit PB angeordnet.
Die Spannungsversorgungseinheit SP1 ist über Anschlüsse GA1, PA1 mit den korrespondierenden Anschlüssen GE1 und PE1 auf der Bau­ gruppeneinheit BG1 verbunden. Analog dazu sind bei der Spannungs­ versorgungseinheit SP2 die Anschlüsse GA2, PA2 mit den Anschlüs­ sen GE2 und PE2 auf der Baugruppeneinheit BG2 verbunden. Ein Lei­ tungsanschluß WDA der Spannungsüberwachungseinheit WD ist mit einem Anschlußpunkt R des Mikroprozessors MP und mit einem An­ schlußpunkt EN des Leitungstreibers LT verbunden. Ausgangsseitig ist der Mikroprozessor MP über den Anschlußpunkt MPA mit dem Ein­ gang LTE des Leitungstreibers LT verbunden. Der Leitungstreiber LT ist über einen Ausgang LTA mit einem Anschlußpunkt A der Bau­ gruppeneinheit BG1 verbunden. Auf der zweiten Baugruppeneinheit BG2 ist ein Anschlußpunkt P mit dem Eingang PBE der Pulsbewer­ tungseinheit PB verbunden. Die Datenleitung DL zwischen den bei­ den Baugruppeneinheiten BG1, BG2 verbindet den Anschlußpunkt A der Baugruppeneinheit BG1 mit dem Anschlußpunkt P der zweiten Baugruppeneinheit BG2. Der Anschlußpunkt PBE der Pulsbewertungs­ einheit PB ist über einen Widerstand R, dessen Widerstandswert vorzugsweise zwischen 250 Ω und 300 Ω liegt, mit dem Massepoten­ tial G auf der Baugruppeneinheit BG2 verbunden.
Die Spannungsüberwachungseinheit WD gibt in Folge eines Spannungs­ abfalls oder eines Spannungsanstiegs beim Ein-/Aussteckvorgang der ersten Baugruppeneinheit BG1 und/oder Ein-/Ausschaltevorgang der Spannungsversorgungseinheit SP1 ein Rücksetzsignal RE an den Mikroprozessor MP und an den Leitungstreiber LT ab. Das Rücksetz­ signal RE kann dabei durch einen Rechteckimpuls kürzerer oder längerer Dauer gebildet sein. Der Mikroprozessor MP wird dadurch zurückgesetzt und der Leitungstreiber LT in "Tristate"-Zustand geschaltet. Nach Beendigung des Rücksetzsignals RE steuert der Mikroprozessor MP vor Beginn seiner steuernden Programmroutine auf der Datenleitung DL den Leitungstreiber LT mit einem "Ruhe"- Signalpegel derart an, daß der Leitungstreiber LT ein einem Masse­ potential entsprechendes Potential an die Datenleitung DL anlegt. Der Spannungspegel auf der die erste und zweite Baugruppenein­ heit BG1, BG2 verbindenden Datenleitung DL wird dabei durch den "Ruhe"-Ausgangssignalpegel des Leitungstreibers LT und durch die Anbindung der Datenleitung DL über einen niederohmigen Wider­ stand R an das Massepotential G bestimmt.
Nach einer Wartezeit, während der alle undefinierten Übergangs­ vorgänge abgeklungen sind, gibt der Mikroprozessor programmge­ steuert seine "Nutzdaten" über die Datenleitung DL an die zweite Baugruppeneinheit BG2 ab.
Bei der Schaltungsanordnung S ergibt sich bei den verschiedenen Betriebszuständen (gesteckte/gezogene erste Baugruppeneinheit BG1 und/oder ein-/ausgeschaltete Spannungsversorgung SP1, SP2) für die steckbare Baugruppeneinheit BG2 stets ein definierter Spannungspegel auf der Datenleitung DL.
Einer der Betriebszustände ist z. B.: Die Baugruppeneinheit BG1 ist nicht gesteckt, die Spannungsver­ sorgungseinheit SP1 ist ausgeschaltet; die Baugruppeneinheit BG2 ist gesteckt und die Spannungsversorgungseinheit SP2 ist einge­ schaltet.
Durch das Stecken der Baugruppeneinheit BG1 besteht über den An­ schlußpunkt A der Baugruppeneinheit BG1 und P der Baugruppenein­ heit BG2 eine Verbindung des Ausgangs LTA des Leitungstreibers LT mit dem Eingang PBE der Pulsbewertungseinheit PB. Durch die Anbindung des Einangs PBE der Pulsbewertungseinheit PB über den Widerstand R an das Massepotential G der zweiten Baugruppenein­ heit BG2 ist der Spannungspegel am Eingang PBE der Pulsbewer­ tungseinheit PB gleich dem Massepotential G. Wird die Spannungs­ versorgung SP1 der ersten Baugruppeneinheit BG1 eingeschaltet, so erzeugt die Spannungsüberwachungseinheit WD ein Rücksetzsignal RE. Durch das von der Spannungsüberwachungseinheit WD abgegebene Rücksetzsignal RE wird der Mikroprozessor MP zurückgesetzt, wo­ durch ein "Ruhe"-Signalpegel am Eingang des Leitungstreibers LT anliegt.
Der "Ruhe"-Signalpegel am Eingang des Leitungstreibers LT schal­ tet den Leitungstreiber LT in den "Tristate"-Zustand.
Das Leitungspotential ("Ruhe"-Signalpegel) der an den Leitungs­ teiber LT angeschlossenen Datenleitung DL wird über den an Masse­ potential G gelegten Widerstand R auf der zweiten Baugruppenein­ heit BG2 bestimmt.
Nach Ende des Rücksetzsignals RE hat der Spannungspegel der Span­ nungsversorgungseinheit WD einen für die ordnungsgemäße Funktion der ersten Baugruppeneinheit BG1, stabilen Wert erreicht. Der Mikroprozessor MP erzeugt sicherheitshalber bis zum Beginn seiner die Datenübertragung auf der Datenleitung DL steuernden Programmroutine an seinem Ausgang MPA weiter den "Ruhe"-Signal­ pegel den der Leitungstreiber LT jetzt aktiv auf die Datenleitung DL weitergibt.
Durch das Anliegen des "Ruhe"-Signalpegels am Ausgang MPA des Mikroprozessors MP und am Ausgang LTA des Leitungstreibers LT wird das Leitungspotential (Massepotential G) auf der Datenlei­ tung DL bestimmt.

Claims (2)

1. Schaltungsanordnung (S) zur Vermeidung von Störimpulsen, bestehend aus einer ersten und zwei­ ten steckbaren Baugruppeneinheit (BG1, BG2) mit jeweils eigener Spannungsversorgungseinheit (SP1, SP2) und mindestens einer die beiden Baugruppeneinheiten (BG1, BG2) verbindenden Datenleitung (DL), wobei auf der ersten steckbaren Baugruppeneinheit (BG1) ein Mikroprozessor (MP), ein Leitungstreiber (LT) und eine Span­ nungsüberwachungseinheit (WD) sowie auf der zweiten steckbaren Baugruppeneinheit (BG2) eine Pulsbewertungseinheit (PB) derart angeordnet sind, daß der durch die Spannungsüberwachungseinheit überwachte Mikroprozessor (MP) ausgangsseitig über die an den ebenfalls spannungsüberwachten Leitungstreiber (LT) angeschlossene Datenleitung (DL) mit einem Eingang der Pulsbewertungseinheit (PB) verbunden ist und daß die Spannungsüberwachungseinheit (WD) in Folge einer Spannungsänderung bei einem Einsteckvorgang und/oder Einschaltevorgang der ersten Baugruppeneinheit ein Rücksetzsignal erzeugt, gekennzeichnet durch die Merkmalskombination, daß mit dem Rücksetzsignal der Mikroprozessor (MP) und den Leitungstreiber (LT) angesteuert sind, wodurch der Mikroprozessor (MP) zurückgesetzt und der Leitungstreiber (LT) in einen "Tristate"-Zustand geschaltet wird, wobei der Mikroprozessor (MP) mit dem Ende des Rücksetzsignals (RE) vor Beginn der die Datenübertragung auf der Datenleitung (DL) steuernden Programmroutine den Leitungstreiber (LT) derart ansteuert, daß der Leitungstreiber (LT) ein dem Massepotential (G) entsprechendes Potential an die Datenleitung (DL) anlegt und daß die Datenleitung (DL) am Eingang der zweiten steckbaren Baugruppeneinheit (BG2) mit dem Massepotential (G) der auf der zweiten steckbaren Baugruppeneinheit (BG2) vorhandenen Spannungsversorgungseinheit (SP2) über einen Widerstand R verbunden ist.
2. Schaltungsanordnung nach Patentanspruchs 1, dadurch gekennzeichnet, daß der Widerstand R einen Wert von 100 Ω<R<500 Ω, bevorzugt von 250 Ω<R<300 Ω hat.
DE19904035558 1990-11-08 1990-11-08 Schaltungsanordnung zur Vermeidung von Störimpulsen auf Datenleitungen Expired - Fee Related DE4035558C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904035558 DE4035558C2 (de) 1990-11-08 1990-11-08 Schaltungsanordnung zur Vermeidung von Störimpulsen auf Datenleitungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904035558 DE4035558C2 (de) 1990-11-08 1990-11-08 Schaltungsanordnung zur Vermeidung von Störimpulsen auf Datenleitungen

Publications (2)

Publication Number Publication Date
DE4035558A1 DE4035558A1 (de) 1992-05-14
DE4035558C2 true DE4035558C2 (de) 1994-09-29

Family

ID=6417891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904035558 Expired - Fee Related DE4035558C2 (de) 1990-11-08 1990-11-08 Schaltungsanordnung zur Vermeidung von Störimpulsen auf Datenleitungen

Country Status (1)

Country Link
DE (1) DE4035558C2 (de)

Also Published As

Publication number Publication date
DE4035558A1 (de) 1992-05-14

Similar Documents

Publication Publication Date Title
DE19581859B4 (de) Steckverbinderanordnung zur Kopplung einer Einheit mit einem SCSI-Bus
DE2556624C2 (de) Verfahren und Schaltungsanordnung zur asynchronen Datenübertragung
DE10256623A1 (de) Elektrisches Gerät und Verfahren zum Betreiben eines elektrischen Geräts
DE19543654A1 (de) Verfahren und Vorrichtung zur Überwachung und Kontrolle einer Gerätekombination aus einem Hauptgerät und mindestens einem Zusatzgerät
DE19648078A1 (de) Verfahren und Vorrichtung zur Interrupterzeugung
DE3214006C2 (de)
DE4035558C2 (de) Schaltungsanordnung zur Vermeidung von Störimpulsen auf Datenleitungen
DE69833790T2 (de) Asymetrischer stromarttreiber für differentielle übertragungsleitungen
EP1192551B1 (de) Interface zum ankoppeln eines busteilnehmers an die busleitung eines bussystems
DE60316866T2 (de) Verfahren und Brückenelement-Modul
EP1745386B1 (de) Steuerungsschaltung für eine busplatine eines computersystems
DE10330037B3 (de) Adapterkarte zum Anschließen an einen Datenbus in einer Datenverarbeitungseinheit und Verfahren zum Betreiben eines DDR-Speichermoduls
DE4415940B4 (de) Vorrichtung und Verfahren zur Sicherheitssteuerung mit analogem Leistungsausgang
DE2940857C2 (de) Programmierbare Steuerungseinrichtung mit Prozeßankopplung
DE10359684A1 (de) Anordnung und Verfahren zur Fernabschaltung einer Rechnereinheit
DE4429278A1 (de) Anordnung mit einer Signalverarbeitungsanschaltung und einer Funktionseinheit
DE3537399A1 (de) Periphere interface-einheit
DE1294710B (de) Schaltungsanordnung, die beim Auftreten eines Ausloeseimpulses einen Ausgangsimpuls gewuenschter Dauer liefert
EP0548382A1 (de) Verfahren und Anordnung zum Bewerkstelligen von Baugruppenaustauschaktionen im laufenden Betrieb eines Bussystems
DE102015101327B4 (de) Verfahren zur Anpassung der Aufteilung von Busleitungen eines Kommunikationsbusses in einem Computersystem
DE19603008A1 (de) Schutzschaltung zum Einschalten verschieden großer Versorgungspannungen für eine hybride Schaltungsanordnung
AT385859B (de) Schaltung zur ansteuerung von optoelektronischen anzeigen insbes. fluessigkristallanzeigen
DE10204081A1 (de) Digitales Resetfilter für asynchrone Logikbausteine
EP0795830B1 (de) Anordnung zum Anschluss eines Gerätes an ein Leitungssystem
DE3114230A1 (de) Schaltungsanordnung zum sicheren betrieb eines zweikanaligen schaltwerkes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee