DE4022402A1 - Schaltungsanordnung zur erzeugung von taktsignalen aus einem basistaktsignal - Google Patents
Schaltungsanordnung zur erzeugung von taktsignalen aus einem basistaktsignalInfo
- Publication number
- DE4022402A1 DE4022402A1 DE19904022402 DE4022402A DE4022402A1 DE 4022402 A1 DE4022402 A1 DE 4022402A1 DE 19904022402 DE19904022402 DE 19904022402 DE 4022402 A DE4022402 A DE 4022402A DE 4022402 A1 DE4022402 A1 DE 4022402A1
- Authority
- DE
- Germany
- Prior art keywords
- clock signal
- stages
- flip
- clock signals
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
In komplexen, hochintegrierten Halbleiterbausteinen werden
häufig mehrphasige Taktsignalsysteme verwendet. Insbesondere
bei Semi-Custom-Entwürfen (ASIC) ist die Erzeugung dieser
Taktsignale problematisch, da der Entwickler der Bausteine
nur einen beschränkten Einfluß auf die Plazierung und Verdrah
tung der Zellen und der sich daraus ergebenden Signalverzöge
rungszeiten auf dem Baustein hat. Die Verwendung von Lauf
zeitketten zur Erzeugung der Taktsignale ist daher unsicher
und sollte nicht für die Erzeugung von mehrphasigen Taktsig
nalen verwendet werden.
Taktsignalgeneratoren sind bekannt. Aus der DE 30 46 772 C2
ist ein Taktsignalgenerator bekannt geworden, der Taktsignale
mit sich zeitlich ändernder Periodenlänge erzeugt. Dazu wird
ein Binärzähler und ein Schieberegister verwendet, wobei der
Binärzähler über logische Glieder mit dem Schieberegister ver
bunden ist. Der Binärzähler wird durch ein Primärtaktsignal,
und zwar durch die Rückflanke, hochgezählt. Gleichzeitig läuft
in einem Schieberegister eine logische 1 um. Das zu gewinnende
Taktsignal wird aus von den einzelnen Stufen des Binärzählers
abgegebenen Signalen und aus von den Stufen des Schieberegi
sters abgegebenen Signalen unter Verwendung von logischen
Gliedern gewonnen. Dieses gewonnene Taktsignal wird gleichzei
tig als Schiebetakt für das Schieberegister verwendet. Auf
diese Weise ist es möglich, anstelle von Taktsignalen mit
gleichbleibenden Periodenlängen Taktsignale mit binär anstei
genden Periodenlängen zu erzeugen.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine
Schaltungsanordnung zur Erzeugung von Taktsignalen aus einem
Basistaktsignal anzugeben, mit der beliebige zum Basistakt
flankensynchrone Taktsignale abgeleitet werden können.
Diese Aufgabe wird gemäß den Merkmalen des Anspruchs 1
gelöst.
Zur Erzeugung der phasenverschobenen Taktsignale werden
somit zwei Schaltkreise verwendet, der erste Schaltkreis
hat die Funktion eines modulo-n-Zählers mit 1-aus-n-codier
tem Ausgang. Dieser Zähler reagiert sowohl auf steigende
als auch fallende Flanken des Basissignales. Er arbeitet
demnach mit dem doppelten Basistakt. Durch die Stufen des
Zählers kann das Basistaktsignal in einzelne Abschnitte zer
legt werden, und damit Primärtaktsignale erzeugt werden. Der
zweite Schaltkreis, der aus logischen Gliedern und Flip-Flop
Stufen besteht, erzeugt aus den Primärtakt-Signalen beliebige
Taktsignale, deren Gemeinsamkeit nur darin besteht, daß sie zum
Basistakt flankensynchron sein müssen.
Der Zähler kann z. B. mit Hilfe von Schiebeketten oder Schiebe
registern realisiert werden.
Andere Weiterbildungen der Erfindung ergeben sich aus den
Unteransprüchen.
Anhand von Ausführungsbeispielen, die in den Figuren darge
stellt sind, wird die Erfindung weiter erläutert. Es zeigen
Fig. 1 den Verlauf des Basistaktsignales, daraus abgeleitete
Primärtaktsignale und einem daraus abgeleiteten Takt
signal aufgetragen über der Zeit t,
Fig. 2 eine Realisierung des ersten Schaltkreises der Schal
tungsanordnung,
Fig. 3 eine zweite Realisierung des ersten Schaltkreises mit
Schieberegistern,
Fig. 4 Realisierungen des zweiten Schaltkreises,
Fig. 5 die mit Hilfe der zweiten Schaltkreise erzeugten
Taktsignale aufgetragen über der Zeit t.
Ein erster Schaltkreis besteht nach Fig. 1 aus einem modulo-
n-Zähler mit 1-aus n-codiertem Ausgang. Er zählt ein Basistakt
signal SYSCLK und zwar reagiert er sowohl auf steigende als
auch auf fallende Flanken des Basistaktsignales, er arbeitet
also mit dem doppelten Basistakt. Der Zähler besteht aus
mehreren Stufen, an deren Ausgängen die sog. Primärtaktsignale
C abgenommen werden können. Unter der Annahme, daß der Zähler
aus acht Stufen besteht, können z. B. acht Primärtaktsignale,
die gegeneinander phasenverschoben sind, abgenommen werden.
Diese Primärtaktsignale sind in Fig. 1 im Verhältnis zum
Basistaktsignal dargestellt. Aus Fig. 1 ist entnehmbar, daß
Primärtaktsignale gewonnen werden, die entweder mit der Vorder
flanke des Basistaktsignales getaktet werden oder mit der Rück
flanke des Basistaktsignales.
Aus den Primärtaktsignalen C0 bis C7 kann mit Hilfe des zwei
ten Schaltkreises ein Taktsignal D0 erzeugt werden, wie es
in Fig. 1 dargestellt ist. Das Taktsignal D0 wird z. B. mit
Hilfe der Primärtaktsignale C0 und C3 gebildet. C0 hängt ab
von der Rückflanke des Basistaktsignales, C3 von der Vorder
flanke des Basistaktsignales, dementsprechend hat das Takt
signal D0 seine Vorderflanke flankensynchron zu der Rückflanke
des Basistaktsignales und seine Rückflanke flankensynchron zu
der Vorderflanke eines Basistaktsignales.
Der erste Schaltkreis SK1 kann mit Hilfe einer Schiebekette
gemäß Fig. 2 realisiert werden. Die Länge der Schiebekette
entspricht hierbei dem zweifachen der kleinsten gemeinsamen
Periode aller benötigten Einzeltakte, gemessen in Perioden
des Basistakts SYSCLK.
Die Schiebekette besteht aus einzelnen Stufen, im Ausführungs
beispiel die Flipflops FF. Die Flipflops an den ungeraden
Positionen, in Fig. 2 mit FF1, FF3, FF5, FF7 bezeichnet,
werden mit dem Basistaktsignal SYSCLK getaktet, die Flipflops
an den geraden Positionen, in Fig. 2 mit FF0, FF2, FF4, FF6
bezeichnet, mit dem invertierten Basistaktsignal. Aus diesem
Grunde ist ein Inverter IN vorgesehen. Die Flipflops FF sind
hintereinander geschaltet, wobei der Ausgang des Flipflops FF7
zum Eingang des Flipflops FF0 zurückgekoppelt ist. Am Ausgang
der einzelnen Flipflopstufen FF können die Primärtaktsignale
C0 bis C7 abgenommen werden.
Die Schiebekette weist an zwei benachbarten Stellen eine
logische EINS auf, alle restlichen Positionen sind mit logisch
NULL belegt. Diese Einstellung wird beim Rücksetzen der Schiebe
kette festgelegt. Zum Beispiel kann beim Rücksetzen das Flip
flop FF0 auf Eins gesetzt sein und das Flipflop FF7.
In Abhängigkeit vom Basistaktsignal SYSCLK werden dann
die logischen EINSEN durch die Schiebekette hindurchgeschoben
mit dem Ergebnis, daß die in Fig. 1 dargestellten Primär
taktsignale C0 bis C7 erzeugt werden.
Der erste Schaltkreis SK1 kann auch mit Schieberegistern reali
siert werden, so wie es z. B. in Fig. 3 dargestellt ist. Hier
sind zwei Schieberegister SH1 und SH2 vorgesehen, die z. B.
als Zelle in einer Zellenbibliothek enthalten sein können.
Das erste Schieberegister SH1 besteht aus Flipflops FF10, FF12,
FF14, FF16, die mit der Rückflanke des Basistaktsignales SYSCLK
getaktet werden, während die Flipflops FF11, FF13, FF15, FF17
des zweiten Schieberegisters SH2 mit der Vorderflanke des
Basistaktsignales getaktet werden. In jedem Schieberegister
SH1, SH2 ist jeweils eine Flipflopstufe auf logisch EINS ge
setzt, die übrigen Stufen auf logisch NULL. Im Ausführungsbei
spiel der Fig. 3 ist dies die Flipflop-Stufe FF10 im Schiebe
register SH1 und die Flipflopstufe FF17 im Schieberegister SH2.
Dieser Zustand kann z. B. vor Betriebsbeginn durch ein Rücksetz
signal eingestellt werden. Wenn das Basistaktsignal SYSCLK an
liegt, laufen die logischen EINSEN durch die einzelnen Flip
flop-Stufen und erzeugen an den Ausgängen der Flipflop-Stufen
die Primärtaktsignale C0 bis C7 wie sie in Fig. 1 dargestellt
sind.
Realisierungsmöglichkeiten für den zweiten Schaltkreis SK2
sind der Fig. 4 zu entnehmen. Er besteht in der Regel aus
logischen Gliedern und einer daran angeschlossenen RS-Flip
flop Stufe. Fig. 4 zeigt, wie aus den Primärtaktsignalen die
in Fig. 5 dargestellten Taktsignale gewonnen werden können.
Ein erster Schaltkreis SC1, der nur aus einer Flipflop
Stufe LA besteht, erzeugt aus den Primärtaktsignalen C0 und
C4 das Taktsignal S0. In einem weiteren Beispiel kann das
Primärtaktsignal C0 als Taktsignal L0 verwendet werden.
Ein Taktsignal D0 kann mit Hilfe einer Flip-Flop Stufe (SC2)
erzeugt werden, wenn dem Setzeingang S das Primärtaktsignal C0,
und das Primärtaktsignal C3 dem Rücksetzeingang R der Flipflop
stufe SC2 zugeführt wird. Andere Kombinationen von Primärtakt
signalen können Flipflopstufen zugeführt werden, z. B. SC3 und
SC4 und damit Taktsignale L1 und D1 gemäß Fig. 5 gebildet
werden. Die Kombination von logischen Gliedern und Flipflop-Stufen
zeigen die Schaltkreise SC5 bis SC10. Hier sind als logische
Glieder ODER-Glieder verwendet worden, um mehrere Primärtaktsig
nale miteinander verknüpfen zu können und entweder dem Setz
eingang S oder dem Rücksetzeingang R der Flipflop-Stufen zu
führen zu können. Die mit Hilfe dieser Schaltkreise gewonnenen
Taktsignale können ebenfalls der Fig. 5 entnommen werden.
Zweckmäßig ist, wenn Flipflop-Stufen verwendet werden, die
eine Vorzugslage haben, um undefinierte Ausgangszustände zu
verhindern.
Interessant sind insbesondere die Taktsignale D0 und D1,
weil sie mit einer fallenden Flanke des Basistaktsignales
SYSCLK aktiviert, hingegen mit einer steigenden Flanke
deaktiviert werden. Hier wäre eine einfache Taktgenerierung
durch sukzessives Herunterteilen des Basistaktsignales unter
logischer Verknüpfung der so gewonnenen Signale nämlich
nicht möglich.
Claims (4)
1. Schaltungsanordnung zur Erzeugung von Taktsignalen
aus einem Basistaktsignal (SYSCLK) mit
- - einem ersten als modulo-n-Zähler mit 1-aus-n-codiertem Ausgang arbeitenden Schaltkreis (SK1), an dem das Basistakt signal anliegt, der ansteigende und fallende Flanken des Basistaktsignales zählt und an dessen Stufen Primärtakt signale (C) abnehmbar sind,
- -einem zweiten Schaltkreis (SK2) aus logischen Gliedern und Flipflop-Stufen zur Erzeugung der Taktsignale aus den Primärtaktsignalen.
2. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Anzahl der Stufen des ersten Schaltkreises (SK1)
dem zweifachen der kleinsten gemeinsamen Periode aller
Taktsignale gemessen in Perioden des Basistaktsignales
entspricht.
3. Schaltungsanordnung nach Anspruch 2,
mit einem ersten Schaltkreis (SK1) mit einer aus den Stufen
(FF) bestehenden Schiebekette, bei der die Stufen (FF1, FF3,
FF5, FF7) an ungeraden Positionen mit dem Basistaktsignal
(SYSCLK), die Stufen (FF0, FF2, FF4, FF6) an den geraden
Positionen mit dem invertierten Basistaktsignal getaktet
sind, die Ausgänge der Stufen (FF) die Primärtaktsignale
(C) liefern und bei der zwei benachbarte Stufen den einen
(1) von zwei logischen Werten aufweisen, während die übrigen
Stufen den anderen logischen Wert aufweisen.
4. Schaltungsanordnung nach Anspruch 2,
dadurch gekennzeichnet,
daß der erste Schaltkreis (SK1) aus zwei Schieberegistern
(SH1, SH2) aufgebaut ist, daß das eine Schieberegister (SH1)
mit dem invertierten Basistaktsignal, das andere (SH2) mit
dem Basistaktsignal getaktet ist und an den Ausgängen der
Schieberegisterstufen (FF10 bis FF17) die Primärtaktsignale
auftreten, und daß in jedem Schieberegister jeweils eine
Stufe den einen logischen Wert aufweist, die übrigen Stu
fen den anderen logischen Wert.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904022402 DE4022402A1 (de) | 1990-07-13 | 1990-07-13 | Schaltungsanordnung zur erzeugung von taktsignalen aus einem basistaktsignal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904022402 DE4022402A1 (de) | 1990-07-13 | 1990-07-13 | Schaltungsanordnung zur erzeugung von taktsignalen aus einem basistaktsignal |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4022402A1 true DE4022402A1 (de) | 1992-01-23 |
Family
ID=6410257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904022402 Ceased DE4022402A1 (de) | 1990-07-13 | 1990-07-13 | Schaltungsanordnung zur erzeugung von taktsignalen aus einem basistaktsignal |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4022402A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998004042A1 (en) * | 1996-07-23 | 1998-01-29 | 3Com Ireland | Digital phase locked loop |
EP1582614A1 (de) | 2004-04-03 | 2005-10-05 | H. Stoll GmbH & Co. KG | Vorrichtung zur Lieferung einer Fadenmenge |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3046772C2 (de) * | 1980-12-12 | 1983-08-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Taktgenerator |
-
1990
- 1990-07-13 DE DE19904022402 patent/DE4022402A1/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3046772C2 (de) * | 1980-12-12 | 1983-08-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Taktgenerator |
Non-Patent Citations (3)
Title |
---|
LICHTENBERGER, B.: Praktische Digitaltechnik, Heidelberg, 1987, S. 155, ISBN 3-7758-1162-9 * |
TIETZE/SCHENK: Halbleiter-Schaltungstechnik, 9. Aufl., Berlin, Heidelberg, New-York, 1989, S. 252-254, ISBN 3-540-19475-4 * |
WELBON, F.H.: LSSD Clock Generation Circuit, In: IBM Technical Disclosure Bulletin, 1984, Nr. 7A, S. 3682-3684 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998004042A1 (en) * | 1996-07-23 | 1998-01-29 | 3Com Ireland | Digital phase locked loop |
GB2331192A (en) * | 1996-07-23 | 1999-05-12 | 3Com Ireland | Digital phase locked loop |
GB2331192B (en) * | 1996-07-23 | 2001-03-07 | 3Com Ireland | Digital phase locked loop |
EP1582614A1 (de) | 2004-04-03 | 2005-10-05 | H. Stoll GmbH & Co. KG | Vorrichtung zur Lieferung einer Fadenmenge |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2723707C2 (de) | Schaltung zur Erzeugung nicht-überlappender Taktimpuls-Züge | |
DE69502071T2 (de) | Einstellbare Verzögerungsschaltung | |
DE2360762B2 (de) | Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen | |
DE2537937C2 (de) | Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht | |
DE4231175C1 (de) | Anordnung zur Taktrückgewinnung | |
DE2726277A1 (de) | Abtastsignaldetektor | |
DE69119782T2 (de) | Präzisions phasenschiebersystem | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE69508766T2 (de) | Genauer digitaler, fehlertoleranter taktgeber | |
DE102005050621A1 (de) | Phasenregelkreis und Verfahren zum Betrieb eines Phasenkreises | |
DE10202879A1 (de) | DLL-(Delay-Locked-Loop)Schaltung | |
DE4340966C1 (de) | Schaltungsanordnung zur Erzeugung gerader Tastverhältnisse | |
DE4022402A1 (de) | Schaltungsanordnung zur erzeugung von taktsignalen aus einem basistaktsignal | |
DE3131897A1 (de) | Steuersignal-multiplexschaltung | |
DE1271169B (de) | Frequenz- und Phasenvergleichsanordnung fuer zwei periodische Signale unter Erzeugung von zwei Impulsfolgen | |
DE102008064063B4 (de) | Steuersignalerzeugungsschaltung zur Einstellung eines Periodenwerts eines erzeugten Taktsignals als die Periode eines Referenzsignals, multipliziert mit oder dividiert durch eine beliebige reelle Zahl | |
DE3634594A1 (de) | Schaltungsanordnung zur erzeugung rationalzahliger frequenzverhaeltnisse | |
DE19963684B4 (de) | Verzögerungs-Verriegelungsschleifen-Taktgenerator, welcher Verzögerungs-Impuls-Verzögerungsumwandlung einsetzt | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
EP0410212A2 (de) | Redundante Taktgeberanordnung | |
DE10007606A1 (de) | Verfahren zur Frequenzteilung eines Taktsignals und Frequenzteilerschaltung zur Realisierung des Verfahrens | |
DE4316494C1 (de) | Digitale Taktsynchronisierung | |
DE4124005C2 (de) | ||
EP0617514A2 (de) | Zähler- und/oder Teileranordnung | |
EP0725484A1 (de) | Verfahren und Anordnung zum Ermitteln der Phasendifferenz zwischen Taktsignalen in einer Kommunikationseinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |