DE4022402A1

DE4022402A1 - Schaltungsanordnung zur erzeugung von taktsignalen aus einem basistaktsignal

Info

Publication number: DE4022402A1
Application number: DE19904022402
Authority: DE
Inventors: Karlheinz Dr Hafner; Stefan Dipl Ing Wallstab; Michael Deppermann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1990-07-13
Filing date: 1990-07-13
Publication date: 1992-01-23

Description

In komplexen, hochintegrierten Halbleiterbausteinen werden häufig mehrphasige Taktsignalsysteme verwendet. Insbesondere bei Semi-Custom-Entwürfen (ASIC) ist die Erzeugung dieser Taktsignale problematisch, da der Entwickler der Bausteine nur einen beschränkten Einfluß auf die Plazierung und Verdrah tung der Zellen und der sich daraus ergebenden Signalverzöge rungszeiten auf dem Baustein hat. Die Verwendung von Lauf zeitketten zur Erzeugung der Taktsignale ist daher unsicher und sollte nicht für die Erzeugung von mehrphasigen Taktsig nalen verwendet werden.

Taktsignalgeneratoren sind bekannt. Aus der DE 30 46 772 C2 ist ein Taktsignalgenerator bekannt geworden, der Taktsignale mit sich zeitlich ändernder Periodenlänge erzeugt. Dazu wird ein Binärzähler und ein Schieberegister verwendet, wobei der Binärzähler über logische Glieder mit dem Schieberegister ver bunden ist. Der Binärzähler wird durch ein Primärtaktsignal, und zwar durch die Rückflanke, hochgezählt. Gleichzeitig läuft in einem Schieberegister eine logische 1 um. Das zu gewinnende Taktsignal wird aus von den einzelnen Stufen des Binärzählers abgegebenen Signalen und aus von den Stufen des Schieberegi sters abgegebenen Signalen unter Verwendung von logischen Gliedern gewonnen. Dieses gewonnene Taktsignal wird gleichzei tig als Schiebetakt für das Schieberegister verwendet. Auf diese Weise ist es möglich, anstelle von Taktsignalen mit gleichbleibenden Periodenlängen Taktsignale mit binär anstei genden Periodenlängen zu erzeugen.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Schaltungsanordnung zur Erzeugung von Taktsignalen aus einem Basistaktsignal anzugeben, mit der beliebige zum Basistakt flankensynchrone Taktsignale abgeleitet werden können. Diese Aufgabe wird gemäß den Merkmalen des Anspruchs 1 gelöst.

Zur Erzeugung der phasenverschobenen Taktsignale werden somit zwei Schaltkreise verwendet, der erste Schaltkreis hat die Funktion eines modulo-n-Zählers mit 1-aus-n-codier tem Ausgang. Dieser Zähler reagiert sowohl auf steigende als auch fallende Flanken des Basissignales. Er arbeitet demnach mit dem doppelten Basistakt. Durch die Stufen des Zählers kann das Basistaktsignal in einzelne Abschnitte zer legt werden, und damit Primärtaktsignale erzeugt werden. Der zweite Schaltkreis, der aus logischen Gliedern und Flip-Flop Stufen besteht, erzeugt aus den Primärtakt-Signalen beliebige Taktsignale, deren Gemeinsamkeit nur darin besteht, daß sie zum Basistakt flankensynchron sein müssen.

Der Zähler kann z. B. mit Hilfe von Schiebeketten oder Schiebe registern realisiert werden.

Andere Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Anhand von Ausführungsbeispielen, die in den Figuren darge stellt sind, wird die Erfindung weiter erläutert. Es zeigen

Fig. 1 den Verlauf des Basistaktsignales, daraus abgeleitete Primärtaktsignale und einem daraus abgeleiteten Takt signal aufgetragen über der Zeit t,

Fig. 2 eine Realisierung des ersten Schaltkreises der Schal tungsanordnung,

Fig. 3 eine zweite Realisierung des ersten Schaltkreises mit Schieberegistern,

Fig. 4 Realisierungen des zweiten Schaltkreises,

Fig. 5 die mit Hilfe der zweiten Schaltkreise erzeugten Taktsignale aufgetragen über der Zeit t.

Ein erster Schaltkreis besteht nach Fig. 1 aus einem modulo- n-Zähler mit 1-aus n-codiertem Ausgang. Er zählt ein Basistakt signal SYSCLK und zwar reagiert er sowohl auf steigende als auch auf fallende Flanken des Basistaktsignales, er arbeitet also mit dem doppelten Basistakt. Der Zähler besteht aus mehreren Stufen, an deren Ausgängen die sog. Primärtaktsignale C abgenommen werden können. Unter der Annahme, daß der Zähler aus acht Stufen besteht, können z. B. acht Primärtaktsignale, die gegeneinander phasenverschoben sind, abgenommen werden. Diese Primärtaktsignale sind in Fig. 1 im Verhältnis zum Basistaktsignal dargestellt. Aus Fig. 1 ist entnehmbar, daß Primärtaktsignale gewonnen werden, die entweder mit der Vorder flanke des Basistaktsignales getaktet werden oder mit der Rück flanke des Basistaktsignales.

Aus den Primärtaktsignalen C₀ bis C₇ kann mit Hilfe des zwei ten Schaltkreises ein Taktsignal D₀ erzeugt werden, wie es in Fig. 1 dargestellt ist. Das Taktsignal D₀ wird z. B. mit Hilfe der Primärtaktsignale C₀ und C₃ gebildet. C₀ hängt ab von der Rückflanke des Basistaktsignales, C₃ von der Vorder flanke des Basistaktsignales, dementsprechend hat das Takt signal D₀ seine Vorderflanke flankensynchron zu der Rückflanke des Basistaktsignales und seine Rückflanke flankensynchron zu der Vorderflanke eines Basistaktsignales.

Der erste Schaltkreis SK1 kann mit Hilfe einer Schiebekette gemäß Fig. 2 realisiert werden. Die Länge der Schiebekette entspricht hierbei dem zweifachen der kleinsten gemeinsamen Periode aller benötigten Einzeltakte, gemessen in Perioden des Basistakts SYSCLK.

Die Schiebekette besteht aus einzelnen Stufen, im Ausführungs beispiel die Flipflops FF. Die Flipflops an den ungeraden Positionen, in Fig. 2 mit FF1, FF3, FF5, FF7 bezeichnet, werden mit dem Basistaktsignal SYSCLK getaktet, die Flipflops an den geraden Positionen, in Fig. 2 mit FF0, FF2, FF4, FF6 bezeichnet, mit dem invertierten Basistaktsignal. Aus diesem Grunde ist ein Inverter IN vorgesehen. Die Flipflops FF sind hintereinander geschaltet, wobei der Ausgang des Flipflops FF7 zum Eingang des Flipflops FF0 zurückgekoppelt ist. Am Ausgang der einzelnen Flipflopstufen FF können die Primärtaktsignale C₀ bis C₇ abgenommen werden.

Die Schiebekette weist an zwei benachbarten Stellen eine logische EINS auf, alle restlichen Positionen sind mit logisch NULL belegt. Diese Einstellung wird beim Rücksetzen der Schiebe kette festgelegt. Zum Beispiel kann beim Rücksetzen das Flip flop FF0 auf Eins gesetzt sein und das Flipflop FF7.

In Abhängigkeit vom Basistaktsignal SYSCLK werden dann die logischen EINSEN durch die Schiebekette hindurchgeschoben mit dem Ergebnis, daß die in Fig. 1 dargestellten Primär taktsignale C₀ bis C₇ erzeugt werden.

Der erste Schaltkreis SK1 kann auch mit Schieberegistern reali siert werden, so wie es z. B. in Fig. 3 dargestellt ist. Hier sind zwei Schieberegister SH1 und SH2 vorgesehen, die z. B. als Zelle in einer Zellenbibliothek enthalten sein können. Das erste Schieberegister SH1 besteht aus Flipflops FF10, FF12, FF14, FF16, die mit der Rückflanke des Basistaktsignales SYSCLK getaktet werden, während die Flipflops FF11, FF13, FF15, FF17 des zweiten Schieberegisters SH2 mit der Vorderflanke des Basistaktsignales getaktet werden. In jedem Schieberegister SH1, SH2 ist jeweils eine Flipflopstufe auf logisch EINS ge setzt, die übrigen Stufen auf logisch NULL. Im Ausführungsbei spiel der Fig. 3 ist dies die Flipflop-Stufe FF10 im Schiebe register SH1 und die Flipflopstufe FF17 im Schieberegister SH2. Dieser Zustand kann z. B. vor Betriebsbeginn durch ein Rücksetz signal eingestellt werden. Wenn das Basistaktsignal SYSCLK an liegt, laufen die logischen EINSEN durch die einzelnen Flip flop-Stufen und erzeugen an den Ausgängen der Flipflop-Stufen die Primärtaktsignale C₀ bis C₇ wie sie in Fig. 1 dargestellt sind.

Realisierungsmöglichkeiten für den zweiten Schaltkreis SK2 sind der Fig. 4 zu entnehmen. Er besteht in der Regel aus logischen Gliedern und einer daran angeschlossenen RS-Flip flop Stufe. Fig. 4 zeigt, wie aus den Primärtaktsignalen die in Fig. 5 dargestellten Taktsignale gewonnen werden können. Ein erster Schaltkreis SC₁, der nur aus einer Flipflop Stufe LA besteht, erzeugt aus den Primärtaktsignalen C₀ und C₄ das Taktsignal S₀. In einem weiteren Beispiel kann das Primärtaktsignal C₀ als Taktsignal L₀ verwendet werden. Ein Taktsignal D₀ kann mit Hilfe einer Flip-Flop Stufe (SC₂) erzeugt werden, wenn dem Setzeingang S das Primärtaktsignal C₀, und das Primärtaktsignal C₃ dem Rücksetzeingang R der Flipflop stufe SC2 zugeführt wird. Andere Kombinationen von Primärtakt signalen können Flipflopstufen zugeführt werden, z. B. SC3 und SC4 und damit Taktsignale L₁ und D₁ gemäß Fig. 5 gebildet werden. Die Kombination von logischen Gliedern und Flipflop-Stufen zeigen die Schaltkreise SC5 bis SC10. Hier sind als logische Glieder ODER-Glieder verwendet worden, um mehrere Primärtaktsig nale miteinander verknüpfen zu können und entweder dem Setz eingang S oder dem Rücksetzeingang R der Flipflop-Stufen zu führen zu können. Die mit Hilfe dieser Schaltkreise gewonnenen Taktsignale können ebenfalls der Fig. 5 entnommen werden.

Zweckmäßig ist, wenn Flipflop-Stufen verwendet werden, die eine Vorzugslage haben, um undefinierte Ausgangszustände zu verhindern.

Interessant sind insbesondere die Taktsignale D₀ und D₁, weil sie mit einer fallenden Flanke des Basistaktsignales SYSCLK aktiviert, hingegen mit einer steigenden Flanke deaktiviert werden. Hier wäre eine einfache Taktgenerierung durch sukzessives Herunterteilen des Basistaktsignales unter logischer Verknüpfung der so gewonnenen Signale nämlich nicht möglich.

Claims

1. Schaltungsanordnung zur Erzeugung von Taktsignalen aus einem Basistaktsignal (SYSCLK) mit

- einem ersten als modulo-n-Zähler mit 1-aus-n-codiertem Ausgang arbeitenden Schaltkreis (SK1), an dem das Basistakt signal anliegt, der ansteigende und fallende Flanken des Basistaktsignales zählt und an dessen Stufen Primärtakt signale (C) abnehmbar sind,
-einem zweiten Schaltkreis (SK2) aus logischen Gliedern und Flipflop-Stufen zur Erzeugung der Taktsignale aus den Primärtaktsignalen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Stufen des ersten Schaltkreises (SK1) dem zweifachen der kleinsten gemeinsamen Periode aller Taktsignale gemessen in Perioden des Basistaktsignales entspricht.

3. Schaltungsanordnung nach Anspruch 2, mit einem ersten Schaltkreis (SK1) mit einer aus den Stufen (FF) bestehenden Schiebekette, bei der die Stufen (FF1, FF3, FF5, FF7) an ungeraden Positionen mit dem Basistaktsignal (SYSCLK), die Stufen (FF0, FF2, FF4, FF6) an den geraden Positionen mit dem invertierten Basistaktsignal getaktet sind, die Ausgänge der Stufen (FF) die Primärtaktsignale (C) liefern und bei der zwei benachbarte Stufen den einen (1) von zwei logischen Werten aufweisen, während die übrigen Stufen den anderen logischen Wert aufweisen.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der erste Schaltkreis (SK1) aus zwei Schieberegistern (SH1, SH2) aufgebaut ist, daß das eine Schieberegister (SH1) mit dem invertierten Basistaktsignal, das andere (SH2) mit dem Basistaktsignal getaktet ist und an den Ausgängen der Schieberegisterstufen (FF10 bis FF17) die Primärtaktsignale auftreten, und daß in jedem Schieberegister jeweils eine Stufe den einen logischen Wert aufweist, die übrigen Stu fen den anderen logischen Wert.