DE3934453A1 - Spritzgegossene leiterplatte - Google Patents

Spritzgegossene leiterplatte

Info

Publication number
DE3934453A1
DE3934453A1 DE3934453A DE3934453A DE3934453A1 DE 3934453 A1 DE3934453 A1 DE 3934453A1 DE 3934453 A DE3934453 A DE 3934453A DE 3934453 A DE3934453 A DE 3934453A DE 3934453 A1 DE3934453 A1 DE 3934453A1
Authority
DE
Germany
Prior art keywords
circuit board
component
printed circuit
chip
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3934453A
Other languages
English (en)
Inventor
Herbert Dipl Ing Schaaf
Hansjoerg Dipl Ing Faller
Stavros Dr Rer Nat Smernos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE3934453A priority Critical patent/DE3934453A1/de
Publication of DE3934453A1 publication Critical patent/DE3934453A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Die Erfindung betrifft eine spritzgegossene Leiterplatte. Die Herstellung durch Spritzguß hat den Vorteil, daß sich auch Formen, die von der üblichen planaren Gestalt einer Leiterplatte abweichen, z. B. Halterungen für Kontaktstifte und dergleichen, ohne zusätzliche Arbeitsgänge ausbilden lassen (Sonderdruck aus Electronics: W. Engelmaier und David C.Frisch, Injection molding shapes new dimensions for boards).
Bei komplizierten elektronischen Schaltungen, wie sie z. B. in der Nachrichtentechnik zunehmend eingesetzt werden, hat die Integrationsdichte auf Halbleiter-Bauelementen derart zugenommen, daß aus Platzgründen zunehmend auf eine Verkapselung der Bauelemente verzichtet wird. Statt dessen wendet man die Chip-On-Board-Technik an (VDI Berichte 673: Verbindungstechnik ′88 für elektronische und elektro-optische Geräte und Systeme, Beitrag von H. Reichl), die sich außerdem durch bessere elektrische Eigenschaften, insbesondere bei hohen Frequenzen, auszeichnet. Nachteil eines direkt auf eine ebene Leiterplatte aufgeklebten Halbleiter-Chips ist, daß dann, wenn der Chip defekt ist, es schwierig ist, ihn wieder zu entfernen. Es besteht vor allem die Gefahr, daß benachbarte Bereiche auf der Leiterplatte beschädigt werden. Es sind deshalb schon zweilagige Leiterplatten bekannt geworden, bei denen die obere Lage mit einer Bohrung versehen ist. In diese Bohrung wird ein Chip eingesetzt und mit der Grundplatte, die mit einer Metallschicht versehen ist, verklebt (IBM Technical Disclosure Bulletin, Vol. 29, No. 3, August 1986). Ist der Chip defekt, so werden die Anschlußdrähte gekappt und es wird ein Ersatz-Chip auf den defekten Chip aufgeklebt.
Eine aus mehreren Lagen bestehende Leiterplatte, bei der die obere Lage mit Bohrungen versehen werden muß, ist aufwendig herzustellen. Soll der Chip mit einem Abdeckpolymer geschützt werden, so besteht die Gefahr, daß das Polymer verläuft und auch freizuhaltende Bereiche der Leiterplatte abdeckt.
Der Erfindung liegt die Aufgabe zugrunde, eine spritzgegossene Leiterplatte zu schaffen, die für die Aufnahme von Bauelementen in Chip-On-Board-Technik geeignet ist und die in einfacher Weise das Ersetzen schadhafter Bauelemente ermöglicht.
Gelöst wird diese Aufgabe durch eine spritzgegossene Leiterplatte, die erfindungsgemäß mit einer Aushöhlung versehen ist, die an die Form eines aufzunehmenden ungehäusten Halbleiter-Bauelements angepaßt ist und die eine Tiefe aufweist, die der mehrfachen Höhe des Bauelements entspricht.
Zweckmäßige Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Vorteile der Erfindung liegen insbesondere darin, daß die ungehäusten Halbleiter-Bauelemente oder Chips und die Bond-Stellen durch die Leiterplatte selbst gegen Beschädigungen geschützt sind. Außerdem unterstützt die Leiterplatte aufgrund ihrer Gestalt die Verkapselung der ungehäusten Bauelemente in wirksamer Weise. Die Erfindung bewirkt somit eine Reduzierung der Kosten und eine Erhöhung der Zuverlässigkeit der Bauelemente.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung erläutert. Es zeigen:
Fig. 1 eine Leiterplatte gemäß der Erfindung in einem Längsschnitt, und
Fig. 2 einen Ausschnitt der Leiterplatte nach Fig. 1 in der Draufsicht.
Eine Leiterplatte 1 weist ein plattenförmiges Substrat auf, das in der Regel im Spritzguß aus hochtemperaturbeständigen Thermoplasten - z. B. Polyphenylensulfid PPS, Liquid Crystal Polymer LCP, Polyetherimid PEI u. ä. - hergestellt ist. Sie kann aber auch aus Duroplasten durch Pressen oder aus anorganischen Stoffen hergestellt werden.
Die Leiterplatte 1 weist pro Bestückseite drei Funktionsebenen auf, die in der Zeichnung auf der Oberseite im einzelnen dargestellt sind:
  • - eine Schaltungsebene 3 mit Leiterzügen oder -bahnen 4 sowie - hier nicht dargestellten - Widerständen und dergleichen,
  • - eine Wirebond-Ebene 5, in der die Anschlußdrähte 6 eines Halbleiter-Bauelements oder Chips 7 über sogenannte Bondpads 8 mit den Leiterbahnen 4 verbunden sind, und
  • - eine Diebond-Ebene 10, in der der Chip 7 mit dem Substrat 2 verbunden, d. h. in der Regel verklebt, ist.
Die Widerstände, Leiterzüge 4 und die Bondpads 8 in der Schaltungsebene 3 und der Wirebond-Ebene 5 werden dadurch hergestellt, daß Polymerpasten - z. B. Kupferpolymerpasten der Firma Heraeus, Hanau - mittels Sieb- oder Tampondruck aufgebracht werden. Um die Strombelastbarkeit und die Wirebond-Eigenschaften zu verbessern, kann es zweckmäßig sein, die Leiterbahnen 4 nachträglich stromlos zu metallisieren. Zum Schutz gegen äußere Einflüsse wird die Schaltungsebene 3 mit einem Abdeckpolymer 12, z. B. einem Epoxidharz oder einem Resist, versehen.
Die Leiterplatte 1 weist eine Aushöhlung 13 auf, die von der Wirebond-Ebene 5 bis zur Diebond-Ebene 10 reicht und deren Tiefe mindestens etwa der doppelten Höhe des aufzunehmenden Chip 7 entspricht. Außerdem ist ihr Umriß an die Form des Chips 7 angepaßt, d. h. im vorliegenden Fall ist sie quadratisch (vergleiche auch Fig. 2). Ist der Chip 7 defekt, so werden die Anschlußdrähte 6 gekappt und es wird ein Ersatz-Chip 14, der in der Zeichnung gestrichelt angedeutet ist, auf den defekten Chip 7 geklebt und durch neue Anschlußdrähte 6 mit den Leiterzügen 4 verbunden.
Im Gegensatz zu herkömmlichen planaren Leiterplatten, bei denen die Chips 7, 14 und die Anschluß- oder Bonddrähte 6 über die Schaltungsgebene 3 hinausragen, liegen bei der erfindungsgemäßen Leiterplatte 1 der ursprüngliche Chip 7 und die Anschlußdrähte 6 und deren Bondstellen 15 und zum Teil auch der Ersatz-Chip 14 geschützt unterhalb der äußeren Schaltungsebene 3. Zwischen der Aushöhlung 13 und der Schaltungsebene 3 bildet die Leiterplattenoberfläche eine trichter- oder kegelförmige Vertiefung 16, die das Aufbringen einer Chipverkapselung 17 erleichtert. Als Chipverkapselung 17 dient eine Vergußmasse aus einem duroplastischen Gießharz, z. B. ein Epoxidharz, oder eine thermoplastische Masse, z. B. aus LCP. Beim Aufbringen dieser Vergußmasse verhindert die kegelförmige Wand der Vertiefung 16 ein undefiniertes Auseinanderfließen der Vergußmasse und ergibt somit eine gleichmäßige Geometrie der Chipverkapselung, die auch die Anschlußdrähte 6 gleichmäßig abdeckt.
Eine andere Möglichkeit, eine definierte Geometrie der Chipverkapselung 17 zu erreichen, ist auf der rechten Seite von Fig. 1 dargestellt. Hier ist die Aushöhlung 13 zur Aufnahme des Chips 7 und ggf. 14 in einigem Abstand von einer ringförmigen Erhebung oder Wulst 18 umgeben, die ein Auseinanderfließen der Vergußmasse ebenfalls wirksam verhindert.
Mit der durch das Spritzgießen oder Pressen ermöglichten dreidimensionalen Gestaltung der Leiterplatte 1 lassen sich zusätzliche Teile und Herstellungschritte einsparen. In der Aushöhlung 13 und der Vertiefung 16 sind die Chips 7, 14, die Anschlußdrähte 6 und die Bondstellen 15 geschützt. Die definierte Geometrie der Chipverkapselung 17 läßt sich ohne zusätzliche Hilfsmittel erreichen. Dies führt zu einer verringerten Ausfallhäufigkeit der Anschlußdrähte 6 und der zugehörigen Bondstellen 15 bei Temperaturwechselbeanspruchung.
Da die Widerstände und Leiterbahnen 4 durch Aufdrucken von Polymerpasten hergestellt werden, können die sanften Niveauänderungen zwischen der Schaltungsebene 3 und der Wirebond-Ebene 5 im Verlauf der kegelförmigen Vertiefung 16 ohne Schwierigkeiten überbrückt werden. Wegen der niedrigen Aushärtetemperaturen der Polymerpasten kann auf die - bei Kupferpasten erforderliche - kostenträchtige Aushärtung unter Schutzgasatmosphäre verzichtet werden. Die Widerstände können direkt auf dem Substrat 2 abgeglichen werden. Außerdem ist die Herstellung der Leiterbahnen 4 und dergleichen durch Sieb- oder Tampondruck umweltfreundlich, es müssen keine giftigen Substanzen entsorgt werden. Das Lay-out der Leiterplatte 1 kann schnell und wirtschaftlich geändert werden.

Claims (6)

1. Spritzgegossene Leiterplatte, dadurch gekennzeichnet, daß sie mit einer Aushöhlung (13) versehen ist, die an die Form eines aufzunehmenden ungehäusten Halbleiterbauelements (7) angepaßt ist und die eine Tiefe aufweist, die der mehrfachen Höhe des Bauelements (7) entspricht.
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Aushöhlung (13) von einer angenähert konischen Vertiefung (16) umgeben ist.
3. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Aushöhlung (13) von einer ringförmigen Erhebung (18) umgeben ist.
4. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß sie als dreidimensionaler Schaltungsträger ausgebildet ist, der eine Schaltungsebene (3) mit Leiterzügen (4) und Widerständen, eine Wirebond-Ebene (5) sowie eine Diebond-Ebene (10) aufweist.
5. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß sie mit in Drucktechnik hergestellten Leiterzügen (4), Widerständen und dergleichen versehen ist.
6. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleiterbauelement (7) in Chip-On-Board-Technik ausgeführt ist.
DE3934453A 1989-10-14 1989-10-14 Spritzgegossene leiterplatte Withdrawn DE3934453A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3934453A DE3934453A1 (de) 1989-10-14 1989-10-14 Spritzgegossene leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3934453A DE3934453A1 (de) 1989-10-14 1989-10-14 Spritzgegossene leiterplatte

Publications (1)

Publication Number Publication Date
DE3934453A1 true DE3934453A1 (de) 1991-04-18

Family

ID=6391545

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3934453A Withdrawn DE3934453A1 (de) 1989-10-14 1989-10-14 Spritzgegossene leiterplatte

Country Status (1)

Country Link
DE (1) DE3934453A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29515521U1 (de) * 1995-09-28 1996-01-18 Telbus Ges Fuer Elektronische Multi-Chip-Modul
DE10118487A1 (de) * 2001-04-12 2002-10-17 Demag Ergotech Gmbh Kunststoffformteil mit Leiterbahnstruktur, insbesondere kontaktlose Chipkarte mit Antennenstruktur, und Verfahren zur Herstellung eines solchen Formteils
DE10213879C1 (de) * 2002-03-27 2003-07-10 Infineon Technologies Ag Elektronisches Bauteil

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29515521U1 (de) * 1995-09-28 1996-01-18 Telbus Ges Fuer Elektronische Multi-Chip-Modul
DE10118487A1 (de) * 2001-04-12 2002-10-17 Demag Ergotech Gmbh Kunststoffformteil mit Leiterbahnstruktur, insbesondere kontaktlose Chipkarte mit Antennenstruktur, und Verfahren zur Herstellung eines solchen Formteils
DE10213879C1 (de) * 2002-03-27 2003-07-10 Infineon Technologies Ag Elektronisches Bauteil

Similar Documents

Publication Publication Date Title
DE2554965C2 (de)
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE19929754C2 (de) Verguß einer bestückten Baugruppe mit vibrationsdämpfender Gießmasse
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102007002707A1 (de) System-in Package-Modul
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE102009002519A1 (de) Gekapselte Schaltungsvorrichtung für Substrate mit Absorptionsschicht sowie Verfahren zu Herstellung derselben
EP1622237A1 (de) Optisches oder elektronisches Modul und Verfahren zu dessen Herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE112006002635T5 (de) Schaltungsmodul und Schaltungsvorrichtung, die ein Schaltungsmodul umfasst
DE102017203360A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
WO2014122021A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung
DE10161936A1 (de) Elektroniksteuereinheit
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE19816794A1 (de) Leiterplattenverbund
DE3934453A1 (de) Spritzgegossene leiterplatte
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
DE10260005A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE10059808A1 (de) Verfahren zur Verbindung einer integrierten Schaltung und einer flexiblen Schaltung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee