DE3928787A1

DE3928787A1 - Vorrichtung und verfahren zur identifizierung von mit einem bus verbundenen peripheriegeraeten

Info

Publication number: DE3928787A1
Application number: DE3928787A
Authority: DE
Inventors: Jean-Jacques Maurice Derksema
Original assignee: R Alkan et Cie
Current assignee: R Alkan et Cie
Priority date: 1988-09-01
Filing date: 1989-08-31
Publication date: 1990-11-08
Also published as: IT1233187B; GB2234100A; FR2637099B1; IT8967731A0; GB8919560D0; DE3928787C2; FR2637099A1; GB2234100B

Description

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur Identifizierung von Peripheriegeräten, die mit einem Bus eines elektronischen und/oder Informationssystem ver bunden sind.

Es ist häufig notwendig, einen Bus zu verwenden, damit elektronische und/oder Informationssysteme erkannt oder geführt werden können. Die Identifizierung von mit einem Bus verbundenen Peripheriegeräten ist manchmal ent scheidend, um die Effektivität des Systems sicherzustellen, und ein Identifizierungsfehler kann sich als nicht akzep tabel erweisen.

Eine bekannte Lösung besteht darin, die Peripheriegeräte mit Mikroprozessoren oder anderen aktiven elektronischen Schaltungen auszustatten, die durch Zwischenschaltung eines Bus die Identifizierung der Peripheriegeräte ermöglichen über einen oder mehrere Rechner, welche das elektronische und/oder Informationssystem steuern. Häufig ist eine der artige Lösung nicht immer angepaßt an verschiedene Bean spruchungen, wie Raumbedarf, Umgebungsklima und mecha nische Beanspruchungen, die für Peripheriegeräte bestimm ter Systeme existieren. Darüber hinaus erfordern aktive elektronische Schaltungen zur Identifizierung, Mikro prozessoren usw. eine elektrische Versorgungsquelle, die auf der Ebene der Peripheriegeräte nicht immer verfügbar ist.

In der französischen Patentanmeldung Nr. 87 02 923 ist für eine Schießvorrichtung eine Vielfachladevorrichtung zum wahlweisen Beladen mit Kartuschen beschrieben, die von einem Luftschiff oder einer anderen Vorrichtung gehalten ist, wobei die Ladevorrichtungen modular, ablösbar und austauschbar sein können sowie mit einer Vielzahl von Kartuschentypen beladen, wobei sie über elektronische Boxen identifiziert werden können, nachdem sie im Luft fahrzeug plaziert worden sind, damit letztendlich die Kartuschen nach einer vorbestimmten Abfolge verschossen werden können. Die Kartuschen können zum Auswerfen von Ködern dienen zum Schutz des damit ausgerüsteten Luftfahr zeugs; von der korrekten Identifizierung der Ladevor richtung kann das Leben des Piloten des Luftfahrzeuges abhängen.

In diesem Anwendungsfall sind bei den Ladevorrichtungen, die in den Patentanmeldungen EP-A-01 49 380 und FR-A-25 57 856 beschrieben sind, die Kartuschen in einer Vorrichtung außerhalb der Zelle des Luftfahrzeuges angeordnet: Die Beanspruchungen an Platz, Umgebungsklima und mechanischer Art sind dort extrem bemerkbar.

Die Erfindung schafft eine Vorrichtung zur Identifizierung von Peripheriegeräten, die unter ernsten Umgebungsbedingun gen zuverlässig arbeitet und die eine große Funktions sicherheit aufweist.

Ein anderes Ziel der Erfindung besteht in der Verwirk lichung einer Vorrichtung zur Identifizierung von Peri pheriegeräten, welche das Feststellen von eventuellen Störungen der sie bildenden Schaltungsanordungen ermöglicht unter Sicherstellung einer Identifizierung gewisser Peripheriegeräte bei Vorhandensein bestimmter Störungen.

Zu diesem Zweck ist Gegenstand der Erfindung eine Vor richtung zur Identifizierung von Peripheriegeräten, die folgendes umfaßt:
Codeschaltungen zur Erzeugung eines Identifizie rungscodes, die den Peripheriegeräten zugeordnet sind;
Mittel zur Auswahl der Codeschaltungen;
einen Bus zum Lesen der Identifizierungscodes, der mit den Codeschaltungen verbunden ist:
Jedem Peripheriegerät sind zwei Codeschaltungen zugeordnet, von denen jede eine Logikanordnung darstellt, die zwischen dem Bus und einer Wahl schaltung geschaltet ist,
wobei die zwei Logikanordnungen für dasselbe Peri pheriegerät in der Lage sind, zwei Identifizierungs codes zu erzeugen, von denen das eine spiegelbildlich zum anderen ist, und
wobei der Bus eine Anzahl von Leitungspaaren enthält.

Nach einem weiteren Merkmal sind die Leiter des Bus mit einer Vorspannungsquelle verbunden, wobei jede Logikan ordnung von einem Satz von mehreren Dioden gebildet ist, die zwischen den Leitern unterschiedlicher Wertigkeit des Bus und der Wahlschaltung geschaltet sind, und wobei die Dioden der zwei Logikanordnungen desselben Peripheriegerä tes sind mit zwei Leitungen symmetrischer Wertigkeit des Bus verbunden sind.

Vorzugsweise sind die Dioden mit den Leitungen des Bus ver bunden, von denen keine den beiden Logikanordnungen, die demselben Peripheriegerät zugeordnet sind, gemeinsam sind. Nach einem weiteren Merkmal ist der Bus mit einer Lese schaltung verbunden zum Lesen der Codes und mit einer Testschaltung.

Vorzugsweise werden die Leseschaltung und die Testschaltung von einem Multiplexer und einem Demultiplexer gebildet, bei denen die parallelen Eingänge und Ausgänge mit Leitungen des Bus verbunden sind, wobei der Serieneingang des De multiplexers mit Masse verbunden ist.

Die Erfindung hat gleicherweise ein Verfahren zur Identifi zierung von Peripheriegeräten zum Gegenstand mit Hilfe einer Vorrichtung, die folgendes umfaßt:
ein Bus zum Lesen binärer Identifizierungscodes, der eine Anzahl von Leitungspaaren enthält, von denen jedes mit einer Vorspannungsquelle verbunden ist,
zwei Schaltungen zur Erzeugung eines binären Identi fikationscodes, die jedem Peripheriegerät zugeordnet sind, wobei jede Codeschaltung aus einer oder einer Mehrzahl von Dioden gebildet ist, die zwischen den Leitern unterschiedlicher Wertigkeit des Bus und einer Wahlschaltung geschaltet sind, wobei die Dioden der beiden Codeschaltungen, die demselben Peripherie gerät zugeordnet sind, keinen Leiter gemeinsam haben und zu zweit mit zwei Leitern des Bus symmetrischer Wertigkeit geschaltet sind in der Weise, daß zwei binäre Codes erzeugt werden, von denen der eine spiegel bildlich zum anderen ist und
Schaltungen zum Lesen der Codes und zum Testen, wobei das Verfahren zum Testen besteht aus dem Anschließen jedes Leiters des Bus mit Hilfe der Testschaltung sukzessive einzeln an Masse, das Lesen und Speichern der Binärzustände am Ausgang der Leseschaltung für jeden der Zustände der Testschaltung, das Diagnosti zieren der Art eines Defekts, nachdem die Binärzu stände der Test- und der Leseschaltung gespeichert worden sind und das Freigeben zum Lesen der binären Identifizierungscodes der Peripheriegeräte bei Ab wesenheit von Störungen und im Fall der Feststellung eines Kurzschlusses einer Diode auf einem identifizier ten Leiter des Bus.

Wird ein Diodenkurzschluß festgestellt, sieht das Verfahren das Ermitteln der Codes der Peripheriegeräte vor, um zu ermitteln, welcher der Codes der Peripheriegeräte über eine Schaltung erzeugt worden ist, welche eine Diode enthält, die mit dem identifizierten Leiter verbunden ist und das Bewerten des anderen Codes der Peripheriegeräte.

Bei Abwesenheit einer Anomalie besteht das Verfahren darin, zwischen dem Direktcode und dem spiegelbildlichen Code für jedes Peripheriegerät zu vergleichen durch Inversion des Vorzeichens beim Lesen des Codes, Halten des Codes mit einem Wert, der höher ist als die vergleichbaren unter schiedlichen Codes binärer Wertigkeit und Zurückweisen der Vergleichscodes, wenn die letzteren zu sehr von einem binären Wert abweichen.

Weitere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden anhand von Zeichnungen erfolgenden Beschrei bung hervor, die nur als Beispiel dienen soll. In diesen ist:

Fig. 1 ein synoptisches Schema einer Vorrichtung zur Identifizierung von Peripheriegeräten,

Fig. 2 eine vereinfachte Ansicht, die die Funktion der Vor richtung nach Fig. 1 illustriert für den Fall des Kurzschlusses einer Diode für eine Identifizierungs schaltung für ein Peripheriegerät,

Fig. 3 eine vergleichbare Ansicht wie Fig. 2, die die Funktion einer Identifizierungsvorrichtung illus triert, welche eine einfache Redundanz der Identi fizierungsschaltung ermöglicht,

Fig. 4 eine ähnliche Ansicht wie Fig. 1, welche die Funk tion der Vorrichtung illustriert im Testzustand in dem Fall, daß eine Diode gemäß Fig. 2 versagt,

Fig. 5 ist ein Algorithmus, der das Funktionieren der Identifizierungsvorrichtung im Selbsttestzustand illustriert,

Fig. 6 zeigt ein Organigramm für die Funktion der Identifi zierungsvorrichtung im Lesezustand und der Ver arbeitung der Identifizierungscodes der Peripherie geräte.

Bezugnehmend auf Fig. 1 sind zwei Peripheriegeräte B 1 und B 2 jeweils mit einem Bus B aus sechs Leitungen B 0, B 1, B 2, B 3, B 4, B 5 über zwei Logikanordnungen zur Codierung CD 1 und CM 2 zum einen und CD 2 und CM 2 zum anderen ver bunden.

Jede Codier-Logikanordnung enthält eine bestimmte Anzahl von Dioden D, die zwischen den Leitungen B 0 bis B 5 des Bus B unterschiedlicher Wertigkeit und Masse verbunden sind über einen Wahlschalter: Den Anordnungen CD 1, CM 2, CD 2 und CM 2 entsprechen die Schalter SD 1, SM 1, SD 2 und SM 2.

In dem dargestellten Beispiel weist jede Logikanordnung so viel Dioden auf wie der Bus B Leitungen hat, und diese Dioden sind jeweils zwischen einem Leiter des Bus und einer Eingangsklemme 10 und einem Verbinder 11 geschaltet. Der Verbinder 11 weist Ausgangsklemmen 12 auf, deren Anzahl der Anzahl der Eingangsklemmen 10 entspricht sowie der der Leiter des Bus B. Die Eingangsklemmen 10 sind untereinander elektrisch isoliert, während die Ausgangs klemmen 12 eines Verbinders sämtlich mit Masse verbunden sind über den entsprechenden Schalter SD 1, SM 1, SD 2 oder SM 2. Die Verbindungen 13, die wahlweise zwischen be stimmten Eingangsklemmen 10 und bestimmten Ausgangs klemmen 12 vorgesehen sind, ermöglichen die Erstellung eines geeigneten Codes für jedes Peripheriegerät.

Wie in der EP-A-01 49 380 beschrieben, können die Ver bindungen 13 z.B. durch eine elektrische Schaltung, auf einem Einsteckelement des Verbinders 11 realisiert werden. Der Code für das Peripheriegerät kann somit bequem je nach dem Bedarf modifiziert werden.

Der Verbinder 11 und die Dioden D können integraler Teil eines Peripheriegerätes sein, und in diesem Fall müssen Verbindungsmittel (nicht dargestellt) vorgesehen werden, um die Dioden mit den verschiedenen Leitern des Bus elektrisch zu verbinden, wenn sie im Peripheriegerät plaziert werden. Bei einer Variante können die Dioden permanent mit Leitern des Bus verbunden sein, und der Ver binder 11 enthält ein männliches Teil und ein weibliches Teil, wobei der eine fest und der andere ein Teil des Peripheriegerätes ist, die zusammengeschaltet werden, wenn sie an Ort und Stelle gebracht werden.

Es ist gleichermaßen möglich, nur die Dioden D an Ort und Stelle vorzusehen, wo eine Verbindung 13 realisiert werden soll. Dies erlaubt eine Einsparung einer bestimmten Anzahl von Dioden, macht jedoch auf der anderen Seite die Ver wirklichung der Verbindungselemente komplizierter, welche die Codierung der Peripheriegeräte sicherstellen.

Es handelt sich nur um Beispiele unter anderem zur prak tischen Realisierung der Logikanordnungen, die zur Er zeugung eines Identifizierungscodes für die Peripheriege räte dienen, die gemäß einem bevorzugten Merkmal zu der Erfindung gehören, bei der die Logikanordnungen von dis kreten Dioden gebildet sind. Die Dioden haben u.a. den Vorteil, daß sie sehr zuverlässig sind, wenig Einschrän kungen hinsichtlich ihres Einsatzes erfahren auch im Hin blick auf die klimatischen Bedingungen der Umgebung und im Hinblick auf mechanische Beanspruchung, wobei sie au ßerdem im Fall eines Ausfalls leicht ausgetauscht werden können. Darüber hinaus erfordert die Codierung durch eine Diode nicht die Anordnung einer elektrischen Versorgungs quelle in den Logikanordnungen.

Wie nachfolgend noch detaillierter beschrieben wird, sind die beiden Logikanordnungen CD, CM für jedes Peripherie gerät in der Weise eingerichtet, daß sie zwei Identifi zierungscodes erzeugen, von denen das eine spiegelbildlich zum anderen ist. Zu diesem Zweck sind die Dioden der beiden Logikanordnungen, welche effektiv für die Codierung sorgen, d.h. die über ihre Kathode mit einem Wahlschalter SD, SM verbunden sind, paarweise mit ihrer Anode mit zwei Leitungen des Bus B symmetrischer Wertigkeit verbunden.

Soweit es das Peripheriegerät P 1 betrifft, sind für die Logikanordnung CD 1 zwei Dioden mit der Leitung B 0 der Wertigkeit 0 und der Leitung B 1 der Wertigkeit 1 verbunden und in der Logikanordnung CM 1 zwei Dioden mit den Leitern B 5 und B 4 der symmetrischen Wertigkeit 5 und 4.

Für das Peripheriegerät P 2 sind die Leiter B 0 und B 2 mit den Dioden der Anordnung CD 2 zusammengeschaltet, die symmetrisch zur Wertigkeit der Leiter B 5 und B 3 sind, welche mit den Dioden der Logikanordnung CM 2 verbunden sind.

In der folgenden Beschreibung werden die Dioden einer Logik anordnung durch den Buchstaben D berechnet, die einem Code B 0, B 1, B 2, B 3, B 4 oder B 5 des Leiters zugeordnet und mit dem sie verbunden sind.

Die Leiter B 0 bis B 5 des Bus B sind jeweils unter Zwischen schaltung eines Widerstandes R mit der positiven Klemme einer Vorspannungsquelle (nicht dargestellt) verbunden.

Mit seinen entgegengesetzten Enden ist der Bus B mit den parallelen Eingängen X 1 bis X 6 einer Leseschaltung 14 und mit den parallelen Ausgängen X 1 bis X 6 einer Auto- Testschaltung 15 verbunden. In diesem Beispiel weisen die Schaltungen 14 und 15 acht parallele Eingänge bzw. Ausgänge auf, wobei die Eingänge bzw. Ausgänge X 0 und X 7 nicht mit dem Bus verbunden sind.

In jedem Fall werden die Eingänge X 0 und X 7 der Lese schaltung 14 an das Potential der Vorspannungsquelle ge legt. Die Leseschaltung 14 wird von einem Multiplexer gebildet, der einen Serienausgang 16 und Steuer- oder Addresseingänge 17 aufweist. Die Selbsttestschaltung 15 wird von einem Demultiplexer gebildet, dessen Serienein gang 18 mit Masse verbunden ist und der Steuer- und Addresseingänge 19 aufweist. Die Schaltungen 14 und 15 können von einem Bauteil MC 14051 der Firma MOTOROLA gebildet sein.

Die Schaltungen 14 und 15 können in einem Abstand zu dem Peripheriegerät P 1 und P 2 angeordnet sein in einer Um gebung, die weniger beeinträchtigt ist als die für die Peripheriegeräte. Sie können Teil einer elektronischen Anordnung 20 zur Steuerung der Peripheriegeräte sein, welche ihre Steuerung und die Befehle für die Wahlschalter SD 1, SM 1, SD 2, SM 2 sicherstellt. Diese Anordnung kann z.B. durch eine elektronische Steuer- und Verteilbox verwirklicht werden, wie sie in der französischen Patent anmeldung Nr. 87 02 923 beschrieben ist.

Das Prinzip der Identifizierung eines Peripheriegerätes mit einer Vorrichtung nach Fig. 1 wird jetzt beschrieben.

Die Anordnung 20 fragt sukzessiv die verschiedenen Code schaltungen CD 1, CM 1, CD 2, CM 2 ab durch Schließen der ent sprechenden Wahlschalter (die z.B. durch einen Transistor gebildet sein können), und der erzeugte Code wird in jedem Fall durch die Leseschaltung 14 abgelesen.

Somit bewirkt das Schließen des Wahlschalters SD 1 das Anlegen der Leiter B 0 und B 1 an Masse über die Dioden D _{B 0} und D _{B 1}, während die Leiter B 2 bis B 5 auf dem angehobenen Niveau der Vorspannungsquelle verbleiben. Es wird ange nommen, daß das Hochniveau einer logischen "0" entspricht und das Anlegen an Masse einer logischen "1"; die Zustände der Leiter des Bus B sind dann wie folgt:

Das binäre Wort 000011 wird als "direkter" Code für das Peripheriegerät P 1 bezeichnet, und es ist dafür geeignet.

Wenn man jetzt den Wahlschalter SM 1 schließt, nachdem der Wahlschalter SD 1 geöffnet wurde, nehmen die Leiter des Bus B 1 den folgenden Zustand ein:

Das binäre Wort 110000 wird als "Spiegel"-Code bezeichnet, da es spiegelbildlich zum direkten Code ist. Es reicht aus, den Spiegelcode während des Ablesens umzudrehen, um den direkten Code aufzufinden.

Wenn die Leiter B 0, B 1, B 2, B 3, B 4, B 5 als binäre Werte 2⁰, 2¹, 2², 2³, 2⁴ und 2⁵ haben, hat das Peripheriegerät P 1 als Dezimalcode den Wert 3, angenommen, der direkte Code ist der wahre Code.

Gleichermaßen sind der direkte und der geeignete Spiegel code des Peripheriegerätes P 2, der durch Schließen der Wahlschalter SD 2 und SM 2 erhalten wird, die folgenden:

Das Peripheriegerät P 2 hat somit den Dezimalcode 5.

Nunmehr wird Fig. 2 betrachtet, wo ein Ausfall unterstellt wird, der durch einen Kurzschluß der Diode D _{B 0} der Schal tung CD 1 hervorgerufen wird.

Während des Schließens der Schalter SD 1 und SM 1 sind die für das Peripheriegerät P 1 erzeugten Codes wie folgt:

Zum anderen ergibt das Lesen der Codes des Peripheriege rätes P 2 die folgenden Resultate:

Es stellt sich heraus, daß der direkte Code des Peripherie gerätes P 2 durch das Kurzschließen der Diode D _{B 0} ver fälscht wird, denn der Leiter B 1 der Wertigkeit 2¹ liegt an Masse über die Diode D _{B 1} von CD 1 und den Kurzschluß der Diode D _{B 0} von CD 2. Jedoch wird der Spiegelcode des Peri pheriegerätes P 2 nicht beeinträchtigt, denn die Schaltung CM 2 hat keinen Leiter des Bus gemeinsam mit der Schaltung CD 2.

Daraus folgt, daß, wenn die Schaltungen CD und CM eines Peripheriegerätes P 2 keinen Leiter des Bus gemeinsam ha ben, einer der zwei Code des Peripheriegerätes, der direkte Code oder der Spiegelcode, immer wahr ist für den Fall, wenn eine einzige Diode irgendeines Peripheriegerätes kurzgeschlossen wird. Dies setzt voraus, daß der Bus eine gerade Zahl n von Leitern aufweist und bedingt, daß die Gesamtzahl der verwendbaren Codes einem Maximum gleich 3^n/2 ist, während die theoretische Anzahl der Code 2ⁿ ist.

In dem beschriebenen Beispiel, wo n=6 ist, ist die theore tische Anzahl der Codes ist gleich 2⁶ = 64, wobei die Anzahl der verwendbaren Codes maximal 3^6/2 = 27 ist, welche die Möglichkeit zulassen, 26 Peripheriegeräte zu verwenden, von denen jedes seinen Direktcode und seinen Spiegelcode aufweist, denn der Code 0 wird grundsätzlich nicht verwendet.

In den Grenzen, die noch präzisiert werden, kann die Vorrichtung, wie im folgenden noch erklärt wird, leicht den Leiter identifizieren, dessen Diode einen Kurzschluß aufweist und verbunden ist und für ein Peripheriegerät den falschen und den wahren Code unterscheiden. Das Peripheriegerät kann damit in der Weise identifiziert und letztlich adressiert werden durch Mittel, die nicht be schrieben worden sind und die nicht Gegenstand der vor liegenden Erfindung sind.

Zum Zwecke das Vergleichs ist Fig. 3 vorgesehen, die eine Vorrichtung zeigt, die nicht mehr Gegenstand der vorliegen den Erfindung ist und in der eine einfache Redondanz der Codeschaltungen vorgenommen wurde.

Man sieht, daß im Fall des Kurzschlusses der gleichen Diode D _{B 0} wie in Fig. 2 die zwei Schaltungen CD 1, CM 1 des Peripheriegerätes P 1 den gleichen wahren Dezimalcode erzeugen vom Wert 3 und daß die Schaltungen CD 2, CM 2 des Peripheriegerätes P 2 beide einen falschen Dezimalcode mit dem Wert 7 erzeugen. Wenn der Code 7 ein im System existie render Code ist, ist durch nichts der Fehler zu entdecken. Die Redundanz des Codes für das Peripheriegerät ist mithin für den Fall des Kurzschlusses für eine Diode unbrauchbar, und zusätzlich kann der Bus, den verwendbaren Codes folgend, vollständig "verschmutzt" sein, denn der Fehler, der auf dem Fehler einer Diode durch Kurzschluß beruht, setzt sich durch alle Codeschaltungen fort auf der Buslinie, über welche die Diode angeschlossen ist.

Schließlich kann festgestellt werden, daß für den Fall einer offenen Diode die beiden Arten der in den Fig. 2 und 3 dargestellten Vorrichtungen sich in der gleichen Weise verhalten. Die Wertigkeit eines Codes ist unterschiedlich vom anderen einer binären Wertigkeit, welche einem Leiter des Bus zugeordnet ist, an den die Diode angeschlossen ist.

Das Organigramm nach Fig. 5 illustriert die Autotest sequenzen einer Vorrichtung, die über die Schaltungen 14 und 15 in Betrieb gesetzt ist, um eine Störung zu detek tieren, sei es von den Schaltungen selbst, des Bus oder einer Diode im Kurzschluß.

Nach der Startphase (Stufe 21) werden der Eingang und der Ausgang X 0 der Schaltungen 14 und 15 über die Steuerein gänge 17 und 19 adressiert. Der Befehl für den Code ist inaktiv, d.h. die Wahlschalter SD 1, SM 1, SD 2 und SM 2 bleiben geöffnet (Stufe 22).

In der folgenden Stufe 23 wird der Ausgang 16 des Multi plexers 14 (Leseschaltung) getestet.

Da dieser Ausgang auf dem Potential der Vorspannungsquelle ist (logischer Wert "0"), ist die Funktion dieser Schal tung normal, und es wird zur folgenden Stufe 24 überge gangen. Im umgekehrten Fall, wenn durch ein Mittel der Schaltungen 14 und 15 ein Fehler angezeigt wird, gelangt man zur Stufe 25, wo z.B. ein Alarm erzeugt wird.

In der Stufe 24 wird der Ausgang X 0 des Multiplexers 15 adressiert, wobei der Codebefehl inaktiv bleibt. Unmittel bar danach werden die Eingänge des Multiplexers X 1 bis X 6 abgetastet, die mit den Leitern B 0 bis B 5 des Bus B ver bunden sind (Stufe 26). Der Serienausgang 16 des Multi plexers 14 sollte den logischen Wert "0" haben für jeden der Eingänge X 1 und X 6, da ja die Leiter B 0 bis B 5 vorge spannt sind und jeder von ihnen über den Demultiplexer 15 mit Masse verbunden ist. In dem umgekehrten Fall, sei es, daß der Multiplexer 14 fehlerbehaftet ist, sei es, daß der Bus B mit Masse verbunden ist, wird zur Stufe 25 überge gangen.

Wenn der Test 27 positiv ist, werden die Ausgänge X 1 bis X 6 des Multiplexers daraufhin nacheinander an Masse bei 18 gelegt durch Adressierung ihrer Befehlseingänge 19, wobei man für jeden Zustand des Demultiplexers 15 auf 16 der Zustand jedes der parallelen Eingänge X 1 bis X 6 des Multi plexers 14 gelesen wird. Im Verlauf der Stufe 28 werden die Ausleseergebnisse am Ausgang 16 des Multiplexers ge speichert zur Sichtbarmachung ihrer Analyse in der Stufe 29.

Die Steuerung der Schaltungen 14 und 15 für die Durch führung dieses Selbsttests und der Analyse der Resultate können in Gang gesetzt werden von einem Rechner, der Teil der gesamten Anordnung 20 sein kann.

Während der Analyse der Resultate können sich drei Fälle ergeben:

Der Ausgang 16 ist aktiv, d.h. auf den logischen Wert 1 nur und nur,wenn die adressierten Eingänge und die Ausgänge Xi bei 17 und 19 identisch sind.

Diese Situation gibt den Fall wieder, daß die Vorrichtung gut funktioniert.

Der Ausgang 16 ist aktiv für mehrere Eingänge Xi des Multiplexers 14 bei einer einzigen Adresse des Demultiplexers 14. In diesem Fall liegt ein Fehler vor, und er entspricht einem Kurzschluß einer Diode.

Dieser Fall ist in Fig. 4 dargestellt, wo die Diode D _{B 0} des Peripheriegerätes P 1 einem Kurzschluß unterworfen ist und wo der Ausgang X 1 des Multiplexers 15 bei 19 in der Weise adressiert ist, daß der Leiter B 0 bei 18 mit Masse verbunden ist. Bei diesen Bedingungen wird am Ausgang 16 des Multiplexers 14 ein aktiver Zustand gelesen (logischer Wert "1") auf seinem Eingang X 1, aber auch auf seinem Eingang X 2, was anzeigt, daß eine mit dem Eingang X 1 über den Leiter B 0 verbundene Diode kurzgeschlossen ist.

Jede Fehlerquelle während der Identifizierung der Peri pheriegeräte kann somit eliminiert werden im Fall einer Differenz zwischen dem direkten Code und dem Spiegelcode: Es genügt, keine Berechnung für die beiden Codes durchzu führen, von denen das Bit die gleiche Wertigkeit hat wie der identifizierte Leiter, wie wenn er über eine Diode im Kurzschluß an den binären Wert "1" angeschlossen wäre. Der zweite Code des Peripheriegerätes wird korrekt sein, denn durch die Definition ist für die entsprechende lo gische Anordnung keine Diode mit dem gleichen Leiter ver bunden.

Der dritte Fall ist der, bei dem der Ausgang 16 aktiv ist (logischer Wert "1") für mehrere Eingänge Xi des Multiplexers 14 und mehrere Adressen i des Demultiplexers 15. Hierdurch wird angezeigt, daß ein Kurzschluß zwischen den Leitern des Bus B besteht.

Es ist festzuhalten, daß der Test, der nachfolgend be schrieben wird, nicht das Feststellen eines Fehlers einer Diode im offenen Zustand ermöglicht. Ein derartiger Fehler wird detektiert, wenn die direkten und die Spiegelcodes jedes Peripheriegerätes gelesen werden in der Annahme, daß nur ein einziger Fehler gleichzeitig entsteht (sei es ein geschlossener oder geöffneter Kreis).

Das Organigramm von Fig. 6 gibt den Lesezustand und die Leitung des Codes wieder, was ins Werk gesetzt wird, wenn die zuvor beschriebenen Tests keinen Fehler erbracht haben, der einen Betrieb der Vorrichtung verbietet, nämlich einen Kurzschluß im Bus oder einen Fehler der elektronischen Schaltungen 14 und 15.

Nach dem Start 30 des Programms wird ein Test bei 31 be wirkt, um festzustellen, ob eine Diode im Kurzschluß nachgewiesen wurde während der beschriebenen Selbsttest phase.

Im Bejahungsfall wird für ein Peripheriegerät eine Be rechnung durchgeführt, dessen Code keinen Busleiter auf weist, der von einer Störung betroffen ist (Stufe 32).

Im negativen Fall werden die gegeneinander gelesenen direkten und Spiegelcodes miteinander verglichen (Stufe 33). Wenn der Test in der Stufe 34 anzeigt, daß die beiden Werte identisch sind, wird der Code des Peripherie gerätes für gültig erklärt (Stufe 35) .

Wenn die beiden Werte nicht identisch sind, wird geprüft, ob sie in ihrer binären Wertigkeit unterschiedlich sind oder nicht (Stufe 36).

Im Bejahungsfall, das ist, wenn eine Diode eine Störung aufweist mit offener Schaltung (Stufe 37), hält die Vor richtung einen Code mit einem erhöhten Wert (Stufe 38).

Im negativen Fall handelt es sich um einen Mehrfachfehler, der nicht erhöht sein kann, und der Code des betreffenden Peripheriegerätes wird nicht gehalten (Stufe 39).

Bei einer bevorzugten Verwirklichung der Erfindung, die beschrieben wird, sind zwei logische Anordnungen jedem Peripheriegerät zugeordnet, die keinen Busleiter gemeinsam haben: Diese bevorzugte Konfiguration des Codes macht die Behandlung besonders einfach, die erforderlich ist, um die bestimmte Art des Peripheriegerätes zu identifizieren, wenn die Anwesenheit einer Diode im Kurzschluß festgestellt worden ist.

Die Erfindung ist jedoch nicht auf eine bestimmte Art der Verwirklichung beschränkt, denn es ist gleichermaßen möglich, die Konfigurationen bevorzugter Codes zu kom binieren, und bestimmte zulässige, über die Logikanordnun gen erzeugten Codes für das gleiche Peripheriegerät haben einen oder mehrere Leiter des Bus gemeinsam.

Vermittels der Behandlung komplexerer Zustände der Ein gänge und der Ausgänge der Schaltungen 14 und 15 erlauben diese Konfigurationen nichts desto weniger dank der di rekten und der Spiegelcodes die Identifikation bestimmter Peripheriegeräte bei Vorhandensein einer Diode im Kurz schluß, die mit einem identifizierten Leiter des Bus ver bunden ist.

Es versteht sich, daß die Arten der Verwirklichung, wie sie beschrieben wurden, modifiziert werden können, insbe sondere durch Substitution durch äquivalente Techniken, ohne den Rahmen der Erfindung zu verlassen.

Claims

1. Vorrichtung zur Identifizierung von Peripheriegeräten mit Codeschaltungen zur Erzeugung eines Identifizierungs codes für jedes der Peripheriegeräte, Mitteln zur Aus wahl der Codeschaltungen; einem Bus zum Lesen der Identifizierungscodes, der mit den Codeschaltungen verbunden ist, dadurch gekennzeichnet, daß jedem Peri pheriegerät (P 1, P 2) zwei Codeschaltungen (CD 1, CM 1; CD 2, CM 2) zugeordnet sind, die jeweils von einer Logik anordnung gebildet sind, die zwischen dem Bus (B) und einer Wahlschaltung (SD 1, SM 1; SD 2, SM 2) geschaltet sind und die demselben Peripheriegerät zugeordneten Logik anordnungen zwei Identifizierungscodes erzeugen, von denen der eine spiegelbildlich zum anderen ist und der Bus (B) eine Anzahl von Leitungspaaren aufweist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Leitungen (B 0 bis B 5) des Bus (B) mit einer Vor spannungsquelle verbunden sind, daß jede Logikanordnung aus einer oder mehreren Dioden gebildet ist, die zwischen den Leitungen des Bus unterschiedlicher Wertigkeit und der Wahlschaltung geschaltet sind und daß die Dioden der beiden Logikanordnungen des gleichen Peripheriegerätes paarweise mit zwei Leitungen des Bus symmetrischer Wertigkeit verbunden sind.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Dioden (D) mit den Leitungen (B 0 bis B 5) des Bus (B) verbunden sind, von denen keine gemeinsam an den beiden Logikanordnungen (CD 1, CM 1; CD 2, CM 2) sind, die dem gleichen Peripheriegerät (P 1, P 2) zugeordnet sind.

4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeich net, daß die Dioden von getrennten Bauteilen gebildet sind.

5. Vorrichtung nach einem der Ansprüche 2 bis 4, dadurch ge kennzeichnet, daß jede Logikanordnung (CD 1, CM 1, CD 2, CM 2) eine Anzahl von Dioden (D) aufweist, die gleich der der Leiter des Bus (B) ist sowie Mittel (10 bis 13) zur Verbindung ausgewählter Dioden mittels eines ent sprechenden Wahlmittels (SD 1, SM 1, SD 2, SM 2).

6. Vorrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Bus mit einer Leseschaltung (14) zum Lesen der Codes verbunden ist und mit einer Testschaltung (15).

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Leseschaltung (14) und die Testschaltung (15) von einem Multiplexer bzw. einem Demultiplexer gebildet sind, von denen die parallelen Eingänge und Ausgänge mit Leitungen (B 0 bis B 5) des Bus (B) verbunden sind, wobei der Serieneingang (18) des Demultiplexers (15) mit Masse verbunden ist.

8. Verfahren zur Identifizierung von Peripheriegeräten mittels einer Vorrichtung, die folgendes umfaßt:
Bus zum Lesen binärer Identifikationscodes, der eine Anzahl von Leiterpaaren enthält, von denen jedes mit einer Vorspannungsquelle verbunden ist,
zwei Codeschaltungen für binäre Identifikationscodes, die jedem Peripheriegerät zugeordnet sind, wobei jede Codeschaltung durch eine oder mehrere Dioden gebildet ist, die zwischen den Leitern des Bus unterschied licher Wertigkeit und einer entsprechenden Wahl schaltung geschaltet sind, wobei die Dioden der beiden Codeschaltungen für das gleiche Peripherie gerät keinen Leiter gemeinsam haben und paarweise mit zwei Leitern des Bus symmetrischer Wertigkeit in der Weise verbunden sind, daß zwei binäre Identi fikationscodes erzeugt werden, von denen der eine spiegelbildlich zum anderen ist und
Schaltungen zum Lesen des Codes und für Testzwecke, dadurch gekennzeichnet, daß die Vorrichtung getestet wird und jeder Leiter (B 0 bis B 5) einzeln nach einander an Masse gelegt wird mittels der Testschal tung (15), daß die Zustände des Ausgangs der Lese schaltung (14) gelesen und in Form binärer Zustände gespeichert wird für jeden Zustand der Testschaltung, die Art eines Fehlers festgestellt wird, nachdem die Binärzustände der Testschaltung und der Leseschaltung gespeichert sind und daß das Lesen der binären Identifikationscodes der Peripheriegeräte zugelassen wird bei Abwesenheit einer detektierten Unregelmäßig keit und eines festgestellten Kurzschlusses für eine Diode auf einem identifizierten Leiter des Bus.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß im Fall der Feststellung einer Diode im Kurzschluß diejenigen Codes der Peripheriegeräte detektiert werden, die von einer Schaltung erzeugt werden, die eine Diode enthält, die mit dem identifizierten Leiter verbunden ist und daß der andere Code der Peripheriegeräte be wertet wird.

10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß bei Abwesenheit einer Unregelmäßigkeit der direkte Code und der Spiegelcode jedes Peripheriegerätes ver glichen werden durch Inversion des Lesevorzeichens jedes der Codes, daß im Fall der Identität der Code bewertet wird, daß der Code mit einem erhöhten Wert gehalten wird, wenn die verglichenen Codes in der binären Wertigkeit differieren, und daß die vergliche nen Codes zurückgewiesen werden, wenn die letzteren um mehr als eine binäre Wertigkeit differieren.