DE3927163A1 - Verfahren zur strukturierung eines halbleiterkoerpers - Google Patents

Verfahren zur strukturierung eines halbleiterkoerpers

Info

Publication number
DE3927163A1
DE3927163A1 DE19893927163 DE3927163A DE3927163A1 DE 3927163 A1 DE3927163 A1 DE 3927163A1 DE 19893927163 DE19893927163 DE 19893927163 DE 3927163 A DE3927163 A DE 3927163A DE 3927163 A1 DE3927163 A1 DE 3927163A1
Authority
DE
Germany
Prior art keywords
recess
etching
semiconductor body
main
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19893927163
Other languages
English (en)
Inventor
Dietmar Dr Ing Haack
Martin Warth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19893927163 priority Critical patent/DE3927163A1/de
Publication of DE3927163A1 publication Critical patent/DE3927163A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Description

Stand der Technik
Die Erfindung betrifft ein Verfahren zur Strukturierung eines Halb­ leiterkörpers nach der Gattung des Hauptanspruchs.
Es sind in der Mikromechanik bereits Verfahren zur Strukturierung von Halbleiterkörpern bekannt, bei denen mit naßchemischen Ätzpro­ zessen gearbeitet wird. Der Nachteil dieser bekannten Verfahren be­ steht darin, daß die Ätzung der Strukturen ungenau ist und daß die Strukturen deshalb schlecht definierte mechanische Eigenschaften ha­ ben. Die mechanischen Strukturen sind planar angeordnet. Der Wafer muß in seiner gesamten Dicke durchgeätzt werden. Der Endpunkt der Ätzung erfordert aufwendige Ätzstoppverfahren. Es werden Wafer mit einer Rückseitenpolitur und spezielle Lithographiegeräte zur beid­ seitigen Belichtung benötigt. Ein weiterer Nachteil besteht darin, daß die naßchemischen Ätzprozesse lange Atzzeiten und eine Passivie­ rung erfordern, die nicht oder nur sehr schwer mit einer IC-Techno­ logie verträglich ist.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Anspruchs 1 oder des Anspruchs 6 hat demgegenüber den Vorteil, daß durch den Einsatz des trockenen, anisotropen reaktiven Ionenätzens (RIE) in Kombination mit einer lateralen Unterätzung sehr viel ge­ nauere Strukturen im Halbleiterkörper erzeugt und die Ätzzeiten ver­ kürzt werden können, da die kritischen mechanischen Dimensionen in der lithographisch strukturierbaren Waferebene definiert werden und die Ätzung alleine von der Wafervorderseite aus erfolgen kann. Ein weiterer Vorteil besteht darin, daß mit einer Passivierung gearbei­ tet werden kann, die mit einer IC-Technologie verträglich ist. Das Verfahren ermöglicht die Anordnung der Strukturen in beliebigen Richtungen innerhalb der Waferebene, da die Anisotropie des reakti­ ven Ionenätzens nicht an kristallographische Orientierungen gebunden ist.
Zeichnung
Anhand der Zeichnung wird die Erfindung näher erläutert.
Es zeigen: Fig. 1a bis Fig. 1g eine in Herstellung begriffene Halb­ leiterstruktur bei verschiedenen erfindungsgemäß auszuführenden Ver­ fahrensschritten.
Beschreibung der Erfindung
In Fig. 1a ist ein scheibenförmiger, aus monokristallinem Silizium bestehender Halbleiterkörper 10 im Schnitt (teilweise abgebrochen) dargestellt, auf dessen einer Hauptoberfläche eine Siliziumdioxid­ schicht 11 abgeschieden worden ist. Auf die Siliziumdioxidschicht 11 ist eine Fotolackschicht 12 aufgebracht worden.
Fig. 1b zeigt die Schnittdarstellung des Halbleiterkörpers 10 nach Fig. 1a, jedoch mit einer strukturierten Siliziumdioxidschicht 11. Zum Zwecke der Ausbildung einer in der Draufsicht U-förmigen Ausneh­ mung im Halbleiterkörper 10 ist die Fotolackschicht 12 mit einer entsprechenden Maske belichtet und entwickelt worden. Dann ist die mit der so gebildeten, in Fig. 1b nicht dargestellten Fotolackmaske behaftete Siliziumdioxidschicht 11 mit Hilfe des anisotropen reakti­ ven Ionenätzens (RIE) bis zur Siliziumoberfläche geätzt worden. An­ schließend kann die Fotolackmaske entfernt werden. Die so geätzte, in Fig. 1b dargestellte Siliziumsdioxidschicht 11 enthält das Mu­ ster der im Halbleiterkörper 10 zu bildenden Ausnehmung 13, die in den Fig. 1c und 1d dargestellt ist.
Fig. 1c zeigt hierbei eine Schnittdarstellung wie in Fig. 1b. In Fig. 1c ist der Zustand der in Herstellung begriffenen Halbleiter­ struktur dargestellt, der vorliegt, nachdem in den mit der Silizium­ dioxidmaske 11 behafteten Halbleiterkörper 10 nach Fig. 1b die als U-förmiger Graben ausgebildete Ausnehmung 13 eingeätzt worden ist. Die Ätzung ist auf trockenem Wege durch anisotropes reaktives Ionen­ ätzen (RIE) erfolgt. Hierbei diente die Siliziumdioxidmaske 11 zur Definition der Struktur.
Fig. 1d zeigt die Anordnung nach Fig. 1c in der Draufsicht. Aus Fig. 1d erkennt man, daß die Ausnehmung 13, in der Richtung senk­ recht zur oberen Hauptoberfläche des Halbleiterkörpers 10 betrach­ tet, U-förmig ist. Aus Fig. 1c ist dagegen deutlich erkennbar, daß die Ausnehmung 13 einen Graben mit senkrecht zur Halbleiterober­ fläche verlaufenden seitlichen Begrenzungsflächen bildet. Das zwi­ schen den beiden Schenkeln des in der Draufsicht U-förmigen Grabens 13 stehengebliebene Halbleitermaterial bildet einen Steg 14.
Damit die laterale Ausweitung der Ausnehmung 13 nur in der Nähe ih­ rer Bodenfläche bewerkstelligt werden kann, müssen die seitlichen Begrenzungsflächen der Ausnehmung 13 oberhalb dieses Bereichs durch eine Passivierungsschicht geschützt werden. Bei elektrochemischem Unterätzen kann diese Passivierung unterbleiben.
Fig. 1e zeigt eine Struktur mit zwei Ausnehmungen 13a und 13b. Wie in Fig. 1e dargestellt, wird zunächst eine aus einem Niedertempera­ tur-Oxid oder -Oxinitrid oder -Nitrid bestehende Passivierungs­ schicht (oder Doppelschicht) 15 auf sämtlichen Begrenzungsflächen der Ausnehmungen 13a und 13b, d. h. sowohl auf deren Bodenflächen als auch auf deren seitlichen Begrenzungsflächen, abgeschieden, wobei der Halbleiterkörper 10 hier aus einem Substrat 10a eines bestimmten Leitfähigkeitstyps und einer darauf aufgebrachten Epitaxialschicht 10b besteht.
Anschließend wird diese Passivierungsschicht 15 auf den Bodenflächen der Ausnehmungen 13a und 13b durch anisotropes reaktives Ionenätzen (RIE) wieder entfernt, so daß die Anordnung nach Fig. 1f entsteht.
Anschließend werden die Ausnehmungen 13a und 13b in der Nähe ihrer Bodenfläche durch isotropes Ätzen lateral ausgeweitet. Das Unterät­ zen kann hierbei durch isotropes Plasmaätzen, naßchemisches Ätzen (isotrop oder anisotrop) oder durch elektrochemisches Ätzen erfol­ gen. Die auf diese Weise gebildete Struktur ist in Fig. 1g darge­ stellt. Aus Fig. 1g erkennt man, daß die Stege 14a und 14b aus den Fig. 1e und 1f infolge ihrer geringen Wandstärke durch das late­ rale Ätzen vollständig unterhöhlt worden sind und daß auf diese Wei­ se freistehende Zungen 16a und 16b gebildet worden sind. Derartige Zungen können beispielsweise als mechanisch auslenkbare Glieder von Beschleunigungssensoren dienen.
Des weiteren kann es zweckmäßig sein, daß, nachdem die Passivie­ rungsschicht 15 gemäß Fig. 1f auf der Bodenfläche der Ausnehmungen 13a und 13b mit Hilfe des anisotrope reaktiven Ionenätzens vollstän­ dig entfernt worden ist, dieser Ätzprozeß weiter fortgesetzt wird, um eine Vertiefung der Ausnehmungen bis in einen Bereich unterhalb des unteren Randes des stehengebliebenen Teils der Passivierungs­ schicht 15 zu erzielen. Auf diese Weise kann die laterale Ausweitung der Ausnehmungen 13a und 13b mit Hilfe des anschließenden Ätzens er­ leichtert werden.
Nachdem an den Ausnehmungen 13a und 13b gemäß Fig. 1g durch latera­ les Ätzen in der Nähe ihrer Bodenfläche Erweiterungen 17 angebracht worden sind, können die stehengebliebenen Bereiche der Maskierungs­ schichten 11 und 15 entfernt werden. Bei Verwendung von Doppel­ schichten als Passivierung 15 kann die Passivierung 15 mittels se­ lektiver Ätzmittel auch nur teilweise entfernt werden, so daß die Halbleiteroberfläche geschützt bleibt.
Im Rahmen der Erfindung liegt es auch, den Halbleiterkörper in den­ jenigen Bereichen, in denen er von der einen Hauptoberfläche her strukturiert werden soll, von seiner anderen Hauptoberfläche her zu­ vor in seiner Dicke zu reduzieren. Zu diesem Zweck wird die betref­ fende Oberflächenseite des Halbleiterkörpers zunächst mit einer durchgehenden Passivierungsschicht versehen, dann diese Passivie­ rungsschicht in denjenigen Bereichen abgeätzt, in denen der Halblei­ terkörper in seiner Dicke reduziert werden soll. In diesen Bereichen wird anschließend der freigelegte Halbleiterkörper naßchemisch ge­ ätzt, bis die gewünschte Soll-Dicke erreicht ist. Im Anschluß daran wird der Halbleiterkörper von der anderen Oberflächenseite her in der bereits beschriebenen Weise strukturiert, wobei in diesem Falle der Verfahrensschritt der anschließenden lateralen Unterätzung ent­ fällt, da die bei der Strukturierung gebildeten Ausnehmungen auf die auf der anderen Hauptoberfläche des Halbleiterkörpers zuvor geätzten Vertiefungen treffen, die in diesem Falle die durch Unterätzung ge­ bildeten lateralen Erweiterungen ersetzen (Anspruch 6).

Claims (8)

1. Verfahren zur Strukturierung eines scheibenförmigen, vorzugsweise einkristallinien Halbleiterkörpers (10), insbesondere aus Silizium, dadurch gekennzeichnet, daß mit Hilfe der Fotomaskierungstechnik zu­ erst mindestens eine Ausnehmung (13, 13a, 13b) mit im wesentlichen senkrecht zu den beiden Hauptoberflächen des Halbleiterkörpers (10) verlaufenden seitlichen Begrenzungsflächen und einer im wesentlichen parallel zu den beiden Hauptoberflächen verlaufenden Bodenfläche von einer der beiden Hauptoberflächen aus durch anisotropes reaktives Ionenätzen in den Halbleiterkörper (10) eingeätzt wird und an­ schließend die Ausnehmung (13, 13a, 13b) in der Nähe ihrer Boden­ fläche durch isotropes Ätzen mit einer lateralen Erweiterung (17) versehen wird (Fig. 1g).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das late­ rale Unterätzen durch Plasmaätzen, naßchemisches Ätzen oder durch elektrochemisches Ätzen erfolgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß, um die seitlichen Begrenzungsflächen der mindestens einen Ausnehmung (13, 13a, 13b) in demjenigen Bereich oberhalb ihrer Bodenfläche, der nicht lateral ausgeweitet werden soll, vor dem Angriff des isotro­ pen Ätzmittels zu schützen, dieser Bereich der seitlichen Begren­ zungsflächen mit einer gegen das Ätzmittel resistenten Passivie­ rungsschicht (15) belegt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Pas­ sivierungsschicht (15) nach dem anisotropen Ausätzen der mindestens einen Ausnehmung (13, 13a, 13b) sowohl auf deren Bodenfläche wie auch auf deren seitliche Begrenzungsflächen aufgebracht wird und an­ schließend auf der Bodenfläche durch anisotropes reaktives Ionenät­ zen wieder entfernt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß, nachdem die Passivierungsschicht (15) auf der Bodenfläche der Ausnehmung (13, 13a, 13b) mit Hilfe des anisotropen reaktiven Ionenätzens voll­ ständig entfernt worden ist, dieser Ätzprozeß weiter fortgesetzt wird, um eine Vertiefung der Ausnehmung (13, 13a, 13b) bis in einen Bereich unterhalb des unteren Randes des stehengebliebenen Teils der Passivierungsschicht (15) und damit eine erleichterte laterale Aus­ weitung der Ausnehmung (13, 13a, 13b) durch das anschließende Unter­ ätzen zu erzielen.
6. Verfahren zur Strukturierung eines scheibenförmigen, vorzugsweise einkristallinen Halbleiterkörpers, insbesondere aus Silizium, da­ durch gekennzeichnet, daß mit Hilfe der Fotomaskierungstechnik zu­ erst an einer Hauptoberfläche des Halbleiterkörpers eine Vertiefung eingeätzt wird und anschließend im Bereich dieser Vertiefung von der anderen Hauptoberfläche des Halbleiterkörpers aus mindestens eine Ausnehmung mit im wesentlichen senkrecht zu den beiden Hauptober­ flächen des Halbleiterkörpers verlaufenden seitlichen Begrenzungs­ flächen durch anisotropes reaktives Ionenätzen in den Halbleiterkör­ per so weit eingeätzt wird, bis sie auf die vorher von der anderen Hauptoberfläche des Halbleiterkörpers aus geätzte Vertiefung trifft und sich mit dieser vereinigt.
7. Verfahren nach mindestens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß mehrere Ausnehmungen (13a, 13b) gleichzeitig ge­ bildet und in verschiedenen Orientierungen in der Scheibenebene des Halbleiterkörpers (10) angeordnet werden.
8. In einem scheibenförmigen, vorzugsweise einkristallinen, insbe­ sondere aus Silizium bestehenden Halbleiterkörper (10) enthaltene Struktur, dadurch gekennzeichnet, daß mindestens eine Ausnehmung (13, 13a, 13b) mit im wesentlichen senkrecht zu den beiden Haupt­ oberflächen des Halbleiterkörpers (10) verlaufenden seitlichen Be­ grenzungsflächen und einer im wesentlichen parallel zu den beiden Hauptoberflächen verlaufenden Bodenfläche von einer der beiden Hauptoberflächen aus in den Halbleiterkörper (10) eingebracht ist und daß die Ausnehmung (13, 13a, 13b) in der Nähe ihrer Bodenfläche eine laterale Erweiterung (17) aufweist (Fig. 1g).
DE19893927163 1989-08-17 1989-08-17 Verfahren zur strukturierung eines halbleiterkoerpers Withdrawn DE3927163A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893927163 DE3927163A1 (de) 1989-08-17 1989-08-17 Verfahren zur strukturierung eines halbleiterkoerpers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893927163 DE3927163A1 (de) 1989-08-17 1989-08-17 Verfahren zur strukturierung eines halbleiterkoerpers

Publications (1)

Publication Number Publication Date
DE3927163A1 true DE3927163A1 (de) 1991-02-21

Family

ID=6387294

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893927163 Withdrawn DE3927163A1 (de) 1989-08-17 1989-08-17 Verfahren zur strukturierung eines halbleiterkoerpers

Country Status (1)

Country Link
DE (1) DE3927163A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003473A1 (de) * 1990-02-06 1991-08-08 Bosch Gmbh Robert Kristallorientierter bewegungssensor und verfahren zu dessen herstellung
US5148604A (en) * 1990-05-22 1992-09-22 Robert Bosch Gmbh Micromechanical tilt sensor
US5233213A (en) * 1990-07-14 1993-08-03 Robert Bosch Gmbh Silicon-mass angular acceleration sensor
GB2290413A (en) * 1994-06-16 1995-12-20 Bosch Gmbh Robert Processing silicon in a plasma etch system
EP0862222A1 (de) * 1996-09-19 1998-09-02 Ngk Insulators, Ltd. Halbleitereinrichtung und dessen herstellungsverfahren
EP2037335A2 (de) 2007-09-13 2009-03-18 August Enzler Anker für eine Uhrenhemmung

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003473A1 (de) * 1990-02-06 1991-08-08 Bosch Gmbh Robert Kristallorientierter bewegungssensor und verfahren zu dessen herstellung
US5148604A (en) * 1990-05-22 1992-09-22 Robert Bosch Gmbh Micromechanical tilt sensor
US5233213A (en) * 1990-07-14 1993-08-03 Robert Bosch Gmbh Silicon-mass angular acceleration sensor
GB2290413A (en) * 1994-06-16 1995-12-20 Bosch Gmbh Robert Processing silicon in a plasma etch system
DE4420962A1 (de) * 1994-06-16 1995-12-21 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
GB2290413B (en) * 1994-06-16 1998-04-15 Bosch Gmbh Robert Method of processing silicon
DE4420962C2 (de) * 1994-06-16 1998-09-17 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
EP0862222A1 (de) * 1996-09-19 1998-09-02 Ngk Insulators, Ltd. Halbleitereinrichtung und dessen herstellungsverfahren
EP0862222A4 (de) * 1996-09-19 1999-12-01 Ngk Insulators Ltd Halbleitereinrichtung und dessen herstellungsverfahren
US6075269A (en) * 1996-09-19 2000-06-13 Ngk Insulators, Ltd. Semiconductor device and process for manufacturing the same
EP2037335A2 (de) 2007-09-13 2009-03-18 August Enzler Anker für eine Uhrenhemmung
EP2687916A1 (de) 2007-09-13 2014-01-22 von Gunten, Stéphane Anker für eine Uhrenhemmung in einem mechanischen Uhrwerk

Similar Documents

Publication Publication Date Title
DE4000496A1 (de) Verfahren zur strukturierung eines halbleiterkoerpers
DE3686923T2 (de) Verfahren zur sichtbarkeitsverbesserung von ausrichtmarkierungen erster ordnung.
EP0755067B1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE4341271A1 (de) Beschleunigungssensor aus kristallinem Material und Verfahren zur Herstellung dieses Beschleunigungssensors
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE4016472C2 (de)
US5338400A (en) Micromachining process for making perfect exterior corner in an etchable substrate
DE4418163B4 (de) Verfahren zur Herstellung von mikromechanischen Strukturen
EP1359593B1 (de) SPM-Sensor und Verfahren zur Herstellung desselben
EP0418423B2 (de) Verfahren zum anisotropen Ätzen von Silizium
DE3927163A1 (de) Verfahren zur strukturierung eines halbleiterkoerpers
EP0514395A1 (de) Kristallorientierter bewegungssensor und verfahren zu dessen herstellung
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
EP2550234B1 (de) Verfahren zur herstellung einer mikroelektromechanischen vorrichtung und mikroelektromechanische vorrichtung
DE102006043113B3 (de) Verfahren zur Bearbeitung einer Struktur eines Halbleiter-Bauelements und Struktur in einem Halbleiter-Bauelement
DE19945170B4 (de) Verfahren zur Herstellung einer Schablonenmaske
EP0783107A1 (de) Herstellverfahren für ein mikromechanisches Bauteil mit einer beweglichen Struktur
WO2006122829A1 (de) Verfahren zum herstellen eines mikromechanischen strukturelementes und halbleiteranordnung
DE19621349C2 (de) Verfahren zur Erzeugung dreidimensionaler Strukturen in einem aus monokristallinem Material mit Diamantstruktur bestehenden Substrat
DE10153187C1 (de) Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat
WO2008152150A1 (de) Herstellung von justagestrukturen fuer eine strukturierte schichtabscheidung auf einem wafer der mikrosystemtechnik
DE4336774A1 (de) Verfahren zur Herstellung von Strukturen
DE102021200206A1 (de) Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Vorrichtung
DD272737A1 (de) Verfahren zur herstellung einer schmalen (100)-orientierten rechteckigen membran aus monokristallinem silizium

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee