DE3927163A1 - Structuring disc-shaped monocrystalline semiconductor - using photomask for ion-etching of recess(es), orthogonal to semiconductor main surfaces - Google Patents

Structuring disc-shaped monocrystalline semiconductor - using photomask for ion-etching of recess(es), orthogonal to semiconductor main surfaces

Info

Publication number
DE3927163A1
DE3927163A1 DE19893927163 DE3927163A DE3927163A1 DE 3927163 A1 DE3927163 A1 DE 3927163A1 DE 19893927163 DE19893927163 DE 19893927163 DE 3927163 A DE3927163 A DE 3927163A DE 3927163 A1 DE3927163 A1 DE 3927163A1
Authority
DE
Germany
Prior art keywords
recess
etching
semiconductor body
main
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19893927163
Other languages
German (de)
Inventor
Dietmar Dr Ing Haack
Martin Warth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19893927163 priority Critical patent/DE3927163A1/en
Publication of DE3927163A1 publication Critical patent/DE3927163A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

The pref. silicon semiconductor (10) is structured using a photomask for anisotropic, reactive ion etching of recesses (13a,b), orthogonal to the main semiconductor surfaces by its side boundary faces, while bottom surfaces are parallel to the main semiconductor surfaces. The etching is carried out from one main surface. Then the recesses, near their bottom faces are provided with a lateral widening (17) by isotropic etching. Pref. the lateral underetching is carried out by plasma etching, wet chemical etching, or electrochemical etching. ADVANTAGE - Reduced etching time period. (6pp Dwg.No.1/9) (16pp Dwg.No.1/19) (Previously notified in week 9109/Printed in week 9110)

Description

Stand der TechnikState of the art

Die Erfindung betrifft ein Verfahren zur Strukturierung eines Halb­ leiterkörpers nach der Gattung des Hauptanspruchs.The invention relates to a method for structuring a half head body according to the genus of the main claim.

Es sind in der Mikromechanik bereits Verfahren zur Strukturierung von Halbleiterkörpern bekannt, bei denen mit naßchemischen Ätzpro­ zessen gearbeitet wird. Der Nachteil dieser bekannten Verfahren be­ steht darin, daß die Ätzung der Strukturen ungenau ist und daß die Strukturen deshalb schlecht definierte mechanische Eigenschaften ha­ ben. Die mechanischen Strukturen sind planar angeordnet. Der Wafer muß in seiner gesamten Dicke durchgeätzt werden. Der Endpunkt der Ätzung erfordert aufwendige Ätzstoppverfahren. Es werden Wafer mit einer Rückseitenpolitur und spezielle Lithographiegeräte zur beid­ seitigen Belichtung benötigt. Ein weiterer Nachteil besteht darin, daß die naßchemischen Ätzprozesse lange Atzzeiten und eine Passivie­ rung erfordern, die nicht oder nur sehr schwer mit einer IC-Techno­ logie verträglich ist.There are already structuring processes in micromechanics of semiconductor bodies known in which with wet chemical etching pro working. The disadvantage of these known methods be states that the etching of the structures is inaccurate and that the Structures therefore poorly defined mechanical properties ha ben. The mechanical structures are arranged planar. The wafer must be etched through in its entire thickness. The end point of the Etching requires complex etching stop processes. There will be wafers a backside polish and special lithography equipment for both side exposure needed. Another disadvantage is that the wet chemical etching processes long etching times and a passive Require that not or only very difficult with an IC techno logic is compatible.

Vorteile der ErfindungAdvantages of the invention

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Anspruchs 1 oder des Anspruchs 6 hat demgegenüber den Vorteil, daß durch den Einsatz des trockenen, anisotropen reaktiven Ionenätzens (RIE) in Kombination mit einer lateralen Unterätzung sehr viel ge­ nauere Strukturen im Halbleiterkörper erzeugt und die Ätzzeiten ver­ kürzt werden können, da die kritischen mechanischen Dimensionen in der lithographisch strukturierbaren Waferebene definiert werden und die Ätzung alleine von der Wafervorderseite aus erfolgen kann. Ein weiterer Vorteil besteht darin, daß mit einer Passivierung gearbei­ tet werden kann, die mit einer IC-Technologie verträglich ist. Das Verfahren ermöglicht die Anordnung der Strukturen in beliebigen Richtungen innerhalb der Waferebene, da die Anisotropie des reakti­ ven Ionenätzens nicht an kristallographische Orientierungen gebunden ist.The inventive method with the characterizing features of Claim 1 or claim 6 has the advantage that  through the use of dry, anisotropic reactive ion etching (RIE) in combination with a lateral undercut is very high creates more precise structures in the semiconductor body and ver can be shortened because the critical mechanical dimensions in the lithographically structurable wafer level and the etching can be done from the front of the wafer alone. A Another advantage is that it works with passivation can be used that is compatible with IC technology. The The method allows the arrangement of the structures in any Directions within the wafer plane, since the anisotropy of the reactive ion etching not tied to crystallographic orientations is.

Zeichnungdrawing

Anhand der Zeichnung wird die Erfindung näher erläutert.The invention is explained in more detail with reference to the drawing.

Es zeigen: Fig. 1a bis Fig. 1g eine in Herstellung begriffene Halb­ leiterstruktur bei verschiedenen erfindungsgemäß auszuführenden Ver­ fahrensschritten.In the drawings: Figures 1a to 1g a conceived in manufacturing semi-conductor structure at different method steps according to the invention to be executed Ver...

Beschreibung der ErfindungDescription of the invention

In Fig. 1a ist ein scheibenförmiger, aus monokristallinem Silizium bestehender Halbleiterkörper 10 im Schnitt (teilweise abgebrochen) dargestellt, auf dessen einer Hauptoberfläche eine Siliziumdioxid­ schicht 11 abgeschieden worden ist. Auf die Siliziumdioxidschicht 11 ist eine Fotolackschicht 12 aufgebracht worden.In Fig. 1a, a disk-shaped, made of monocrystalline silicon semiconductor body 10 is shown in section (partially broken off), on the one main surface of which a silicon dioxide layer 11 has been deposited. A photoresist layer 12 has been applied to the silicon dioxide layer 11 .

Fig. 1b zeigt die Schnittdarstellung des Halbleiterkörpers 10 nach Fig. 1a, jedoch mit einer strukturierten Siliziumdioxidschicht 11. Zum Zwecke der Ausbildung einer in der Draufsicht U-förmigen Ausneh­ mung im Halbleiterkörper 10 ist die Fotolackschicht 12 mit einer entsprechenden Maske belichtet und entwickelt worden. Dann ist die mit der so gebildeten, in Fig. 1b nicht dargestellten Fotolackmaske behaftete Siliziumdioxidschicht 11 mit Hilfe des anisotropen reakti­ ven Ionenätzens (RIE) bis zur Siliziumoberfläche geätzt worden. An­ schließend kann die Fotolackmaske entfernt werden. Die so geätzte, in Fig. 1b dargestellte Siliziumsdioxidschicht 11 enthält das Mu­ ster der im Halbleiterkörper 10 zu bildenden Ausnehmung 13, die in den Fig. 1c und 1d dargestellt ist. FIG. 1b shows the sectional view of the semiconductor body 10 of FIG. 1a, but with a structured silicon dioxide. 11 For the purpose of forming a U-shaped recess in the plan view in the semiconductor body 10 , the photoresist layer 12 has been exposed and developed with a corresponding mask. Then the silicon dioxide layer 11 with the photoresist mask formed in this way, not shown in FIG. 1b, has been etched to the silicon surface with the aid of the anisotropic reactive ion etching (RIE). The photoresist mask can then be removed. The silicon dioxide layer 11 etched in this way in FIG. 1b contains the pattern of the recess 13 to be formed in the semiconductor body 10 , which is shown in FIGS. 1c and 1d.

Fig. 1c zeigt hierbei eine Schnittdarstellung wie in Fig. 1b. In Fig. 1c ist der Zustand der in Herstellung begriffenen Halbleiter­ struktur dargestellt, der vorliegt, nachdem in den mit der Silizium­ dioxidmaske 11 behafteten Halbleiterkörper 10 nach Fig. 1b die als U-förmiger Graben ausgebildete Ausnehmung 13 eingeätzt worden ist. Die Ätzung ist auf trockenem Wege durch anisotropes reaktives Ionen­ ätzen (RIE) erfolgt. Hierbei diente die Siliziumdioxidmaske 11 zur Definition der Struktur. Fig. 1c shows a sectional view as in Fig. 1b. In Fig. 1c of the state of the conceived in manufacturing semiconductor structure is shown which is present after the 11 with the silicon dioxidmaske lossy semiconductor body 10 of FIG. 1b embodied as a U-shaped recess trench is etched. 13 The etching was carried out in a dry way by anisotropic reactive ion etching (RIE). The silicon dioxide mask 11 was used to define the structure.

Fig. 1d zeigt die Anordnung nach Fig. 1c in der Draufsicht. Aus Fig. 1d erkennt man, daß die Ausnehmung 13, in der Richtung senk­ recht zur oberen Hauptoberfläche des Halbleiterkörpers 10 betrach­ tet, U-förmig ist. Aus Fig. 1c ist dagegen deutlich erkennbar, daß die Ausnehmung 13 einen Graben mit senkrecht zur Halbleiterober­ fläche verlaufenden seitlichen Begrenzungsflächen bildet. Das zwi­ schen den beiden Schenkeln des in der Draufsicht U-förmigen Grabens 13 stehengebliebene Halbleitermaterial bildet einen Steg 14. Fig. 1d shows the arrangement of Fig. 1c in plan view. From Fig. 1d it can be seen that the recess 13 , in the direction perpendicular to the upper main surface of the semiconductor body 10 , is U-shaped. From FIG. 1c, on the other hand, it can be clearly seen that the recess 13 forms a trench with lateral boundary surfaces running perpendicular to the semiconductor surface. The between the two legs of the semiconductor material which remains U-shaped in the top view 13 forms a web 14 .

Damit die laterale Ausweitung der Ausnehmung 13 nur in der Nähe ih­ rer Bodenfläche bewerkstelligt werden kann, müssen die seitlichen Begrenzungsflächen der Ausnehmung 13 oberhalb dieses Bereichs durch eine Passivierungsschicht geschützt werden. Bei elektrochemischem Unterätzen kann diese Passivierung unterbleiben. So that the lateral expansion of the recess 13 can only be accomplished in the vicinity of its bottom surface, the lateral boundary surfaces of the recess 13 above this area must be protected by a passivation layer. This passivation can be avoided in the case of electrochemical underetching.

Fig. 1e zeigt eine Struktur mit zwei Ausnehmungen 13a und 13b. Wie in Fig. 1e dargestellt, wird zunächst eine aus einem Niedertempera­ tur-Oxid oder -Oxinitrid oder -Nitrid bestehende Passivierungs­ schicht (oder Doppelschicht) 15 auf sämtlichen Begrenzungsflächen der Ausnehmungen 13a und 13b, d. h. sowohl auf deren Bodenflächen als auch auf deren seitlichen Begrenzungsflächen, abgeschieden, wobei der Halbleiterkörper 10 hier aus einem Substrat 10a eines bestimmten Leitfähigkeitstyps und einer darauf aufgebrachten Epitaxialschicht 10b besteht. Fig. 1e shows a structure with two recesses 13 a and 13 b. As shown in Fig. 1e, a passivation layer consisting of a low-temperature oxide or oxynitride or nitride (or double layer) 15 is first on all boundary surfaces of the recesses 13 a and 13 b, ie both on their bottom surfaces and on their lateral boundary surfaces, deposited, the semiconductor body 10 here consisting of a substrate 10 a of a certain conductivity type and an epitaxial layer 10 b applied thereon.

Anschließend wird diese Passivierungsschicht 15 auf den Bodenflächen der Ausnehmungen 13a und 13b durch anisotropes reaktives Ionenätzen (RIE) wieder entfernt, so daß die Anordnung nach Fig. 1f entsteht.Then this passivation layer 15 on the bottom surfaces of the recesses 13 a and 13 b is removed again by anisotropic reactive ion etching (RIE), so that the arrangement according to FIG. 1f is created.

Anschließend werden die Ausnehmungen 13a und 13b in der Nähe ihrer Bodenfläche durch isotropes Ätzen lateral ausgeweitet. Das Unterät­ zen kann hierbei durch isotropes Plasmaätzen, naßchemisches Ätzen (isotrop oder anisotrop) oder durch elektrochemisches Ätzen erfol­ gen. Die auf diese Weise gebildete Struktur ist in Fig. 1g darge­ stellt. Aus Fig. 1g erkennt man, daß die Stege 14a und 14b aus den Fig. 1e und 1f infolge ihrer geringen Wandstärke durch das late­ rale Ätzen vollständig unterhöhlt worden sind und daß auf diese Wei­ se freistehende Zungen 16a und 16b gebildet worden sind. Derartige Zungen können beispielsweise als mechanisch auslenkbare Glieder von Beschleunigungssensoren dienen.The recesses 13 a and 13 b are then expanded laterally in the vicinity of their bottom surface by isotropic etching. The undercutting can be achieved by isotropic plasma etching, wet chemical etching (isotropic or anisotropic) or by electrochemical etching. The structure formed in this way is shown in FIG. 1g. From Fig. 1g it can be seen that the webs 14a and 14b from FIGS. 1e and 1f have been completely undermined by the late etching due to their small wall thickness and that freestanding tongues 16 a and 16 b have been formed on this Wei. Such tongues can serve, for example, as mechanically deflectable members of acceleration sensors.

Des weiteren kann es zweckmäßig sein, daß, nachdem die Passivie­ rungsschicht 15 gemäß Fig. 1f auf der Bodenfläche der Ausnehmungen 13a und 13b mit Hilfe des anisotrope reaktiven Ionenätzens vollstän­ dig entfernt worden ist, dieser Ätzprozeß weiter fortgesetzt wird, um eine Vertiefung der Ausnehmungen bis in einen Bereich unterhalb des unteren Randes des stehengebliebenen Teils der Passivierungs­ schicht 15 zu erzielen. Auf diese Weise kann die laterale Ausweitung der Ausnehmungen 13a und 13b mit Hilfe des anschließenden Ätzens er­ leichtert werden. Furthermore, it may be appropriate that after the passivation layer 15 according to FIG. 1f on the bottom surface of the recesses 13 a and 13 b has been completely removed using the anisotropic reactive ion etching, this etching process is continued to deepen the To achieve recesses in an area below the lower edge of the remaining part of the passivation layer 15 . In this way, the lateral expansion of the recesses 13 a and 13 b can be facilitated with the help of the subsequent etching.

Nachdem an den Ausnehmungen 13a und 13b gemäß Fig. 1g durch latera­ les Ätzen in der Nähe ihrer Bodenfläche Erweiterungen 17 angebracht worden sind, können die stehengebliebenen Bereiche der Maskierungs­ schichten 11 und 15 entfernt werden. Bei Verwendung von Doppel­ schichten als Passivierung 15 kann die Passivierung 15 mittels se­ lektiver Ätzmittel auch nur teilweise entfernt werden, so daß die Halbleiteroberfläche geschützt bleibt.After extensions 17 have been attached to the recesses 13 a and 13 b according to FIG. 1 g by latera etching in the vicinity of their bottom surface, the regions of the masking layers 11 and 15 which have remained standing can be removed. When using double layers than passivation 15, the passivation 15 by se lective etchant also be only partially removed, so that the semiconductor surface is protected.

Im Rahmen der Erfindung liegt es auch, den Halbleiterkörper in den­ jenigen Bereichen, in denen er von der einen Hauptoberfläche her strukturiert werden soll, von seiner anderen Hauptoberfläche her zu­ vor in seiner Dicke zu reduzieren. Zu diesem Zweck wird die betref­ fende Oberflächenseite des Halbleiterkörpers zunächst mit einer durchgehenden Passivierungsschicht versehen, dann diese Passivie­ rungsschicht in denjenigen Bereichen abgeätzt, in denen der Halblei­ terkörper in seiner Dicke reduziert werden soll. In diesen Bereichen wird anschließend der freigelegte Halbleiterkörper naßchemisch ge­ ätzt, bis die gewünschte Soll-Dicke erreicht ist. Im Anschluß daran wird der Halbleiterkörper von der anderen Oberflächenseite her in der bereits beschriebenen Weise strukturiert, wobei in diesem Falle der Verfahrensschritt der anschließenden lateralen Unterätzung ent­ fällt, da die bei der Strukturierung gebildeten Ausnehmungen auf die auf der anderen Hauptoberfläche des Halbleiterkörpers zuvor geätzten Vertiefungen treffen, die in diesem Falle die durch Unterätzung ge­ bildeten lateralen Erweiterungen ersetzen (Anspruch 6).It is also within the scope of the invention to insert the semiconductor body into the those areas in which it is from one main surface should be structured from its other main surface before reducing in thickness. For this purpose the first surface side of the semiconductor body with a passivation layer, then this passivation etched in those areas where the semi-lead body should be reduced in thickness. in these areas the exposed semiconductor body is then wet-chemically ge etches until the desired target thickness is reached. After that the semiconductor body is in from the other surface side structured in the manner already described, in which case the step of the subsequent lateral undercut ent falls because the recesses formed during the structuring on the previously etched on the other main surface of the semiconductor body Make recesses, which in this case are caused by undercut formed lateral extensions replace (claim 6).

Claims (8)

1. Verfahren zur Strukturierung eines scheibenförmigen, vorzugsweise einkristallinien Halbleiterkörpers (10), insbesondere aus Silizium, dadurch gekennzeichnet, daß mit Hilfe der Fotomaskierungstechnik zu­ erst mindestens eine Ausnehmung (13, 13a, 13b) mit im wesentlichen senkrecht zu den beiden Hauptoberflächen des Halbleiterkörpers (10) verlaufenden seitlichen Begrenzungsflächen und einer im wesentlichen parallel zu den beiden Hauptoberflächen verlaufenden Bodenfläche von einer der beiden Hauptoberflächen aus durch anisotropes reaktives Ionenätzen in den Halbleiterkörper (10) eingeätzt wird und an­ schließend die Ausnehmung (13, 13a, 13b) in der Nähe ihrer Boden­ fläche durch isotropes Ätzen mit einer lateralen Erweiterung (17) versehen wird (Fig. 1g).1. A method for structuring a disk-shaped, preferably single-crystalline semiconductor body ( 10 ), in particular made of silicon, characterized in that with the aid of the photo masking technique, at least one recess ( 13 , 13 a, 13 b) with essentially perpendicular to the two main surfaces of the Lateral boundary surfaces of the semiconductor body ( 10 ) and a bottom surface running essentially parallel to the two main surfaces are etched into the semiconductor body ( 10 ) from one of the two main surfaces by anisotropic reactive ion etching and then the recess ( 13 , 13 a, 13 b) near its bottom surface is provided by isotropic etching with a lateral extension ( 17 ) ( Fig. 1g). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das late­ rale Unterätzen durch Plasmaätzen, naßchemisches Ätzen oder durch elektrochemisches Ätzen erfolgt.2. The method according to claim 1, characterized in that the late ral undercutting by plasma etching, wet chemical etching or by electrochemical etching takes place. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß, um die seitlichen Begrenzungsflächen der mindestens einen Ausnehmung (13, 13a, 13b) in demjenigen Bereich oberhalb ihrer Bodenfläche, der nicht lateral ausgeweitet werden soll, vor dem Angriff des isotro­ pen Ätzmittels zu schützen, dieser Bereich der seitlichen Begren­ zungsflächen mit einer gegen das Ätzmittel resistenten Passivie­ rungsschicht (15) belegt wird. 3. The method according to claim 1 or 2, characterized in that in order to the lateral boundary surfaces of the at least one recess ( 13 , 13 a, 13 b) in the area above its bottom surface, which is not to be expanded laterally, before the attack of the isotro To protect the etchant, this area of the lateral boundary surfaces is covered with a passivation layer ( 15 ) which is resistant to the etchant. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Pas­ sivierungsschicht (15) nach dem anisotropen Ausätzen der mindestens einen Ausnehmung (13, 13a, 13b) sowohl auf deren Bodenfläche wie auch auf deren seitliche Begrenzungsflächen aufgebracht wird und an­ schließend auf der Bodenfläche durch anisotropes reaktives Ionenät­ zen wieder entfernt wird.4. The method according to claim 3, characterized in that the Pas sivierungsschicht ( 15 ) after the anisotropic etching of the at least one recess ( 13 , 13 a, 13 b) is applied to both its bottom surface and on its lateral boundary surfaces and then on the bottom surface is removed by anisotropic reactive ion etching. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß, nachdem die Passivierungsschicht (15) auf der Bodenfläche der Ausnehmung (13, 13a, 13b) mit Hilfe des anisotropen reaktiven Ionenätzens voll­ ständig entfernt worden ist, dieser Ätzprozeß weiter fortgesetzt wird, um eine Vertiefung der Ausnehmung (13, 13a, 13b) bis in einen Bereich unterhalb des unteren Randes des stehengebliebenen Teils der Passivierungsschicht (15) und damit eine erleichterte laterale Aus­ weitung der Ausnehmung (13, 13a, 13b) durch das anschließende Unter­ ätzen zu erzielen.5. The method according to claim 4, characterized in that after the passivation layer ( 15 ) on the bottom surface of the recess ( 13 , 13 a, 13 b) has been completely removed using the anisotropic reactive ion etching, this etching process is continued, by a deepening of the recess ( 13 , 13 a, 13 b) to an area below the lower edge of the remaining part of the passivation layer ( 15 ) and thus a facilitated lateral expansion of the recess ( 13 , 13 a, 13 b) by the to achieve subsequent undercuts. 6. Verfahren zur Strukturierung eines scheibenförmigen, vorzugsweise einkristallinen Halbleiterkörpers, insbesondere aus Silizium, da­ durch gekennzeichnet, daß mit Hilfe der Fotomaskierungstechnik zu­ erst an einer Hauptoberfläche des Halbleiterkörpers eine Vertiefung eingeätzt wird und anschließend im Bereich dieser Vertiefung von der anderen Hauptoberfläche des Halbleiterkörpers aus mindestens eine Ausnehmung mit im wesentlichen senkrecht zu den beiden Hauptober­ flächen des Halbleiterkörpers verlaufenden seitlichen Begrenzungs­ flächen durch anisotropes reaktives Ionenätzen in den Halbleiterkör­ per so weit eingeätzt wird, bis sie auf die vorher von der anderen Hauptoberfläche des Halbleiterkörpers aus geätzte Vertiefung trifft und sich mit dieser vereinigt.6. Process for structuring a disk-shaped, preferably monocrystalline semiconductor body, in particular made of silicon, because characterized in that with the help of photo masking technology a depression only on a main surface of the semiconductor body is etched and then in the area of this recess by the other main surface of the semiconductor body from at least one Recess with essentially perpendicular to the two main upper surfaces of the semiconductor body extending lateral boundary surfaces by anisotropic reactive ion etching in the semiconductor body per is etched until it is on the previously from the other Main surface of the semiconductor body from the etched recess meets and unites with it. 7. Verfahren nach mindestens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß mehrere Ausnehmungen (13a, 13b) gleichzeitig ge­ bildet und in verschiedenen Orientierungen in der Scheibenebene des Halbleiterkörpers (10) angeordnet werden. 7. The method according to at least one of claims 1 to 6, characterized in that a plurality of recesses ( 13 a, 13 b) simultaneously forms ge and are arranged in different orientations in the wafer plane of the semiconductor body ( 10 ). 8. In einem scheibenförmigen, vorzugsweise einkristallinen, insbe­ sondere aus Silizium bestehenden Halbleiterkörper (10) enthaltene Struktur, dadurch gekennzeichnet, daß mindestens eine Ausnehmung (13, 13a, 13b) mit im wesentlichen senkrecht zu den beiden Haupt­ oberflächen des Halbleiterkörpers (10) verlaufenden seitlichen Be­ grenzungsflächen und einer im wesentlichen parallel zu den beiden Hauptoberflächen verlaufenden Bodenfläche von einer der beiden Hauptoberflächen aus in den Halbleiterkörper (10) eingebracht ist und daß die Ausnehmung (13, 13a, 13b) in der Nähe ihrer Bodenfläche eine laterale Erweiterung (17) aufweist (Fig. 1g).8. In a disk-shaped, preferably single-crystalline, in particular special silicon body ( 10 ) containing structure, characterized in that at least one recess ( 13 , 13 a, 13 b) with substantially perpendicular to the two main surfaces of the semiconductor body ( 10 ) extending lateral Be boundary surfaces and a substantially parallel to the two main surfaces bottom surface of one of the two main surfaces from the semiconductor body ( 10 ) is introduced and that the recess ( 13 , 13 a, 13 b) near its bottom surface a lateral Extension ( 17 ) has ( Fig. 1g).
DE19893927163 1989-08-17 1989-08-17 Structuring disc-shaped monocrystalline semiconductor - using photomask for ion-etching of recess(es), orthogonal to semiconductor main surfaces Withdrawn DE3927163A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893927163 DE3927163A1 (en) 1989-08-17 1989-08-17 Structuring disc-shaped monocrystalline semiconductor - using photomask for ion-etching of recess(es), orthogonal to semiconductor main surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893927163 DE3927163A1 (en) 1989-08-17 1989-08-17 Structuring disc-shaped monocrystalline semiconductor - using photomask for ion-etching of recess(es), orthogonal to semiconductor main surfaces

Publications (1)

Publication Number Publication Date
DE3927163A1 true DE3927163A1 (en) 1991-02-21

Family

ID=6387294

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893927163 Withdrawn DE3927163A1 (en) 1989-08-17 1989-08-17 Structuring disc-shaped monocrystalline semiconductor - using photomask for ion-etching of recess(es), orthogonal to semiconductor main surfaces

Country Status (1)

Country Link
DE (1) DE3927163A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003473A1 (en) * 1990-02-06 1991-08-08 Bosch Gmbh Robert CRYSTAL-ORIENTED MOTION SENSOR AND METHOD FOR THE PRODUCTION THEREOF
US5148604A (en) * 1990-05-22 1992-09-22 Robert Bosch Gmbh Micromechanical tilt sensor
US5233213A (en) * 1990-07-14 1993-08-03 Robert Bosch Gmbh Silicon-mass angular acceleration sensor
GB2290413A (en) * 1994-06-16 1995-12-20 Bosch Gmbh Robert Processing silicon in a plasma etch system
EP0862222A1 (en) * 1996-09-19 1998-09-02 Ngk Insulators, Ltd. Semiconductor device and process for manufacturing the same
EP2037335A2 (en) 2007-09-13 2009-03-18 August Enzler Anchor for a timepiece escapement

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003473A1 (en) * 1990-02-06 1991-08-08 Bosch Gmbh Robert CRYSTAL-ORIENTED MOTION SENSOR AND METHOD FOR THE PRODUCTION THEREOF
US5148604A (en) * 1990-05-22 1992-09-22 Robert Bosch Gmbh Micromechanical tilt sensor
US5233213A (en) * 1990-07-14 1993-08-03 Robert Bosch Gmbh Silicon-mass angular acceleration sensor
GB2290413A (en) * 1994-06-16 1995-12-20 Bosch Gmbh Robert Processing silicon in a plasma etch system
DE4420962A1 (en) * 1994-06-16 1995-12-21 Bosch Gmbh Robert Process for processing silicon
GB2290413B (en) * 1994-06-16 1998-04-15 Bosch Gmbh Robert Method of processing silicon
DE4420962C2 (en) * 1994-06-16 1998-09-17 Bosch Gmbh Robert Process for processing silicon
EP0862222A1 (en) * 1996-09-19 1998-09-02 Ngk Insulators, Ltd. Semiconductor device and process for manufacturing the same
EP0862222A4 (en) * 1996-09-19 1999-12-01 Ngk Insulators Ltd Semiconductor device and process for manufacturing the same
US6075269A (en) * 1996-09-19 2000-06-13 Ngk Insulators, Ltd. Semiconductor device and process for manufacturing the same
EP2037335A2 (en) 2007-09-13 2009-03-18 August Enzler Anchor for a timepiece escapement
EP2687916A1 (en) 2007-09-13 2014-01-22 von Gunten, Stéphane Anchor for an escapement in a mechanical clock

Similar Documents

Publication Publication Date Title
DE4000496A1 (en) METHOD FOR STRUCTURING A SEMICONDUCTOR BODY
DE3686923T2 (en) METHOD FOR IMPROVING VISIBILITY OF FIRST ORDER ALIGNMENT MARKINGS.
EP0755067B1 (en) Method of fabrication for sublithographic etching masks
DE4341271A1 (en) Crystalline material acceleration sensor
DE10219398B4 (en) Manufacturing method for a trench arrangement with trenches of different depths in a semiconductor substrate
DE4016472C2 (en)
US5338400A (en) Micromachining process for making perfect exterior corner in an etchable substrate
DE4418163B4 (en) Process for the production of micromechanical structures
EP1359593B1 (en) SPM sensor and method for its manufacture
EP0418423B2 (en) Process for etching silicon anisotropically
DE3927163A1 (en) Structuring disc-shaped monocrystalline semiconductor - using photomask for ion-etching of recess(es), orthogonal to semiconductor main surfaces
EP0514395A1 (en) Crystal-oriented motion sensor and process for manufacturing it
DE4232821C2 (en) Process for producing a finely structured semiconductor component
EP1540712B1 (en) Method for production of a semiconductor structure
EP2550234B1 (en) Method for producing a microelectromechanical device and microelectromechanical device
DE102006043113B3 (en) A method of processing a structure of a semiconductor device and structure in a semiconductor device
DE19945170B4 (en) Method for producing a stencil mask
WO2006122829A1 (en) Method for producing a micromechanical structural element and semiconductor arrangement
DE19621349C2 (en) Method for producing three-dimensional structures in a substrate consisting of monocrystalline material with a diamond structure
DE10153187C1 (en) Manufacturing method for producing a spatial structure in a semiconductor substrate and semiconductor substrate with a device for etching a spatial structure in the semiconductor substrate
WO2008152150A1 (en) Production of adjustment structures for a structured layer deposition on a microsystem technology wager
DE4336774A1 (en) Method for producing structures
DE102021200206A1 (en) Method for manufacturing a micromechanical structure and micromechanical device
DD272737A1 (en) METHOD FOR PRODUCING A NARROW (100) ORIENTED RECTANGULAR MEMBRANE OF MONOCRYSTALLINE SILICON
DD272704A1 (en) SQUARE OR RECTANGULAR SOUND (100) ORIENTED MEMBRANE OF MONOCRYSTALLINE SILICON AND METHOD OF MANUFACTURING THEREOF

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee