DE3922563A1 - Verfahren zur herstellung eines halbleiter-wafers - Google Patents

Verfahren zur herstellung eines halbleiter-wafers

Info

Publication number
DE3922563A1
DE3922563A1 DE3922563A DE3922563A DE3922563A1 DE 3922563 A1 DE3922563 A1 DE 3922563A1 DE 3922563 A DE3922563 A DE 3922563A DE 3922563 A DE3922563 A DE 3922563A DE 3922563 A1 DE3922563 A1 DE 3922563A1
Authority
DE
Germany
Prior art keywords
wafer
abrasives
wafers
case
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3922563A
Other languages
German (de)
English (en)
Other versions
DE3922563C2 (https=
Inventor
Sueo Sakata
Toshio Naritomi
Ysunori Oka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KYUSHU ELECTRON METAL
Osaka Titanium Co Ltd
Original Assignee
KYUSHU ELECTRON METAL
Osaka Titanium Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KYUSHU ELECTRON METAL, Osaka Titanium Co Ltd filed Critical KYUSHU ELECTRON METAL
Publication of DE3922563A1 publication Critical patent/DE3922563A1/de
Application granted granted Critical
Publication of DE3922563C2 publication Critical patent/DE3922563C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/124—Preparing bulk and homogeneous wafers by processing the backside of the wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
DE3922563A 1988-07-11 1989-07-08 Verfahren zur herstellung eines halbleiter-wafers Granted DE3922563A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63173145A JPH0222822A (ja) 1988-07-11 1988-07-11 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
DE3922563A1 true DE3922563A1 (de) 1990-01-18
DE3922563C2 DE3922563C2 (https=) 1991-11-07

Family

ID=15954945

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3922563A Granted DE3922563A1 (de) 1988-07-11 1989-07-08 Verfahren zur herstellung eines halbleiter-wafers

Country Status (3)

Country Link
US (1) US5051375A (https=)
JP (1) JPH0222822A (https=)
DE (1) DE3922563A1 (https=)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119282926A (zh) * 2024-11-26 2025-01-10 浙江大学杭州国际科创中心 一种石英部件表面热性能的修复方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401319A (en) * 1992-08-27 1995-03-28 Applied Materials, Inc. Lid and door for a vacuum chamber and pretreatment therefor
JP2719113B2 (ja) * 1994-05-24 1998-02-25 信越半導体株式会社 単結晶シリコンウェーハの歪付け方法
US5426061A (en) * 1994-09-06 1995-06-20 Midwest Research Institute Impurity gettering in semiconductors
JP3264367B2 (ja) * 1998-10-14 2002-03-11 信越半導体株式会社 サンドブラスト処理剤、それを用いて処理されたウェーハ及びその処理方法
US6406923B1 (en) * 2000-07-31 2002-06-18 Kobe Precision Inc. Process for reclaiming wafer substrates
JP5907797B2 (ja) * 2012-05-02 2016-04-26 株式会社ディスコ ウエーハの加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2543019A1 (de) * 1974-09-27 1976-04-08 Lockheed Aircraft Corp Sandstrahlverfahren und einrichtung zu dessen durchfuehrung
DE3804694A1 (de) * 1987-06-23 1989-01-05 Taiyo Sanso Co Ltd Verfahren zur oberflaechenbearbeitung fuer halbleiter-wafer und vorrichtung zur durchfuehrung des verfahrens

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5338593A (en) * 1976-09-13 1978-04-08 Katsuji Shimizu Feed for culturing fishes
US4525239A (en) * 1984-04-23 1985-06-25 Hewlett-Packard Company Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits
DE3738344A1 (de) * 1986-11-14 1988-05-26 Mitsubishi Electric Corp Anlage zum einfuehren von gitterstoerstellen und verfahren dazu

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2543019A1 (de) * 1974-09-27 1976-04-08 Lockheed Aircraft Corp Sandstrahlverfahren und einrichtung zu dessen durchfuehrung
DE3804694A1 (de) * 1987-06-23 1989-01-05 Taiyo Sanso Co Ltd Verfahren zur oberflaechenbearbeitung fuer halbleiter-wafer und vorrichtung zur durchfuehrung des verfahrens

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Hertz, H.: Über die Berührung fester elastischer Körper. In: Journal für die reine und angewandte Mathematik, Bd. 92, 1882, S. 156-171 *
Sze, S.M.: "VLSI Technology", McGraw Hill 1983, @ 1.5.1 *
Timoshenko, S. und Goodier, J.N.: "Theory of Elasticity", 2. ed., McGraw Hill 1951, S. 366-375 *
Zerbst, M.: Relaxationseffekte an Halbleiter-Iso- lator-Grenzflächen. In: Z. Ang. Phys. Bd. 22, S. 30, 1966 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119282926A (zh) * 2024-11-26 2025-01-10 浙江大学杭州国际科创中心 一种石英部件表面热性能的修复方法

Also Published As

Publication number Publication date
DE3922563C2 (https=) 1991-11-07
JPH0529307B2 (https=) 1993-04-30
US5051375A (en) 1991-09-24
JPH0222822A (ja) 1990-01-25

Similar Documents

Publication Publication Date Title
DE68910368T2 (de) Verfahren zum Herstellen eines Halbleiterkörpers.
DE69832110T2 (de) Herstellungsverfahren für eine Prüfnadel für Halbleitergeräte
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE69801546T2 (de) Verfahren zur Herstellung eines Elementes für eine Dünnfilmherstellungsvorrichtung und das Element für diese Vorrichtung
DE69722832T2 (de) Verfahren zum Transportieren einer dünnen Schicht von einem Anfangssubstrat auf ein Endsubstrat
DE2906470A1 (de) Halbleitersubstrat und verfahren zu seiner herstellung
DE3887477T2 (de) Verfahren zur Obenflächenbehandlung eines Halbleiterplättchens.
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE112015003941B4 (de) Verfahren zum Polieren eines Silicium-Wafers
DE19611043B4 (de) Verfahren zum Herstellen eines Siliciumwafers, Verfahren zum Bilden eines Siliciumwafers und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013226651A1 (de) Laserverarbeitungsverfahren und Feinpartikellage-Ausbildungsmittel
DE3217026C2 (https=)
DE102015224933A1 (de) Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
DE1963162A1 (de) Mehrschichtiges Halbleitersubstrat und Verfahren zu seiner Herstellung
DE3148957C2 (de) Verfahren zum Herstellen rückseitig oberflächengestörter Halbleiterscheiben
DE10046933A1 (de) Verfahren zur Politur von Siliciumscheiben
DE3922563A1 (de) Verfahren zur herstellung eines halbleiter-wafers
EP1129823B1 (de) Verfahren zur Regenerierung von Halbleiterscheiben
DE60205316T2 (de) Halbleitersubstrat aus Silizium und Verfahren zu ihrer Herstellung
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
EP0012861A1 (de) Verfahren zum selektiven Feststellen von durch Polieren verursachten Fehlern auf der Oberfläche von Siliziumplättchen
DE112015002612B4 (de) Verfahren zum Bewerten einer Defektregion eines Halbleitersubstrats
DE102019003002A1 (de) Waferabdünnungssysteme und verwandte verfahren
DE102014208815A1 (de) Halbleiterscheibe aus Silizium und Verfahren zu derenHerstellung
DE3016310C2 (https=)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee