DE3904647C2 - Anordnung zur digitalen Dynamikexpansion - Google Patents

Description

Die vorliegende Erfindung betrifft eine Anordnung zur digitalen Dynamikexpansion nach dem Oberbegriff des Anspruchs 1.

Eine derartige Anordnung ist in der nachveröffentlichten DE 38 15 079 A1 mit älterem Zeitrang beschrieben. Und zwar soll diese Anordnung zur digitalen Dynamikexpansion z. B. dazu verwendet werden, auf einem Speichermedium aufgezeichnete komprimierte Analogsignale nach einer Analog-Digital-Umsetzung zu expandieren. Voraussetzung für dieses Verfahren ist ein digitaler Expander, der diejenige Kompressorfunktion, die bei der vorangegangenen anologen Komprimierung benutzt worden ist, sowohl statisch als auch dynamisch einwandfrei wieder rückgängig macht, der also einen geeigneten analogen Expander in Digitaltechnik nachbildet. Der aus der DE 38 15 079 A1 hervorgehende Expander benötigt allerdings eine Vielzahl von Schaltungselementen für die Expansion der digitalisierten komprimierten Signale.

Es ist daher die Aufgabe der Erfindung, eine Anordnung zur digitalen Dynamikexpansion der eingangs genannten Art anzugeben, die mit einem möglichst geringen Schaltungsaufwand auskommt.

Diese Aufgabe wird mit der Anordnung nach Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.

Anhand von zwei in der Zeichnung dargestellten Ausführungsbeispielen wird nun die Erfindung näher erläutert.

Fig. 1 zeigt ein Blockschaltbild eines Dynamikexpanders für digitale Signale und

Fig. 2 zeigt eine Variante dazu.

Das in Fig. 1 wiedergegebene Blockschaltbild bezieht sich auf einen nach der Erfindung ausgeführten digitalen Dynamikexpander. Von einer Eingangsklemme Eo zweigen L Zweige 1, . . . , l, l+1, . . . , L ab, deren Eingänge mit E1, . . . , El, El+1, . . ., EL bezeichnet sind. Die Zweige, von denen nur der Zweig L im Detail dargestellt ist, weisen alle die prinzipiell gleiche Struktur auf, unterscheiden sich aber im allgemeinen durch verschiedene Parameter, die vor allem das jeweilige dynamische Verhalten bestimmen. Außerdem sind die an den Eingängen vorgesehenen Filter FS, FM zur Aufteilung von Teilfrequenzbändern auf die unterschiedlichen Zweige unterschiedlich.

Das Filter FS und/oder FM kann aus kaskadierten oder parallelgeschalteten Teilfiltern bestehen. Es kann als digitales Rekursiv-Filter in kanonischer Struktur (vgl. Göckler, H: Einstellbare Digitalfilter für die Tontechnik, ntz Archiv, Band 7 (1985), Heft 3, S. 47-57 Bild 2) oder in Zustandsraumstruktur (vgl. deutsche DE 35 22 411 A1, DE 35 22 412 A1, DE 35 22 413 A1 und DE 34 39 977 A1 ausgeführt sein.

Jeder Zweig teilt sich an einem Abzweig Ab auf in einen Signalpfad S und einen Meßpfad M. Im Signalpfad S wird zunächst mit dem Filter FS, das wie der ganze Signalpfad mit der Abtastfrequenz f_A arbeitet, die Zweigsignaltrennung vorgenommen. Mit einem als Stellglied arbeitenden Signalpfadmultiplizierer SM wird das zu expandierende Signal bewertet (verstärkt, abgeschwächt etc.) und zwar mit Hilfe der Stellgröße SG, die hier in den zweiten Eingang des Signalpfadmultiplizierers SM aus dem Meßpfad M mündet und letztlich aus dem Signal vom Eingang El abgeleitet ist. Eine weitere Multiplikation mit einer Konstanten ks in einem Abgleichmultiplizierer Ms dient Abgleichzwecken. Schließlich werden alle Zweigsignale, also alle Signale an den Expanderausgängen A1, . . . , Al, Al+1, . . . , AL mittels eines digitalen Addierers Ad aufsummiert zur Bildung des digital expandierten Gesamtsignales am Ausgang A.

Im Meßpfad M erfolgt hinter dem Abzweig Ab eine weitere Bandbegrenzung im Filter FM. Dessen Ausgangssignal speist einen der Eingänge eines Meßpfadmultiplizierers MM, der in einem Regelkreis liegt. Dieser Regelkreis ist gemäß der DE 38 15 079 A1 folgendermaßen aufgebaut: Zu Abgleichzwecken wird das Ausgangssignal des Meßpfadmultiplizierers MM mit einer Konstanten Km in einem Abgleichmultiplizierer Mm bewertet.

Es folgt eine Betragsbildungsoperation (Unterdrückung des Vorzeichens) in einem Betragsbilder B, danach in einem Addierer A1 die Addition einer Korrekturkonstanten und weiterhin ist innerhalb der Regelstrecke R ein Amplitudenbegrenzer SL vorgesehen, dem ein Logarithmierer LM folgt. Durch den Übergang von der linearen in die Logarithmische Wertedarstellung (lin/log) wird erreicht, daß die Expanderkennlinie im logarithmischen Bereich linear ist. Die erste Operation im logarithmischen Wertebereich ist eine pegelabhängige Verstärkung in einem nichtlinearen Übertragungsglied NLV. Danach folgt ein Addierer A2 zur Addition einer Größe Io und schließlich ein Integrierer, der in einer Integrierer-Regelstrecke einen Amplitudenbegrenzer Sz und in einer Rückführung Rf zu einem Addierer A3 ein Verzögerungsglied T′ aufweist. Geschlossen wird der Regelkreis mit der Regelstrecke R durch einen Rückkopplungszweig, in dem das Ausgangssignal des Integrierers mit -a bewertet oder gewichtet wird. Als Gewichtungsmittel M1 dient wieder ein Multiplizierer. Diesem folgt ein Delogarithmierer DG, durch welchen die Signale wieder in den Linearen Wertebereich zurücktransformiert werden (log/lin-Wandlung), also entsprechend der inversen Operation zur Linear/logarithmischen Wandlung in dem Logarithmierer LM. Die Ausgangssignale des Delogarithmierers DG dienen innerhalb des Regelkreises im Meßpfad als Stellgröße, werden also dem Meßpfadmultiplizierer MM zugeführt, wodurch die Regelschleife geschlossen ist.

Aus dem Ausgangssignal des Integrierers und damit des Regelkreises wird außerdem die Stellgröße SG für den Signalpfad S abgeleitet durch Bewertung mit a(n-m)/m in einem Gewichtungsmittel M2 mit nachfolgender Delogarithmierung in einem Delogarithmierer D2, der demjenigen in dem Rückkopplungszweig des Regelkreises im Meßpfad M entspricht. Die Parameter n und m bestimmen das statische Verhalten, also die Steilheit n/m der Verstärkungskennlinie des digitalen Expanders. Mit der Wahl des Parameters a kann das dynamische Verhalten des digitalen Expanders festgelegt werden.

Das Eingangs- und das Ausgangssignal des digitalen Expanders sind mit der Abtastfrequenz f_A = 1/T abgetastet. Mit dieser Abtastfrequenz arbeiten auch die Filter FS und FM. Das gleiche kann auch für den Regelkreis mit der Regelstrecke R gelten. Dann ist dessen Abtastfrequenz f′_A = f_A. Werden erhöhte Anforderungen an die Nachbildung des analogen Expanders gestellt, so ist f′_A = 1/T′ f_A zu wählen, wobei T′ die Verzögerungszeit in der Rückführung RF des Integrierers ist. Die Berechnung der Stellgröße SG im Delogarithmierer D2 kann aber in allen Fällen mit der Abtastfrequenz f_A erfolgen.

Die Anordnung arbeitet so, daß bei konstantem Eingangspegel am Eingang El am Ausgang der Regelstrecke R ein von Abtastwert zu Abtastwert konstant bleibendes Signal entsteht, also auch die Stellgröße SG konstant bleibt. Allerdings sind diese Signale pegelabhängig, so daß durch den Signalpfadmultiplizierer SM größere Signalpegel im Signalpfad S stärker angehoben werden als kleinere Signalpegel (oder kleinere Signalpegel stärker abgesenkt werden als größere), was ja der Sinn eines Expanders ist. Bei Pegelaufwärts- oder -abwärtssprüngen am Eingang El müssen sich am Ausgang der Regelstrecke R bestimmte Übergangsverhaltensweisen zeigen, damit in dem Signalpfadknoten, der durch den Signalpfadmultiplizierer SM gebildet ist, wieder das gewünschte ursprüngliche Signal entsteht, wie es vor der Kompression vorhanden war. Dabei muß berücksichtigt werden, welches Übergangsverhalten der Kompressor hatte, der das Eingangssignal erzeugt hat, das nun analog/digital-gewandelt am Eingang Eo vorliegt. Dieses Übergangsverhalten des Kompressors ist in der Regel unterschiedlich, abhängig davon, ob es sich um einen Aufwärts- oder Abwärts-Pegelsprung handelt. Bei Aufwärtssprüngen ist die Übergangszeit sehr kurz (Millisekundenbereich) und beim Abwärtssprung relativ lang (Sekundenbereich). Damit der in Fig. 1 gezeigte Expander ein dynamisches Verhalten zeigt, das an das Verhalten des zugehörigen Kompressors angepaßt ist, ist in der Regelstrecke unter anderem das nichtlineare Übertragungsglied NLV vorgesehen, das eine pegelabhängige Verstärkung im logarithmischen Wertebereich bewirkt. Diese bestimmt zusammen mit dem nachgeschalteten Integrierer das dynamische Verhalten des Expanders bei Aufwärtssprüngen des Pegels. Für das dynamische Verhalten bei Abwärtssprüngen, also für das sogenannte Ausschwingen sorgt vornehmlich die Konstante Io, die dem Addierer A2 zugeführt wird.

Die vom Meßpfad M gelieferte Stellgröße SG muß sich auf einen eindeutig festgelegten Wert einstellen, damit der gewünschte Signalpegel am Ausgang Al des Signalpfades S erscheint. Mit der Stellgröße SG ist auch das Ausgangssignal X4 der Regelstrecke R über eine eindeutige Beziehung, welche der Multiplizierer M2 und der Delogarithmierer D2 herstellen, festgelegt.

Bei X4 = konstant hat das Eingangssignal X3 des Integrierers A3, Sz, T′, Rf den Wert Null. Für diesen Fall X3 = 0 befindet sich der Expander im eingeschwungenen Zustand, unabhängig davon, welche Größe der aktuelle Wert des Signals X4 bzw. die Stellgröße SG aufweist. Von dem Ausgangssignal X4 der Regelstrecke R wird durch den Multiplizierer M1 und den Delogarithmierer DG ebenfalls auf eindeutige Weise ein Signal X2 abgeleitet, das dem Multiplizierer MM im Meßpfadknoten zugeführt wird. Das von diesem Multiplizierer MM gebildete Produktsignal X5 = X1 X2 steuert dann die nachfolgende Signalverarbeitung innerhalb der Regelstrecke R so, daß das Eingangssignal X3 des Integrators Null ist bzw. bleibt. Ändert sich nun ausgehend von dem eingeschwungenen Zustand der Pegel des Eingangssignals am Eingang El um einen gewissen Betrag, so ändert sich das Signal X1 am Eingang des Mischers MM im Meßpfad M entsprechend. Dann ist das Signal X3 in der Regelstrecke R nicht mehr länger Null. Damit ändert sich auch das Signal X4 und demzufolge auch die Stellgröße SG entsprechend der Expanderkennlinie. Das Signal X3 am Eingang des Integrierers A3, Sz, T′, Rf hat solange einen Wert ≠ 0 bis wiederum der eingeschwungene Zustand, jetzt für den neuen Eingangssignalpegel, erreicht hat.

Wie vorangehend erläutet, gibt es einen eindeutig bestimmbaren Zusammenhang zwischen dem an dem Integrierer A3, Sz, T′, Rf anliegenden Signal X3 und dem Ausgangssignal X5 des am Eingang der Regelstrecke R befindlichen Multiplizierers MM. D.h. man kann für jeden möglichen Wert des Signals X5 eindeutig einen zugehörigen Wert des Signals X3 bestimmen. Diese Beziehung X3 = f (X5) ist natürlich abhängig von der zu realisierenden Expanderkennlinie. Da die dem Expander zugeführten Signale digitalisierte Abtastwerte von komprimierten Analogsignalen sind, kann das Signal X5 nur eine begrenzte Zahl von definierten Werten annehmen. Somit gibt es zu jedem dieser Werte des Digitalsignals X5 einen bestimmten Wert des Digitalsignals X3. Diese Erkenntnis wird gemäß der vorliegenden Erfindung in der Weise ausgenutzt, daß anstelle sämtlicher in der Regelstrecke zwischen den Signalen X6 und X3 gemäß der älteren deutschen Patentanmeldung P 38 15 079 befindlichen Schaltungsblöcke B, A1, SL, LM, NLV und A2 eine Speicheranordnung S1 eingesetzt wird, in der zu jedem digitalisierten Wert des Signals X5 der zugehörige digitalisierte Wert des Signals X3 abgespeichert ist. Dabei stellt jeweils der digitalisierte Wert des Eingangssignals X5 der Speicheranordnung S1 die Speicheradresse dar, an der der zugehörige digitalisierte Wert des Ausgangssignals X3 abgelegt ist.

Die in der Fig. 1 dargestellte Multiplikation mit der Konstanten km im Abgleichmultiplizierer Mm kann auch vor dem Meßpfadmultiplizierer MM erfolgen. Wenn das Filter FM als Zustandsraumstruktur realisiert ist, wird eine Zusammenfassung dieses Filters mit dem Abgleichmultiplizierer Mm möglich. Dabei werden die Filterkoeffizienten mit der Größe km zusammengefaßt. Wenn diese Multiplikation bei der Beziehung X3 = f (X5) nicht berücksichtigt zu werden braucht, so muß nicht bei jedem Abgleich der gesamte Inhalt der Speicheranordnung S1 geändert werden.

Der erforderliche Speicherinhalt der Speicheranordnung kann auf die Hälfte verringert werden, wenn die Betragsbildung durch den Schaltblock B vor dem Multiplizierer MM vollzogen wird.

Auch können die in der Fig. 1 dargestellten Schaltblöcke M1 und DG im Rückkopplungszweig des Regelkreises und die Schaltblöcke M2 und D2 in dem vom Ausgang des Regelkreises zum Signalpfad führenden Zweig durch Speicheranordnungen S2 und S3 ersetzt werden. In der Speicheranordnung S2 wären dann die den einzelnen auftretenden Werten des Regelstreckenausgangssignals X4 zugeordneten Werte des Signals X2 und in der Speicheranordnung S3 wären die den möglichen Werten des Signals X4 zugeordneten Signalwerte SG abzuspeichern.

In Fig. 2 sind Variationsmöglichkeiten des in Fig. 1 dargestellten Expanders angedeutet: Statt der Gewichtungsmittel (Multiplizierer) M1, M2 in Fig. 1 sind in Fig. 2 drei Multiplizierer M1′, M2′ und M3 vorgesehen. Die Wirkung ist ersichtlicherweise dieselbe. Zusätzlich ist der Delogarithmierer DG in Fig. 1 in der Gegenkopplungsrückführung G fortgelassen, d. h. dem Meßpfadmultiplizierer MM werden nun Signale im logarithmischen Wertebereich zugeführt, während er in Fig. 1 im linearen Wertebereich arbeitet. Einer Multiplikation im linearen Wertebereich entspricht eine Addition im logarithmischen Wertebereich. Deshalb ist nach Fortlassen des Delogarithmierers in Fig. 2 an die Stelle des Meßpfadmultiplizierers MM ein Meßpfadaddierer MA getreten. Um dieselbe Wirkung wie in Fig. 1 zu erzielen, ist in Fig. 2 zusätzlich zwischen das Filter FM und den Meßpfadaddierer MA ein Vorlogarithmierer VL geschaltet, und vor den Addierer A1 ist ein Delogarithmierer D1 geschaltet. Anstelle der multiplikativen Abgleichkonstante km wird nun anders als in Fig. 1 einem Abgleichaddierer Am der Wert k′m = log km zugeführt, was im logarithmischen Wertebereich geschieht und daher der Multiplikation im linearen Wertebereich in Fig. 1 (mit dem Abgleichmultiplizierer Mm) entspricht. Der in Fig. 1 vor dem Addierer A1 eingesetzte Betragsbilder B ist nun vor dem Vorlogarithmierer VL angeordnet, um dieselbe Funktion der Schaltungsanordnung sicherzustellen. Außerdem ist gegenüber der Fig. 2 als Variante der Abgleichmultiplizierer Ms1 mit der Konstanten ks in den vom Regelkreis kommenden Zweig vor den Signalpfadknoten SM verlegt worden.

Nun lassen sich auch bei dem Expander gemäß Fig. 3 eine Reihe von Schaltungsblöcken einsparen durch Verwendung von Speicheranordnungen S4 und S3, welche die oben näher beschriebene Funktion haben. In der Speicheranordnung S4 sind zu allen möglichen Werten des Signals X8 = X6 + X7 + k′m die zugehörigen dem Integrator A3, Sz T′, RF zuzuführenden Signalwerte X9 abgelegt. Und die Speicheranordnung S5 enthält alle als Steuergrößen für den Signalpfad S dienenden Signalwerte X11, welche den am Ausgang des Regelkreises auftretenden Signalwerten X10 zugeordnet sind.

Durch den erfindungsgemäßen Einsatz von Speicheranordnungen lassen sich definierte Abhängigkeiten zwischen Signalen herstellen. Damit kann auf viele Schaltungseinheiten verzichtet werden, die gemäß dem Stand der Technik erforderlich sind, um dieselben Signalabhängigkeiten zu erzeugen.

Claims (14)

1. Anordnung zur digitalen Dynamikexpansion, bestehend aus einem Signalpfad (S) und einem Meßpfad (M), der von dem Signalpfad (S) abzweigt und mit seinem Ausgang in einen im Signalpfad (S) vorhandenen Signalpfadknoten (SM) mündet, wobei
in dem Meßpfad (M) die Regelstrecke (R) eines Regelkreises vorhanden ist, das Ausgangssignal (X4, X10) der Regelstrecke (R) einerseits über einen Rückkopplungszweig an einen Meßpfadknoten (MM, MA) und (SG) andererseits über einen weiteren Zweig als Stellgröße (SG) zum Signalpfadknoten (SM) gelangt,
und eine im Meßpfad (M) erzeugte Stellgröße (SG) so von dem dem Meßpfad (M) zugeführten Eingangssignal (X1, X6) abhängt, daß die Beziehung zwischen dem Ausgangssignal und dem Eingangssignal des Signalpfades (S) einer gewünschten Expanderkennlinie folgt, dadurch gekennzeichnet,
daß die Regelstrecke (R) eine Speicheranordnung (S1, S4) enthält, in der zu jedem möglichen der Regelstrecke (R) zugeführten digitalen Eingangssignalwert (X1, X6) an einer diesem Wert zugeordneten Adresse ein Ausgangssignalwert (X3, X9) abgespeichert ist, der so gewählt ist, daß die aus ihm abgeleitete Stellgröße (SG) zu der gewünschten Expanderkennlinie führt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß im Rückkopplungszweig des Regelkreises und/oder in dem vom Regelkreis zum Signalpfadknoten (SM) führenden Zweig eine weitere Speicheranordnung (S2, S3, S5) vorhanden ist, in der für jeden möglichen am Regelkreisausgang erscheinenden Signalwert (X4, X10) an einer diesem zugeordneten Adresse ein Ausgangssignalwert (SG, X11) abgespeichert ist, der für die Realisierung der gewünschten Expanderkennlinie erforderlich ist.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Abtastfrequenz (f_A′) im Meßpfad (M) größer ist als die Abtastfrequenz (f_A) im Signalpfad (S).

4. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß dem Signalpfadknoten (SM) und/oder dem Meßpfadknoten (MM, MA) ein Filter (FS, FM) vorgeschaltet ist.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Filter (FS, FM) aus kaskadierten oder Parallelgeschalteten Teilfiltern besteht.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Filter (FS, FM) ein Rekursivfilter mit kanonischer Struktur ist.

7. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Filter ein Rekursivfilter mit Zustandsraumstruktur ist.

8. Anordnung nach einem der der vorangehenden Ansprüche, dadurch gekennzeichnet, daß vor der Speicheranordnung (S1) in der Regelstrecke (R) ein Abgleichmultiplizierer (Mm) oder ein Abgleichaddierer (Am) vorgesehen ist.

9. Anordnung nach Anspruch 7 und 8, dadurch gekennzeichnet, daß der Abgleichmultiplizierer (Mm) oder der Abgleichaddierer (Am) in das Filter (FM) im Meßpfad (M) integriert ist.

10. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach dem Signalpfadknoten (SM) oder am Ausgang des Meßpfades (M) vor dem Signalpfadknoten (SM) ein Abgleichmultiplizierer (Ms) vorgesehen ist.

11. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen dem Filter (FM) im Meßpfad (M) und einem Logarithmierer (VL) vor dem Meßpfadknoten (MA) ein Betragsbildner (B) geschaltet ist.

12. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Regelstrecke (R) mit einem Integrierer (A3-Sz-T′-Rf) abschließt.

13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß der Integrierer einen Amplitudenbegrenzer (Sz) und in einer Rückführung (Rf) ein Verzögerungsglied (T′) aufweist.

14. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Anordnung für ein Teilfrequenzband eines Frequenzbandes dimensioniert ist und mehrere (L), das ganze Frequenzband abdeckende Anordnungen eingangsseitig parallelgeschaltet und ausgangsseitig über wenigstens einen Addierer (AD) zusammengeschaltet sind.