DE3891000C2 - - Google Patents

Description

Die Erfindung betrifft eine Treiberschaltung für einen mehrphasigen bürstenlosen Gleichstrommotor gemäß dem Oberbegriff des Anspruches 1. Hierbei handelt es sich um einen bürstenlosen Gleichstrom­ motor, der keinen Positionsdetektor zum Erkennen der Rotorposition erfordert. Eine Treiberschaltung dieser Art ist bereits in der nicht vorveröffent­ lichten EP-A 2 95 710 beschrieben.

Aus der JP 60-82 087 A ist es außerdem bekannt, bei einem mehrphasigen bürstenlosen Gleichstrommotor einen Phasendifferenzdetektor und einen spannungsge­ steuerten Oszillator vorzusehen, dessen Ausgangssi­ gnal die Stromversorgungs-Schaltsignale für die Treiberwicklungen ausgibt und wobei diese Signale dem einen und Rotorstellungssignale dem anderen Eingang eines Differenzverstärkers zugeführt werden. Die Rotorstellungssignale werden durch Differentiation des Summentreiberstromes erhalten. Eine Winkelvorgabe für die Treibersignale erfolgt durch eine Gleichspannung am Eingang des spannungsgesteuerten Oszillators.

Aus der JP 61-191 289 A ist ein bürstenloser Gleich­ strommotor bekannt, bei dem die Stellung des Rotors aus den Klemmspannungen abgeleitet wird und der auch eine Startschaltung aufweist.

In der DE-A 38 17 916 (nicht vorveröffentlicht) ist ein mehrphasiger bürstenloser Gleichstrommotor be­ schrieben, der über eine PLL-Schaltung angesteuert wird. Die Phasendifferenz wird durch Vergleich der über einen Transformator ausgekoppelten Klemmen­ spannung mit den Stromversorgungsschaltsignalen ge­ wonnen, wobei der Vergleich mit einem Mikrocomputer durchgeführt wird. Eine Startschaltung ist nicht vorgesehen.

In der DE-C 37 10 509 (nicht vorveröffentlicht) wird ein mehrphasiger bürstenloser Gleichstrommotor beschrieben, bei dem die Klemmenspannung und die Nullpunktspannung zur Ermittlung der Rotorposition herangezogen werden und außerdem ein Impuls-Tacho­ generator zur Winkelvorgabe eingesetzt wird.

Darüber hinaus ist es aus der DE-A 33 06 642 be­ kannt, zur Fortschaltung des Ständerdrehfeldes einer Synchronmaschine die Rotorstellung dadurch zu ermitteln, daß während der Stromlücken die EMK er­ faßt und integriert wird.

Schließlich ist es aus der Literaturstelle IEEE Transactions on Industrial Applications, Vol. IA-21, Nr. 4, Mai/Juni 1985, Seiten 595 bis 601 bekannt, in den Stromlücken die jeweilige EMK mit der Nullpunktspannung zu vergleichen.

Alle vorgeschlagenen und bekannten Treiberschaltun­ gen für mehrphasige bürstenlose Gleichstrommotoren haben den Nachteil, daß zur Optimierung des Wir­ kungsgrades keine genaue zeitliche Anpassung der Stromversorgungs-Schaltsignale für die Treiberwick­ lungen möglich ist.

Der vorliegenden Erfindung liegt die Aufgabe zu­ grunde, die aus der EP-A 2 95 710 bekannte Treiber­ schaltung derart weiterzubilden, daß der Winkel zwischen Ständerdurchflutung und Rotationsspannung bzw. EMK vorgebbar ist.

Diese Aufgabe wird bei einer Treiberschaltung der eingangs genannten Art durch die Merkmale des Patentanspruches 1 gelöst, nämlich dadurch, daß der Phasendifferenzdetektor mit einer Impuls-Auswahl­ schaltung versehen ist, um den Zeitpunkt auszu­ wählen, an dem das Impulssignal mit vorbestimmter Phasenbeziehung zu dem Stromversorgungs-Schalt­ signal erzeugt wird.

Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.

Die Erfindung wird nachfolgend anhand von Ausfüh­ rungsbeispielen unter Bezug auf die beigefügten Zeichnungen näher erläutert.

Es zeigt

Fig. 1 das Schaltbild einer Treiberschaltung für einen bürstenlosen Motor gemäß einer Ausführungsform der Erfindung;

Fig. 2 ein Diagramm zur Erläuterung des Prin­ zips der Schaltung nach Fig. 1;

Fig. 3 ein detailliertes Schaltbild eines Pha­ sendifferenzdetektor-Impulsgene­ rators;

Fig. 4 ein Diagramm zur Erläuterung der Ar­ beitsweise der Schaltung nach Fig. 3;

Fig. 5 ein detailliertes Schaltbild eines Pha­ sendifferenzdetektors;

Fig. 6 ein Diagramm zur Erläuterung der Ar­ beitsweise der Schaltung nach Fig. 5;

Fig. 7 ein Diagramm der verschiedenen Wellen­ formen in einer Ausführungsform der vorliegenden Erfindung;

Fig. 8 ein detailliertes Schaltbild eines spannungsgesteuerten Oszillators und einer Niedrigfrequenz-Einstellschal­ tung;

Fig. 9 ein detailliertes Schaltbild eines Dif­ ferenzverstärkers und einer dazu­ gehörigen Klemmschaltung;

Fig. 10 ein detailliertes Schaltbild eines Pha­ sendifferenzdetektor-Impulsgene­ rators und einer Impulszeit-Auswahl­ schaltung;

Fig. 11 ein detailliertes Schaltbild der Diffe­ renzverstärker-Ausgangsklemm­ schaltung und einer Rückstellschal­ tung; und

Fig. 12 das Schaltbild einer Treiberschaltung für einen bürstenlosen Motor gemäß ei­ ner zweiten Ausführungsform der Er­ findung.

In der Schaltungsanord­ nung nach Fig. 1 sind die entsprechenden Basen der Treibertransistoren 10 bis 15 mit den Ausgängen eines Leistungsverstärkers 43 verbunden, dessen Ein­ gänge an entsprechende Ausgänge einer logischen Schaltung 42 angeschlossen sind. Die logische Schal­ tung 42 und der Leistungsverstärker 43 bilden zusam­ men einen Schaltsignalgenerator 44. Die logische Schaltung 42 ist mit einem Eingang an einen Ausgang D1 eines Frequenzteilers 41 angeschlossen, dessen Eingang mit einem Ausgang eines spannungsgesteuer­ ten Oszillators 40 verbunden ist. An den spannungs­ gesteuerten Oszillators 40 ist eine Niedrigfre­ quenz-Einstellschaltung 50 angeschlossen. Ausgangs­ signale D1, D2 und D3 des Frequenzteilers 41 und Ausgangssignale U1, U2, V1, V2, W1 und W2 der logi­ schen Schaltung 42 gelangen an einen Phasendiffe­ renzdetektor-Impulsgenerator 28. Die Signale an den einen Enden Uo, Vo und Wo der entsprechenden Trei­ berwicklungen 1, 2 und 3 werden den Pufferschaltun­ gen 21, 22 und 23 zugeführt. Entsprechende Ausgangs­ signale U_B, V_B und W_B der Pufferschaltungen 21, 22 und 23 werden einem Komparator 27 zugeführt und sind außerdem über Widerstände 24, 25 und 26 an ei­ nen gemeinsamen Verbindungspunkt N_B des Komparators 27 gekoppelt. Ein Ausgang PD des Komparators 27 ist durch einen Ausgang des Phasendifferenzdetektor-Im­ pulsgenerators 28 gesteuert. Der Zeitpunkt, an dem ein Phasendifferenzdetektor-Impuls durch den Phasen­ differenzdetektor-Impulsgenerator 28 erzeugt wird, wird durch eine Impulszeit-Auswahlschaltung 29 be­ stimmt. Es wird bemerkt, daß die verschiedenen Baue­ lemente 21 bis 29 einen Phasendifferenzdetektor 20 bilden, der einen Ausgang PD hat. Der Ausgang PD des Phasendifferenzdetektors 20 ist über einen Wider­ stand 32 mit dem invertierenden Eingang eines Opera­ tionsverstärkers 31 verbunden, und eine Serienschal­ tung aus einem Widerstand 33 und einem Kondensator 34 sowie ein Kondensator 35 sind zwischen dem inver­ tierenden Eingang und dem Ausgang des Operationsver­ stärkers 31 angeordnet. Der nicht-invertierende Ein­ gang des Operationsverstärkers 31 wird über Wider­ stände 36 und 37 mit einer entsprechenden Vorspan­ nung versehen. Es wird bemerkt, daß die verschie­ denen Bauelemente 31 bis 37 einen Differenzverstärker 30 bilden, wobei ein Ausgang EAO des Differenzver­ stärkers 30 mit einem Eingang des spannungsgesteuer­ ten Oszillators 40 verbunden ist. Der Ausgang des Differenzverstärkers 30 ist außerdem mit einer Klemmschaltung 53 versehen.

Der invertierende Eingang des Operationsverstärkers 31 ist mit einer Rückstellschaltung 60 gekoppelt, deren Ausgangssignal dazu benutzt wird, das Aus­ gangssignal PD des Komparators 27 zu steuern.

Ein anderer Ausgang D4 des Frequenzteilers 41 ist mit der Basis eines Transistors 200 gekoppelt, des­ sen Emitter mit Masse und dessen Kollektor über einen Widerstand 201 mit einer stabilisierten Span­ nung sowie mit einem Drehzahlsignalausgang 202 ver­ bunden ist.

Die Arbeitsweise dieser Treiberschaltung für einen bürstenlosen Motor wird nachfolgend beschrieben.

Die Diagramme nach Fig. 2 zeigen die Phasenbezie­ hung zwischen der Gegen-EMK der Treiberwicklung und einer Wellenform zur Ansteuerung der Treiberwick­ lung. Hierbei zeigt Fig. 2A den Fall, bei dem die Gegen-EMK (gestrichelte Linie) und die Wellenform (durchgezogene Linie) ein Optimum darstellen, wäh­ rend die Fig. 2B und 2C die entsprechenden Fälle zeigen, in denen eine Verschiebung des Phasenwin­ kels ψ gegenüber dem Optimalzustand auftritt. Un­ ter Bezug auf die Schaltung nach Fig. 1, gelangt das Ausgangssignal des spannungsgesteuerten Oszilla­ tors 40 an die Treiberwicklungen 1 bis 3 über den Frequenzteiler 41, den Schaltsignalgenerator 44 und die Treibertransistoren 10 bis 15. Dementsprechend hat das Ausgangssignal des spannungsgesteuerten Os­ zillator 40 gegenüber den Wellenformen für die Treiberwicklungen 1 bis 3 eine vorbestimmte Phasen­ beziehung. Mit anderen Worten, durch Regelung der Oszillatorfrequenz und der Phase des spannungsge­ steuerten Oszillators 40 ist es möglich, die Phasen­ differenz zwischen der Gegen-EMK der Treiberwick­ lung und der Wellenform der Treiberwicklung zu re­ geln. Da eine PLL-Schleife vorgesehen ist, wird bei Auftreten eines Phasenwinkels ψ zwischen der Ge­ gen-EMK der Treiberwicklung und den Wellenformen der Treiberwicklung (siehe Fig. 2B und 2C) die Phasendifferenz ψ durch den Phasendifferenzdetek­ tor 20 festgestellt und durch den Differenzverstär­ ker 30 verstärkt. Die Schwingungsfrequenz und -pha­ se des spannungsgesteuerten Oszillators 40 kann auf diese Weise geregelt werden, um ψ auf den Wert 0 zu bringen, so daß der optimale Betriebszustand nach Fig. 2A erzielt wird. Dementsprechend ist es möglich, ein stabiles und effektives Motordrehmo­ ment zu erzeugen und den Motor dementsprechend anzu­ treiben.

Nachfolgend soll der Aufbau des Phasendifferenzde­ tektors 20 im Detail beschrieben werden. Eine sol­ che Schaltung ist in Fig. 3 gezeigt und zeigt als Beispiel den Phasendifferenzdetektor-Impulsgenera­ tor 28 in dem Phasendifferenzdetektor 20. In Fig. 3 sind Bauteile vorhanden, die denen der Schaltung nach Fig. 1 gleichen und somit durch gleiche Be­ zugszeichen bezeichnet sind. Die Ausgangssignale U1, U2, V1, V2, W1 und W2 der logischen Schaltung 42 und die Ausgangssignale D1, D2 und D3 des Fre­ quenzteilers 41 werden dem Phasendifferenzdetek­ tor-Impulsgenerator als entsprechende Eingangssigna­ le zugeführt. Fig. 4 zeigt das dazugehörige Impuls­ diagramm zur Erläuterung des Phasendifferenzdetek­ tor-Impulsgenerators nach Fig. 3. Die in Fig. 4 gezeigten Wellenformen entsprechen den an den ver­ schiedenen Punkten der Schaltung nach Fig. 3 auftretenden Si­ gnalen. Die Ausgänge So, S1, S2, S3, S4, S5 und S6 des Phasendifferenzdetektor-Impulsgenerators 28 lie­ fern entsprechende Signalformen, wie sie in Fig. 4 durch die gleichen Symbole angezeigt sind.

Nachfolgend wird nun der Aufbau des Phasendifferenz­ detektors 20 mit dem Phasendifferenzdetektor-Impuls­ generator 28 beschrieben, und zwar anhand eines Bei­ spiels, wie es in Fig. 5 gezeigt ist. Diejenigen Bauelemente, die gleiche Funktion wie in der Schal­ tung nach Fig. 1 haben, sind mit den gleichen Be­ zugszeichen versehen. Ein Ende Uo, Vo und Wo der Treiberwicklungen 1, 2 und 3 sind mit den entspre­ chenden Pufferschaltungen 21, 22 und 23 verbunden, deren Ausgänge U_B, V_B und W_B am gemeinsamen Verbin­ dungspunkt N_B angeschlossen sind, der wiederum mit den invertierenden Eingängen der Komparatoren 100, 120 und 140 sowie den nicht-invertierenden Eingängen der Komparatoren 110, 130 und 150 verbunden ist. Der Ausgang U_B der Pufferschaltung 21 ist mit einem nicht-invertierenden Eingang des Komparators 100 sowie mit einem invertierenden Eingang des Kom­ parators 110 verbunden, der Ausgang V_B der Puffer­ schaltung 22 ist mit einem nicht-invertierenden Ein­ gang des Komparators 120 und einem invertierenden Eingang des Komparators 130 verbunden, und der Aus­ gang W_B der Pufferschaltung 23 ist mit einem nicht-invertierenden Eingang des Komparators 140 und einem invertierenden Eingang des Komparators 150 verbunden. Die Ausgangstransistoren 101, 111, 121, 131, 141 und 151 der entsprechenden Komparato­ ren 100, 110, 120, 130, 140 und 150 bilden Ausgänge mit offenem Kollektor und alle diese Kollektoren sind miteinander verbunden und an einen Kollektor eines Transistors 161 angeschlossen und bilden ei­ nen Ausgang PD des Phasendifferenzdetektors. Die Ba­ sis des Transistors 161 ist mit der Basis und dem Kollektor eines Transistors 162 verbunden sowie mit dem Kollektor eines Transistors 164 und dem Kollek­ tor eines Transistors 169, der als Konstantstrom­ quelle dient. Der Emitter des Transistors 162 ist über einen Widerstand 163 mit einer stabilisierten Spannung Vreg verbunden, und die Emitter des Transi­ stors 161 und 164 sind ebenfalls an die stabilisier­ te Spannung Vreg angeschlossen. Die Basis des Tran­ sistors 164 ist über einen Widerstand 166 mit ihrem Emitter verbunden und außerdem über einen Wider­ stand 165 an den Kollektor eines Tranistors 167 an­ geschlossen, dessen Emitter an Masse liegt. Die Ba­ sis des Transistors 167 ist über eine Diode 168 mit einem Ausgang So des Phasendifferenzdetektor-Impuls­ generators 28 verbunden. Weitere Ausgänge S1, S2, S3, S4, S5 und S6 des Phasendifferenzdetektor-Im­ pulsgenerator 28 sind über Widerstände 171, 173, 175, 177, 179 und 181 mit den Basen von Transisto­ ren 170, 172, 174, 176, 178 und 180 verbunden, de­ ren Emitter an Masse liegen. Die Kollektoren der Transistoren 170, 172, 174, 176, 178 und 180 sind mit den Basen der Transistoren 101, 111, 121, 131, 141 und 151 verbunden. Eingänge des Phasendifferenz­ detektor-Impulsgenerators 28 sind mit den Ausgängen U1, U2, V1, W1 und W2 des Schaltsignalgenera­ tors und den Ausgängen D1, D2 und D3 des Frequenz­ teilers 41 gekoppelt.

Nachfolgend soll die Funktion des Phasendifferenz­ komparators beschrieben werden. Fig. 6 zeigt ein Diagramm mit verschiedenen Wellenformen zur Erläute­ rung wie die Phasendifferenz zwischen der Gegen-EMK und der Wellenform der Treiberwicklungen gemessen werden, und zwar bezieht sich die Beschreibung auf die Treiberwicklung 1. Die Treiberwicklung 1 wird mit Signalen U1 und U2 (d. h., U_H und U_L) gespeist, die als Befehlssignale dienen und mit D1 und D3 syn­ chronisiert sind. D1 und D3 sind frequenzgeteilte Ausgangssignale des spannungsgesteuerten Oszilla­ tors 40. Dementsprechend stellt ein Zeitraum, in dem sowohl U1 als auch U2 nicht ausgegeben werden, eine Unterbrechungsperiode dar, während der die Wel­ lenform Uo mit der Gegen-EMK Ue zusammentrifft. In Fig. 6 reicht die Unterbrechungsperiode von einem Zeitpunkt, an dem U2 einen niedrigen Wert annimmt bis zu einem Zeitpunkt, an dem U1 einen hohen Wert annimmt und entspricht damit einem Taktimpuls von D1 oder vier Taktimpulsen von D3. Obwohl eine Lei­ stungsversorgungs-Unterbrechungsperiode besteht von einem Zeitpunkt an, an dem U2 einen niedrigen Wert annimmt, bis zu dem Zeitpunkt, an dem U1 einen ho­ hen Wert annimmt, wird nur die erstgenannte Periode aus Gründen der einfacheren Beschreibung betrach­ tet. Während der Leistungsversorgungs-Unterbre­ chungsperiode, in der die Spannung No am neutralen Punkt jeder Treiberwicklung mit der Wellenform Uo der Treiberwicklung verglichen wird, stimmen bei ei­ ner Phasendifferenz ψ zwischen Uo und der Ge­ gen-EMK Ue der Treiberwicklung von 0 die Werte No und Uo miteinander überein, und zwar zwei Taktimpul­ se D3 nachdem der Mittelpunkt, d. h. U1, während der Leistungsversorgungs-Unterbrechungsperiode auf einen niedrigen Wert wechselt. Wird Uo um eine Phasen­ differenz ψ gegenüber Ue verzögert, so stimmen No und Uo miteinander überein, und zwar zwei Taktimpul­ se von D3 nach dem Zeitpunkt, an dem U1 auf einen niedrigen Wert wechselt. Wird Uo um einen Phasenwin­ kel ψ gegenüber Ue verzögert, so stimmen No und Uo miteinander überein, und zwar zwei Taktimpulse von D3, nach dem Zeitpunkt, an dem U1 auf einen nie­ drigen Wert wechselt. Somit kann durch einen Ver­ gleich von Uo und No miteinander, und zwar zwei Takt­ impulse von D3 nach dem Zeitpunkt, an dem U1 einen niedrigen Wert annimmt, die Phasenbeziehung zwi­ schen Uo und Ue bestimmt werden. Demgemäß kann zur Bestimmung der Phasendifferenz ψ der Komparator­ ausgang PD mit einem Tastverhältnis entsprechend der Phasendifferenz ψ benutzt werden, indem Phasen­ differenzdetektorimpulssignale S2 und So mit ent­ sprechender Breite erzeugt werden, und zwar zu ei­ nem Zeitpunkt von zwei Taktimpulsen von D3 nach dem Zeitpunkt, an dem U1 einen niedrigen Wert annimmt, Anschließend werden No und Uo miteinander vergli­ chen, und zwar nur wenn S2 und So erzeugt wurden. Fig. 6 zeigt den Fall, an dem eine Periode von ± 0,5 Taktimpulsen von D3 erzeugt wird, und zwar zwei Taktimpulse von D3 nach dem Zeitpunkt, an dem U1 einen niedrigen Wert annimmt. Uo wird gegenüber Ue um den Phasenwinkel ψ verzögert.

Vorstehend wurde die Betriebsweise beschrieben, und zwar in bezug auf die Feststellung der Phasendiffe­ renz ψ, indem die Leistungsversorgungs-Unterbre­ chungsperiode der Wellenform Uo für die Treiberwick­ lung 1 bei einem Zeitpunkt beginnt, an dem U1 einen niedrigen Wert annimmt, bis zu einem Zeitpunkt, an dem U2 einen hohen Wert annimmt. Eine ähnliche Fest­ stellung der Phasendifferenz ist während einer Lei­ stungsversorgungs-Unterbrechungsperiode der Wellen­ form Uo möglich, d. h., während der Periode von dem Zeitpunkt, wo U2 einen niedrigen Wert annimmt bis zu dem Zeitpunkt, an dem U1 einen hohen Wert er­ reicht. Das gleiche kann erfolgen für die Wellenfor­ men Vo und Wo der anderen Treiberwicklungen 2 und 3, so daß in dem beschriebenen Ausführungsbeispiel alle Werte miteinander kombiniert werden, um das Phasendifferenzdetektorausgangssignal PD zu bilden.

Jede der Pufferschaltungen 21, 22 und 23 hat als in­ vertierender Verstärker eine Verstärkung von 1/2, und es sind Vorkehrungen getroffen, daß die Aus­ gangsspannungen U_B, V_B und W_B der entsprechenden Pufferschaltungen 21, 22 und 23 in den Eingangsspan­ nungsbereich jeder der Komparatoren 100, 110, 120, 130, 140 und 150 fallen.

Fig. 7 zeigt die Wellenformen an verschiedenen Punkten für den Fall, daß der Phasendifferenzdetek­ tor 20 nach Fig. 1 den Aufbau nach Fig. 5 hat. Es wird gezeigt, wie die Schwingungsfrequenz f des spannungsgesteuerten Oszillator 40 geregelt wird, um die Phasendifferenz zwischen der Wellenform der Treiberwicklung und der Gegen-EMK auf den Wert 0 zu regeln.

Nachfolgend soll die Niedrigfrequenz-Einstellschal­ tung 50 nach Fig. 1 beschrieben werden. Diese dient dazu, die Schwingungsfrequenz des spannungsge­ steuerten Oszillators 40 auf die niedrigste Fre­ quenz beim Anlauf des Motors einzustellen, um ein umlaufendes Magnetfeld mit einer Geschwindigkeit zu erzeugen, daß das bewegliche Element folgen kann, damit ein einwandfreier Anlauf des Motors ge­ sichert ist. Sobald die Gegen-EMK in den Treiber­ wicklungen als Ergebnis des Anlaufs des Motors er­ zeugt wird, wird die vorbeschriebenen PLL-Schleife wirksam und der Motor wird normal angetrieben.

Ein spezieller Aufbau des spannungsgesteuerten Os­ zillators 40 und der Niedrigfrequenz-Einstellschal­ tung 50 wird in Verbindung mit Fig. 8 beschrieben. In Fig. 8 ist der Ausgang EAO des Differenzverstär­ kers 30 über einen Widerstand 460 mit einem Eingang eines Differentialverstärkers 461 sowie mit dem Emitter eines Transistors 462 gekopppelt. Ein ande­ rer Eingang des Differentialverstärkers 461 ist an den Teilerpunkt eines Spannungsteilers angeschlos­ sen, der aus Widerständen 463 und 464 besteht, die zwischen der stabilisierten Spannung und Masse ge­ schaltet sind. Die Differenz zwischen den beiden Eingängen des Differentialverstärkers 461 wird ver­ stärkt und an die Basis des Transistors 462 weiter­ geleitet. Der Kollektor des Transistors 462 ist mit dem Kollektor und der Basis eines Transistors 465 verbunden. Der Transistor 465 und Transistor 466 und 467 sind mit ihren Basen miteinander verbunden, während die Emitter über einen Stromspiegelkreis an Masse angeschlossen sind. Die Emitter der Transisto­ ren 468 und 469 sind mit der stabilisierten Span­ nung verbunden, und die Basen sind ebenfalls mitein­ ander verbunden und an die Kollektoren der entspre­ chenden Transistoren 468 und 466 angeschlossen. Der Kollektor des Transistors 468 ist mit dem Kollektor des Transistors 467 verbunden sowie mit einem Ein­ gang eines Komparators 470. Ein Kondensator 471 ist zwischen einem solchen Eingang des Komparators 470 und Masse angeordnet. Ein Widerstand 473 ist zwi­ schen dem Kollektor eines Ausgangstransistors 472 des Komparators 470 und dem anderen Eingang des Kom­ parators 470 geschaltet. Ein Anschluß des Widerstandes 473 neben dem anderen Eingang des Komparators 470 ist über einen Widerstand 474 mit einer Vorspan­ nungsquelle 475 verbunden. Der Kollektor des Transi­ stors 472 ist mit dem Kollektor eines Transistors 478 verbunden, um einen Konstantstrom zu liefern, außerdem ist er mit der Basis eines Transistors 477 über einen Widerstand 476 gekoppelt. Der Emitter des Transistors 477 ist mit der stabilisierten Span­ nung verunden, und ein Widerstand 480 liegt zwi­ schen der Basis und dem Emitter dieses Transistors 477. Der Kollektor des Transistors 470 ist an einen gemeinsamen Verbindungspunkt zwischen den entspre­ chenden Basen der Transistoren 468 und 469 verbun­ den.

Die Spannung der Vorspannungsquelle 475 wird durch eine Teilerschaltung geteilt, die aus den Widerstän­ den 582 und 583 besteht. Der Spannungsteilerpunkt ist mit dem Eingang eines Differentialverstärkers 581 verbunden, während der Emitter eines Ausgangs­ transistors 585 des Differentialverstärkers 581 über einen Widerstand 584 an Masse sowie an einen anderen Eingang des Differentialverstärkers 581 an­ geschlossen ist. Der Transistor 585 ist ein Mul­ ti-Kollektor-Transistor und ein Viertel der Kollek­ toren des Transistors 585 ist mit der Basis eines Transistors 588 (in Kollektorschaltung) sowie mit dem Kollektor eines Transistors 586 verbunden. Die Basis des Transistors 586 ist mit der Basis eines Transistors 587 verbunden sowie mit dem Emitter des Transistors 588. Die entsprechenden Emitter der Transistoren 586 und 587 sind an die stabilisierte Spannung angeschlossen. Der Kollektor des Transi­ stors 587 ist mit dem Kollektor des Transistors 462 verbunden.

Nachfolgend soll die Funktion des spannungsgesteuer­ ten Oszillators und der Niedrigfrequenz-Einstell­ schaltung beschrieben werden.

Im Differenzverstärker 30 der Fig. 1 ist ein aus den Widerständen 36 und 37 bestehender Spannungstei­ ler zwischen die stabilisierte Spannung Vreg und Masse geschaltet. Unter der Voraussetzung, daß die Widerstände 36 und 37 die gleichen Werte haben, nimmt der Spannungswert am Ausgang EAO des Diffe­ renzverstärkers 30 unmittelbar nach dem Einschalten den Wert von Vreg/2 an. Sind die Widerstände 463 und 464, die an den Eingang des Differentialverstär­ kers 461 des spannungsgesteuerten Oszillators 40 der Fig. 8 verbunden sind, gleich, so ist der Span­ nungswert am Verbindungspunkt zwischen dem anderen Eingang des Differentialverstärkers 461 und dem Emitter des Transistors 462 gleich Vreg/2, weil der Spannungswert an dem ersten Eingang ebenfalls gleich Vreg/2 ist. Dementsprechend tritt unmittel­ bar nach dem Einschalten der Betriebsspannung kein Spannungsabfall an dem Widerstand 460 auf, d. h., es fließt kein Strom durch den Transistor 462.

Nachfolgend soll nun die Niedrigfrequenz-Einstell­ schaltung 50 beschrieben werden. Der Spannungswert der Vorspannungsquelle 475 ist V₇₅ und die Wider­ stände 582, 583 und 584 haben die Werte R₈₂, R₈₃ und R₈₄. Der Spannungswert an dem einen Eingang des Differentialverstärkers 581 ist somit V₇₅ · R₈₃/(R₈₂ +R₈₃). Da der andere Eingang des Differentialver­ stärkers 581 sich in einem Zustand befindet, wo er einen gedachten Kurzschluß mit dem ersten Eingang bildet, liegt die Spannung am Verbindungspunkt des anderen Einganges gegenüber dem Emitter des Transi­ stors 582 bei V₇₅ · R₈₃/(R₈₂+R₈₃) an dem einen Ein­ gang. Dementsprechend ist der Emitterstrom des Tran­ sistors 586 gleich V₇₅ · R₈₃/{R₈₄ · (R₈₂+R₈₃)}. Wegen des Mehrfachkollektor-Aufbaus des Transistors 585 und aufgrund des Stromspiegels, der durch die Tran­ sistoren 586 und 587 gebildet wird, gelangt 1/12 des Emitterstromes des Transistors 585, d. h. V₇₅ · R₈₃/{12 · R₈₄ · (R₈₂+R₈₃)} an den spannungsgesteuer­ ten Oszillator 40 und bewirkt einen Kollektor­ strom I₈₇ im Transistor 587, so daß dieser auf den niedrigsten Frequenzwert eingestellt wird.

Nachfolgend wird beschrieben, wie die Schwingungs­ frequenz des spannungsgesteuerten Oszillators 40 be­ stimmt wird. Ist der zwischen einem Eingang des Kom­ parators 470 und Masse liegende Kondensator 471 nicht aufgeladen, so ist der Transistor 490 einge­ schaltet und der Transistor 491 ausgeschaltet. Hier­ durch wird der Ausgangstransistor 472 des Kompara­ tors 470 ausgeschaltet, wodurch ebenfalls der Tran­ sistor 477 gesperrt wird. Dies hat zur Folge, daß der aus den Transistoren 468 und 469 bestehende Stromspiegelkreis betätigt wird. Der aus den Transi­ storen bestehende Stromspiegelkreis 465, 466 und 467 wird durch einen durch den Transistor 465 flie­ ßenden Strom betätigt. Dementsprechend wird der Kon­ densator 471 durch einen Strom aufgeladen, der der Differenz zwischen dem Kollektorstrom des Transi­ stors 469 und dem Kollektorstrom des Transistors 467 entspricht. Zu diesem Zeitpunkt ist die Span­ nung Vj am anderen Eingang des Komparators 470 gleich dem Wert, der durch die nachfolgende Glei­ chung angezeigt wird, wenn die Sättigungsspannung zwischen dem Emitter und dem Kollektor des Transi­ stors 478 vernachlässigt wird: Vj=V₇₅+R₇₄ · (Vreg -V₇₅)/(R₇₃+R₇₄)

Hierbei bedeutet Vreg die stabilisierte Spannung, und R₇₃ und R₇₄ sind die Werte der Widerstände 473 und 474.

Wenn im Verlaufe der Aufladung des Kondensators 471 die Spannung an diesem (d. h., die Spannung an einem Eingang des Komparators 470) auf einen Wert an­ steigt, der höher als die Spannung Vj ist, so wer­ den die Transistoren 490 und 491 gesperrt bzw. lei­ tend, so daß dementsprechend der Transistor 472 ein­ schaltet und damit auch der Transistor 477. Dies hat zur Folge, daß die Stromspiegelschaltung, beste­ hend aus den Transistoren 468 und 469, ausgeschal­ tet wird. Hierdurch wird der Kondensator 471 durch den Kollektorstrom des Transistors 467 geladen. Zu diesem Zeitpunkt erreicht die Spannung Vk am ande­ ren Eingang des Komparators 470 einen Wert, der gleich V₇₅ · R₇₃/(R₇₃+R₇₄) ist, wenn die Sättigungs­ spannung zwischen dem Emitter und dem Kollektor des Transistors 472 vernachlässigt wird. Wenn bei die­ sem Ladevorgang des Kondensators 471 die Spannung über dem Kondensator 471 (d. h. die Spannung an ei­ nem Eingang des Komparators 470) auf einen Wert sinkt, der niedriger als die Spannung Vk ist, so kehrt der Komparator 470 um und es erfolgt ein er­ neuter Beginn der Ladung des Kondensators 471. Durch Wiederholung dieses Lade- und Entlade-Zyklus des Kondensators 471 wird eine oszillierende Wellen­ form erzeugt, deren Frequenz dem Lade-Entlade-Zy­ klus entspricht, und die vom Kollektor des Ausgangs­ transistors 472 des Komparators 470 ausgegeben wird.

Die Schwingungsfrequenz wird durch den Wert des La­ de- und Entlade-Stromes des Kondensators 471 be­ stimmt, da die Spannungen Vj und Vk konstant sind. Mit anderen Worten, wenn der Lade- und Entla­ de-Strom sich erhöht, so baut sich eine Spannung an dem Kondensator 471 auf. Da dieser Aufbau verhält­ nismäßig steil erfolgt, erhöht sich die Schwingungs­ frequenz. Sobald der Lade- und Entlade-Strom sich erniedrigt, so erniedrigt sich ebenfalls die Schwin­ gungsfrequenz. Der Wert des Lade- und Entlade-Stro­ mes wird auf der Basis des Stromes bestimmt, der durch den Transistor 465 fließt. Dieser durch den Transistor 465 fließende Strom entspricht der Summe aus dem Kollektorstrom I₈₇ des Ausgangsstransistors 587 der Niedrigfrequenz-Einstellschaltung 50 und des Kollektorstromes I₆₂ des Ausgangstransistors 462 des Differentialverstärkers 461.

Wie vorstehend beschrieben, hat der Kollektorstrom I₆₂ des Transistors 462 den Wert von 0, nachdem die Stromversorgung eingeschaltet wurde, so daß der durch den Transistor 465 fließende Strom gleich dem Strom I₈₇ der Niedrigfrequenz-Einstellschaltung 50 ist. Dementsprechend beginnt die Schwingungsfre­ quenz des spannungsgesteuerten Oszillators 40 ihre Schwingung mit der niedrigsten Frequenz, die durch den Strom I₈₇ bestimmt wird. Wird diese niedrigste Frequenz auf einen Wert eingestellt, der ausreicht, das bewegliche Element des Motors ausreichend fol­ gen zu lassen, so ist es möglich, den Motor sicher zu starten, und zwar als Synchronmotor mit einer Drehzahl entsprechend der niedrigsten Frequenz. Für diese Zwecke kann die niedrigste Frequenz durch Än­ derung des Widerstandes 584 eingestellt werden, wo­ bei der Strom I₈₇ verändert wird. Sobald der Motor angelaufen ist, wird in der Motor-Treiberwicklung die Gegen-EMK erzeugt. Dann wird die Phasendiffe­ renz zwischen der Gegen-EMK und dem Schaltsignal für die Treiberwicklungen während der Unterbre­ chungsperiode der Treiberwicklungen durch den Pha­ sendifferenzdetektor 20 festgestellt, und eine Gleichspannung entsprechend der festgestellten Pha­ sendifferenz wird am Ausgang EAO des Differenzver­ stärkers 30 erzeugt. Da diese Gleichspannung einem Ende des Widerstandes 460 zugeführt wird, dessen an­ deres Ende auf der Spannung Vreg/2 gehalten wird (wie vorstehend beschrieben), fließt ein Strom ent­ sprechend der Differenz zwischen den Spannungen an den beiden Enden des Widerstandes 460 durch den Transistor 462. Hierdurch wird erreicht, daß ein Strom durch den Transistor 465 fließt, der gleich der Summe des Stromes I₈₇ der Niedrigfrequenz-Ein­ stellschaltung 50 und dem Kollektorstrom I₆₂ des Transistors 462 entspricht, so daß die Schwingungs­ frequenz des spannungsgesteuerten Oszillators 40 zu­ nimmt. Auf diese Weise verändert der Ausgang EAO des Differenzverstärkers 30 die Schwingungsfrequenz des spannungsgesteuerten Oszillators 40, und zwar abhängig von der Phasendifferenz zwischen den Ge­ gen-EMK in den Treiberwicklungen und dem Schaltsi­ gnal.

Die Klemmschaltung 53 des Differenzverstärkers ge­ mäß Fig. 1 wird nun nachfolgend beschrieben. Sie dient dazu, das Ausgangssignal des Differenzverstär­ kers 30 zu begrenzen (to clamp), um die Phasensyn­ chronisation der PLL-Schleife beim Anlauf des Mo­ tors zu beschleunigen. Mit anderen Worten, durch Be­ grenzen und Festhalten des Ausganges EAO des Diffe­ renzverstärkers 30 auf einen Pegel, an dem die Schwingungsfrequenz des spannungsgesteuerten Oszil­ lators 40 zunimmt, ist es möglich, einen Wechsel des Ausgangssignals PD des Phasendifferenzdetektors 20 gleichmäßig als Wechsel in der Schwingungsfre­ quenz f des spannungsgesteuerten Oszillators zu übertragen, und zwar während des Zeitraums vom Start bis zum Stillstand. Auf diese Weise kann die Phasensynchronisierung der PLL-Schleife mit dem ent­ sprechenden Motorantrieb beschleunigt werden.

Die Klemmschaltung 53 am Ausgang des Differenzver­ stärkers kann wie in Fig. 9A gezeigt, aufgebaut sein. Eine Referenzspannungsquelle 51 dient zum Festhalten des Ausanges EAO des Differenzverstär­ kers 30, und ein Komparator 52 vergleicht die Span­ nung am Ausgang EAO des Differenzverstärkers 30 mit der Ausgangsspannung V₅₁ der Referenzspannungsquel­ le 51, um ein Abfallen des Ausganges EAO auf den Pe­ gel von V₅₁ festzustellen. Auf diese Weise wird ein invertierender Eingang des Operationsverstärkers 31 derart gesteuert, daß ein Abfall des Ausgangssi­ gnals an EAO auf einen Pegel niedriger als V₅₁ ver­ hindert wird. Auf diese Weise kann das Abfallen des Pegels an EAO auf den Wert von V₅₁ begrenzt werden. Der Pegel V₅₁ ist derjenige Pegel, bei dem die Schwingungsfrequenz f des spannungsgesteuerten Os­ zillators 40 ihr Ansteigen beginnt. Wird EAO auf V₅₁ festgehalten, so entspricht f der Minimalfre­ quenz fmin, die durch die Niedrigfrequenz-Einstell­ schaltung eingestellt ist. Die Frequenz f steigt je­ doch an, wenn EAO geringfügig höher als V₅₁ wird. Durch diese Begrenzung bzw. Klemmung d. h. durch das Festhalten des Ausganges EAO auf dem Pegel V₅₁, ist es möglich, die Änderung des Ausgangssignals an PD am Beginn der Änderung von f zu übertragen, so daß eine schnelle Synchronisierung der PLL-Schleife möglich ist.

Obwohl der Klemmpegel für EAO auf den Wert V₅₁ ein­ gestellt worden ist, kann eine Begrenzung auch bei dem Wert V₅₁ - ΔV erfolgen (ΔV=einige Dutzend mV), und zwar wegen des Auftretens von Offset-Span­ nungen sowie anderer Toleranzen der verschiedenen Bauelemente.

Die Beziehung zwischen dem Ausgangssignal an EAO und der Schwingungsfrequenz f ist in Fig. 9B ge­ zeigt. In Fig. 9B zeigt V₅₁ den Klemmpegel, auf dem der Ausgang EAO festgehalten wird, und fmin be­ deutet die niedrigste Schwingungsfrequenz, die durch die Niedrigfrequenz-Einstellschaltung einge­ stellt ist.

Nachfolgend soll die Impulszeit-Auswahlschaltung 29 der Fig. 1 beschrieben werden.

In der Treiberschaltung für einen bürstenlosen Mo­ tor gemäß der Ausführungsform nach Fig. 1 wird an­ genommen, daß die Vorspannung am nicht-invertieren­ den Eingang des Differenzverstärkers 30 gleich Vreg/2 ist. Während des Zustandes, in dem der Aus­ gang des Differenzverstärkers 30 nicht gesättigt ist und die PLL-Schleife stabil arbeitet, liegt der invertierende Eingang des Differenzverstärkers 30 ähnlich auf Vreg/2, da er in der Lage ist, einen imaginären Kurzschluß mit dem nicht-invertierenden Eingang herzustellen. Der Ausgang PD des Phasen­ differenzdetektors nach Fig. 5 hat eine Wellenform wie sie durch PD in Fig. 6 gezeigt ist, d. h. eine Wellenform, die als hohen Pegel Vreg und als niedrigen Pegel den Wert 0 hat. Unter der Voraus­ setzung, daß die PLL-Schleife stabil arbeitet, wird die gezeigte Wellenform PD derart gesteuert, daß sie eine Impulswellenform annimmt, deren mittlere Spannung gleich Vreg/2 hat, d. h., ein Tastver­ hältnis von 50% hohem Pegel und 50% niedrigem Pegel. Wird während der Leistungsversorgungs­ unterbrechungsperiode jedoch die Neutralpunkt­ spannung No mit der Wellenform Uo der Treiber­ wicklung verglichen, so fällt der Schnittpunkt zwischen No und Uo mit der Mitte der Unterbre­ chungsperiode zusammen, wenn die Phasendifferenz ψ zwischen Uo und der Gegen-EMK Uo der Treiber­ wicklung gleich 0 ist. Dies bedeutet, daß zwei Taktimpulse von D3 nach dem Zeitpunkt, an dem U1 einen niedrigen Wert annimmt, und daher in bezug auf zwei Taktimpulse von D3 nach dem Zeitpunkt, an dem U1 niedrig wird, die Phasendifferenz- Detektorimpulse S2 und So während einer ±0,5 Taktperiode erzeugt werden. Während dieser Periode werden Uo und No verglichen, so daß das Taktver­ hältnis von PD abhängig von der Beziehung zwischen den Werten Uo und No bestimmt werden kann. Auf diese Weise wird das Tastverhältnis gleich 50% mit hohem Pegel und 50% mit niedrigem Pegel, so daß daher die PLL-Schleife stabilisiert werden kann. In anderen Worten, es ist möglich, die PLL-Schleife stabil zu betreiben, wenn die Phasendifferenz ψ zwischen Ue und Uo gleich 0 wird.

Während die vorstehenden Ausführungen voraussetzen, daß der Schnittpunkt zwischen No und Uo in der Mitte der Leistungsversorgungs-Unterbrechungs­ periode liegt, wird angenommen, daß dieser Schnitt­ punkt zwischen No und Uo von diesem mittleren Punkt innerhalb der Unterbrechungsperiode abweicht, und zwar aufgrund einer Verzerrung in der Wellenform Uo der Treiberwicklung, d. h., der Gegen-EMK Ue auf­ grund von z. B. dem Verlauf eines Gauss'schen Musters eines rotierenden Magneten. Werden wie im vorliegenden Fall die Phasendifferenzdetektor­ impulse S2 und So während eines Zeitraums vom ±0,5 Taktperioden zu einem Zeitpunkt von zwei Taktim­ pulsen von D3 nach dem Zeitpuntk erzeugt, an dem U1 auf einen niedrigen Wert wechselt, und wird ein Vergleich zwischen Uo und No während dieses Zeit­ raums vorgenommen, so weicht das Tastverhältnis der Wellenform PD von dem Zustand 50% hoher Pegel und 50% niedriger Pegel ab. Hierdurch wird bewirkt, daß eine Rückkopplung auf den Eingang des spannungs­ gesteuerten Oszillators 40 erfolgt, und zwar über den Differenzverstärker 30 zum Zwecke der Kompen­ sation einer solchen Abweichung. Das Ergebnis ist, daß beim Auftreten einer solchen Phasendifferenz aufgrund der vorbeschriebenen Abweichung zwischen Ue und Uo das Tastverhältnis der Wellenform PD derart wird, daß 50% hoher Pegel und 50% niedriger Pegel auftritt und die PLL-Schleife stabilisiert wird. In anderen Worten, die Zeitgabe für das Schalten der Stromversorgung für die Treiber­ wicklungen gegenüber der Gegen-EMK in den Treiber­ wicklungen weicht von einem optimalen Punkt bezüglich der besten Effektivität ab. Um diesen Effekt zu vermeiden, sind Vorkehrungen getroffen, die Zeitgabe bei der Erzeugung jeden der Phasen­ differenzdetektorimpulse S1 bis S6 sowie So durch die Impulszeit-Auswahlschaltung einzustellen.

Der Aufbau einer speziellen Ausführungsform einer Impulszeit-Auswahlschaltung 19 ist in Fig. 10 gezeigt, und zwar in Verbindung mit dem Phasen­ differenzdetektor-Impulsgenerator 28. In Fig. 10 beziehen sich gleiche Bezugszeichen wie diejenigen, die in Fig. 1 benutzt werden, auf gleiche Teile mit gleicher Funktion. Die Ausgänge U1, U2, V1, V2, W1 und W2 der logischen Schaltung 42 und die Aus­ gänge D1, D2 und D3 des Frequenzteilers 41 werden als Eingangssignale dem Phasendifferenzdetektor- Impulsgenerator zugeführt. Die Impulszeit-Auswahl­ schaltung 29 dient zur Auswahl und zum Einstellen der Zeitpunkte, an denen die Phasendifferenzdetek­ torimpulse erzeugt werden. Dem Eingangsanschluß PT werden entweder hohe, mittlere oder niedrige Signale zugeführt, und es wird in Übereinstimmung mit den Eingangssignalen eine Kombination von Signalen Yo, Y1 und Y2 bestimmt. Aus einer Kombi­ nation von Schaltern Zo, Z1 und Z2 in jedem der Schalterblöcke 291 bis 296 wird jeweils ein Schalter eingeschaltet, während die anderen beiden ausgeschaltet bleiben. Wird angenommen, daß die Hoch-, Mittel- und Niedrig-Signale im Eingangs­ anschluß PT als H, M und L zugeführt werden, so werden die Hoch- und Niedrig-Signale an den Anschlüssen p und q und die Anschlüsse Yo, Y1 und Y2 als H und L ausgedrückt, so können die Zustände der Signale an jedem der vorstehend aufgezählten Anschlüsse und der Schalter Zo, Z1 und Z2 durch die nachstehende Tabelle definiert werden:

Es wird bemerkt, daß die Schalter Zo, Z1 und Z2 ein- und ausgeschaltet werden, wenn die Signale an den Anschlüssen Yo, Y1 und Y2 sich im Hoch-Zustand bzw. Niedrig-Zustand befinden.

Auf diese Weise werden abhängig von den entspre­ chenden Zuständen der Signale an dem Eingangsan­ schluß PT der Impulszeit-Auswahlschaltung 29 die Schalter Zo, Z1 und Z2 wahlweise ein- bzw. ausge­ schaltet, so daß die Zeitpunkte, an denen die Phasendifferenzdetektorimpulse S1 bis S6 sowie So erzeugt werden, bestimmt.

Befindet sich der Eingangsanschluß PT auf mittlerem Pegel und ist der Schalter Z1 eingeschaltet, so werden die Phasendifferenzdetektorimpulse S2 und So, wie im Falle der Fig. 4, während des Zeitpunktes D3±0,5 Taktperioden an einem Referenztakt erzeugt, der zwei Taktimpulse von D3 dem Zeitpunkt folgt, an dem U1 auf einen niedrigen Wert wechselt. Befindet sich der Eingangsanschluß PT auf hohem Pegel und ist der Schalter Zo eingeschaltet, siehe Fig. 4, so werden die Phasendifferenzdetektor­ impulse S2 und So während eines Zeitpunktes von ±0,5 Taktperioden von D3 bei einem Referenzzeit­ wert erzeugt, der 1+0,5 Taktimpuls von D3 nach dem Zeitpunkt folgt, an dem U1 auf einen niedrigen Wert wechselt. Befindet sich der Eingangsanschluß PT auf niedrigem Wert und ist der Schalter Z2 eingeschaltet, siehe Fig. 4, so werden die Phasendifferenzdetektorimpulse S2 und So während eines Zeitpunktes von ±0,5 Taktperioden von D3 an einem Referenzzeitpunkt erzeugt, der 2+0,5 Taktimpulse von D3 dem Zeitpunkt folgt, an dem U1 auf einen niedrigen Wert wechselt. Obwohl aus Gründen der Kürze der Beschreibung nur Bezug genommen wurde auf S2 und So, so sind ähnliche Verhältnisse im Falle von S1, S3, S4, S5 und S6, die im Prinzip zu gleichen Zeitpunkten erzeugt werden wie es der Fall bei S2 und So war.

Es wurde vorstehend beschrieben, daß die Zeitgabe für die Ansteuerung der Treiberwicklungen gegenüber der Gegen-EMK in den Treiberwicklungen von einem Optimalpunkt abweicht, und daß die selektive Ein­ stellung der Zeitgabe für die Erzeugung der Impulse unter Verwendung der Impulszeit-Auswahlschaltung in der Lage ist, Abweichungen zu kompensieren, so daß die Zeitgabe bei der Ansteuerung der Treiber­ wicklungen gegenüber der Gegen-EMK auf den opti­ malen Punkt größten Wirkungsgrades eingestellt werden kann.

Die Rückstellschaltung 60 nach Fig. 1 soll nach­ folgend beschrieben werden. Diese Rückstellschal­ tung 60 tritt in Aktion, wenn ein asynchroner Zustand in der PLL-Schleife beim Einschalten der Betriebsspannung auftritt, oder z. B. durch eine Behinderung des beweglichen Elements. Die Rück­ stellschaltung 60 bewirkt eine Initialisierung (Rückstellung) durch Festhalten des Ausganges EAO des Differenzverstärkers 30 auf den Begrenzungs­ pegel der Klemmschaltung 53 des Differenzver­ stärkers, um beim Start des Motors die Phasen­ synchronisierung der PLL-Schleife sicherzustellen.

Nachfolgend soll die Funktion beschrieben werden. Der spezielle Aufbau der Rückstellschaltung 60 ist in Fig. 11 gezeigt. Beim Auftreten eines asyn­ chronen Zustandes beim Einschalten der Betriebs­ spannung oder der PLL-Schleife entspricht das Ausgangssignal EAO des Differenzverstärkers 30 nicht ganz der Anzahl von Umdrehungen des Motors. Zu diesem Zeitpunkt nimmt EAO zu oder nimmt ab entsprechend dem Ausgang PD des Phasendifferenz­ detektors 20. Für den Fall, daß EAO zunimmt, ist die Schwingungsfrequenz f des spannungsgesteuerten Oszillators 40 eine niedrige Frequenz. Hat EAO jedoch eine Tendenz zur natürlichen Initialisie­ rung, jedoch mit ansteigender Tendenz, so tritt eine umgekehrte Tendenz zu der bei der Initiali­ sierung auf.

In einem solchen Fall ist EAO schnell gesättigt, so daß der imaginäre Kurzschluß zwischen den Eingängen des Operationsverstärkers 31 nicht aufgebaut wird. Aus diesem Grunde erreicht die Spannung am inver­ tierenden Eingang des Operationsverstärkers einen Wert, der niedriger als die Spannung am nicht­ invertierenden Eingang ist. Dies wird durch den Komparator 680 festgestellt. Mit anderen Worten, ein Ausgangstransistor 685 des Komparators 680 ist derart angeordnet, daß er eingeschaltet wird, wenn sich dieser angegebene, imaginäre Kurzschluß nicht aufbaut. Sobald der Transistor 685 eingeschaltet wird, sperrt ein Transistor 664 aufgrund einer Latch-Schaltung 661, was zur Folge hat, daß ein Ausgangstransistor 667 der Rückstellschaltung 60 eingeschaltet werden kann. Ein Kollektorausgang S des Ausgangstransistors 667 ist mit einem Anschluß S des Phasendifferenzdetektors 20 (Fig. 5) ver­ bunden. Wird der Ausgangstransistor 667 einge­ schaltet, so kann der Ausgang PD keinen Strom mehr aufnehmen. Dies hat zur Folge, daß der Ausgang PD nur noch einen Strom entladen kann, so daß der Ausgang EAO des Differenzverstärkers 30 in der Spannung abfällt. Dieser Abfall von EAO hält so lange an, bis die Klemmschaltung 53 des Differenz­ verstärkerausgangs anspricht und EAO dementspre­ chend begrenzt wird. Sobald EAO begrenzt wird, wird der Transistor 55 leitend und entlastet den Transi­ stor 664 aus dem gesperrten Zustand, der durch die Latch-Schaltung 661 veranlaßt wurde, so daß der Transistor 664 eingeschaltet wird. Das Resultat ist, daß der Ausgangstransistor 667 der Rückstell­ schaltung 60 ausgeschaltet wird und die Stromauf­ nahmekapazität des Ausgangs PD wiederhergestellt wird, so daß die Initialisierung von EAO an­ schließend beendet wird.

In dieser Weise stellt die Rückstellschaltung 60 fest, wenn das Ausgangssignal EAO des Differenz­ verstärkers 30 zunimmt und gesättigt ist und hierdurch wird EAO erniedrigt, während der Ausgang PD des Phasendifferenzdetektors 20 in seiner Strom­ aufnahmekapazität beeinflußt wird. In dem Moment wo EAO durch die Wirkung der Klemmschaltung 53 des Differenzverstärkers begrenzt wird, wird die Strom­ aufnahmekapazität von PD mit der Initialisierung von EAO abschließend wieder hergestellt.

Durch das Vorhandensein der Rückstellschaltung 60 kann der Ausgang EAO des Differenzverstärkers 30 initialisiert werden, so daß der Motor auch beim Einschalten der Betriebsspannung oder wenn die PLL-Schleife aus anderen Gründen aus der Synchroni­ sierung fällt, sicher gestartet werden kann.

Bei der vorstehend beschriebenen Ausführungsform wird durch die phasengeregelte Schleife (PLL- Schleife) die Schwingungsfrequenz und Phase des spannungsgesteuerten Oszillators geregelt, indem den Treiberwicklungen des Elektromotors elektrische Leistung auf der Basis des Ausgangssignals des spannungsgesteuerten Oszillators zugeführt wird. Die Phasendifferenz zwischen der Wellenform der Treiberwicklungen und der Gegen-EMK in den Treiber­ wicklungen wird mit Hilfe des Phasendifferenz­ detektors festgestellt und steuert die Phasen­ differenz unter Ausnutzung des verstärkten Signals auf 0. Es findet keine Beeinflussung durch Anker­ rückwirkung statt und der Motor kann somit mit großem Wirkungsgrad betrieben werden, auch wenn keine Filterschaltung wie bisher verwendet wird. Außerdem konnten Kondensatoren hoher Kapazität eingespart werden. Da der Phasendifferenzdetektor die Phasendifferenzimpulse während des Zeitraumes erzeugt, in der die Stromzufuhr zu den Treiber­ wicklungen unterbrochen ist und sein Phasen­ differenzausgangssignal aufgrund der Gegen-EMK und des Schaltsignals durch Vergleich dieser Gegen-EMK, die in den Treiberwicklungen erzeugt wird, und der Spannung des neutralen Punktes während der Unter­ brechungsperiode bezüglich der Treiberwicklungen ermittelt, kann die Generation des Detektorimpulses so eingestellt werden, daß der Zeitraum vermieden wird, in dem Störspitzen unmittelbar nach dem Abschalten des Stromes erzeugt werden. Auf diese Weise kann auch der Einfluß von Störspitzen eliminiert werden. Da die Phasendifferenzenmessung während der Unterbrechungsperiode durchgeführt wird, können irgendwelche Spannungsabfälle und Variationen aufgrund des Leistungsstromes während der Stromzuführperiode, und aufgrund der Impedanz der Treiberwicklungen verarbeitet werden, ohne daß diese einen nachteiligen Einfluß haben. Da die Breite des Phasendifferenzdetektorimpulses, der in der Stromunterbrechungsperiode erzeugt wird, gegenüber dem elektrischen Winkel des Motors konstant ist, hängt dieses Signal nur von dem Tast­ verhältnis am Vergleichsausgang ab, der augrund der Gegen-EMK und der Spannung am neutralen Punkt während der Erzeugung der Phasendifferenzdetektor­ impulse ermittelt wird. Die Phasendifferenzmessung verändert sich also nicht durch Einfluß der Dreh­ zahl des Motors, so daß die PLL-Schleife jederzeit in stabiler Weise betrieben werden kann.

Da die PLL-Schleife zum Regeln der Schwingungs­ frequenz und Phase des spannungsgesteuerten Oszillators so aufgebaut ist, daß das Ausgangs­ signal des spannungsgesteuerten Oszillators den Motor-Treiberwicklungen zugeführt wird, und die Phasendifferenz zwischen der Wellenform der Trei­ berwicklungen und der Gegen-EMK der Treiberwick­ lungen auf den Wert 0 geregelt werden kann, nimmt die Schwingungsfrequenz des spannungsgesteuerten Generators bzw. die Ausgangsfrequenz des Frequenz­ teilers eine Frequenz an, die der Drehzahl des Motors entspricht, wenn die PLL-Schleife synchro­ nisiert ist. Gemäß Fig. 1 ist es möglich, dem Drehzahlausgangsanschluß 202 das Motordrehzahl­ signal über den Transistor 200 zuzuführen, der selektiv ein- bzw. ausgeschaltet wird, entsprechend dem Ausgangssignal des Frequenzteilers.

Nachfolgend soll eine zweite Ausführungsform der vorliegenden Erfindung in Verbindung mit Fig. 12 beschrieben werden. Fig. 12 zeigt den wesentlichen Teil des Schaltungsaufbaus der Treiberschaltung für den bürstenlosen Motor gemäß der zweiten Ausfüh­ rungsform der Erfindung. Sie weicht von dem Aufbau nach Fig. 1 in der Weise ab, daß eine Zeitgabe­ schaltung 260 vorgesehen ist, im übrigen hat sie jedoch im wesent­ lichen die gleiche Funktion.

In der Zeitgeberschaltung 260 nach Fig. 12 ist der Ausgang D4 des Frequenzteilers 41 über einen Wider­ stand 261 mit der Basis eines Transistors 262 verbunden. Ein Spannungsteiler, bestehend aus den Widerständen 263 und 264 ist zwischen die stabili­ sierte Spannung Vreg und Masse geschaltet, während der Spannungsteilerpunkt J mit der Basis eines Transistors 268 verbunden ist. Der Emitter dieses Transistors 268 ist mit der Basis eines Transistors 266 verbunden. Die Emitter der Transistoren 266 und 267 sind miteinander verbunden und gleichzeitig an die stabilisierte Spannung Vreg angeschlossen, und zwar über eine Konstantstromquelle 265. Die Basis des Transistors 267 ist mit dem Emitter eines Transistors 269 in Kollektorschaltung verbunden. Die Kollektoren der Transistoren 266 und 267 sind mit entsprechenden Kollektoren von Transistoren 270 und 271 verbunden. Die Basen der Transistoren 270 und 271 sind miteinander verbunden und an den Kollektor des Transistors 270 angeschlossen, während die Emitter der Transistoren 270 und 271 an Masse liegen. Ein Kondensator 273 ist in Serie mit einer Konstantstromquelle 272 zwischen die stabili­ sierte Spannung Vreg und Masse geschaltet. Der Verbindungspunkt K zwischen der Konstantstromquelle 272 und dem Kondensator 273 ist mit der Basis des Transistors 269 verbunden sowie mit dem Emitter eines Transistors 274 in Kollektorschaltung. Die Basis des Transistors 274 ist an den Spannungs­ teilerpunkt J angeschlossen. Eine gemeinsame Verbindung mit den entsprechenden Kollektoren der Transistoren 267 und 271 ist an der Basis des Transistors 275 angeschlossen, während der Emitter des Transistors 275 mit dem Emitter des Transistors 262 sowie mit Masse verbunden ist. Die Kollektoren der entsprechenden Transistoren 275 und 262 sind miteinander verbunden und an die stabilisierte Spannung Vreg über einen Widerstand 276 ange­ schlossen sowie mit der Basis des Transistors 277. Der Emitter des Transistors 277 ist an Masse ange­ schlossen, während sein Kollektor mit der stabili­ sierten Spannung Vreg über einen Widerstand 278 angeschlossen ist sowie mit dem Drehzahlausgangs­ anschluß 279.

Nachfolgend soll die Funktion der Treiberschaltung für die den bürstenlosen Motor beschrieben werden. Wird die Betriebsspannung Vcc eingeschaltet, so wird die stabilisierte Spannung Vreg aufgebaut und der Motor läuft an. Sobald die stabilisierte Spannung Vreg anliegt, steht an der Basis des einen Transistors 268 die folgende konstante Spannung an Vreg · R₆₄/(R₆₃+R₆₄). Hierbei bedeuten R₆₃ und R₆₄ die entsprechenden Widerstandswerte der Widerstände 263 bzw. 264.

Der Transistor 268 bildet einen Teil eines Differen­ tial-Transistor-Paares, und die Spannung an der Basis dieses Transistors entspricht der Spannung am Spannungsteilerpunkt J zwischen den Widerständen 263 und 264. Der Transistor 269 bildet den zweiten Teil des Differential-Transistor-Paares, und seine Basis, d. h. der Verbindungspunkt K, erhält eine graduell ansteigende Spannung entsprechend der Auf­ ladung des Kondensators 273 von der Konstantstrom­ quelle 272. Während des Zeitraums, in dem die Auf­ ladung des Kondensators 273 noch nicht erfolgt ist, nachdem die stabilisierte Spannung Vreg angelegt wurde, ist die Spannung am Punkt K niedriger als die Spannung am Punkt J, so daß die Transistoren 267 und 266 ein- bzw. ausgeschaltet sind. Dies hat zur Folge, daß der Transistor 275 eingeschaltet und der Transistor 277 während der gesamten Zeit ausge­ schaltet ist, so daß das Drehzahlsignal am Anschluß 279 auf hohem Pegel verbleibt. Wenn nach Ver­ streichen einer vorbestimmten Zeit und im Verlauf des Aufladens des Kondensators 273 die Spannung an dem Punkt K größer als die Spannung an dem Punkt J wird, so wird Transistor 267 gesperrt und Tran­ sistor 266 leitend, wodurch der Transistor 276 gesperrt wird und der Transistor 277 den entgegen­ gesetzten Zustand zum Transistor 262 annimmt. Zu diesem Zeitpunkt wird der Transistor 262 wahlweise ein- oder ausgeschaltet, und zwar abhängig von dem Hoch- oder Niedrig-Zustand am Ausgang D4 des Frequenzteilers 41. Dies hat zur Folge, daß der Transistor 277 gesperrt oder leitend wird und somit ein rechteckförmiges Signal an den Drehzahlaus­ gangsanschluß 279 abgegeben wird, und zwar wechseln sich die Hoch- und Niedrig-Zustände in Überein­ stimmung mit dem Ausgangssignal an D4 des Fre­ quenzteilers 41 ab. Wie bereits erwähnt, ist der Zeitgabekreis 260 so aufgebaut, daß er ein Frequenz­ signal abgibt, das der Ausgangsfrequenz des Fre­ quenzteilers entspricht, nachdem eine vorbestinmte Zeit nach dem Anlauf des Motors verstrichen ist.

Durch das Vorhandensein der Zeitgabeschaltung 260 wird an dem Ausgangsanschluß 279 für das Drehzahl­ signal das Frequenzsignal ausgegeben, nachdem die PLL-Schleife die Phasendifferenz zwischen der Wellenform an den Treiberwicklungen für den Motor und der Gegen-EMK in den Treiberwicklungen auf 0 geregelt hat und somit synchronisiert ist. Während des auf den Anlauf des Motors folgenden Übergangs­ zustandes und bevor die PLL-Schleife in den synchronisierten Zustand übergegangen ist, er­ scheint an dem Drehzahlausgangsanschluß 279 kein Frequenzsignal. Die Schwingungsfrequenz des spannungsgesteuerten Oszillators 40 bzw. die Ausgangsfrequenz des Frequenzteilers 41 ist mit der Motordrehzahl synchronisiert, nachdem ein be­ stimmter Zeitraum nach dem Anlauf des Motors ver­ strichen ist, d. h., nachdem die PLL-Schleife in den synchronisierten Zustand übergegangen ist. Nun erscheint am Drehzahlausgangsanschluß 279 das entsprechende Motordrehzahlsignal.

Es wird bemerkt, daß obwohl in den Ausführungs­ formen nach den Fig. 1 und 12 das Motordreh­ zahlsignal auf der Basis des Ausgangssignals des Frequenzteilers gebildet wird, es natürlich auch möglich ist, die Schwingungsfrequenz des spannungsgesteuerten Oszillators selbst als das Drehzahlsignal zu verwenden.

Claims (3)

1. Treiberschaltung für einen mehrphasigen bürsten­ losen Gleichstrommotor
mit Treiberwicklungen (1, 2, 3), und einer Mehrzahl von mit den Treiberwicklungen (1, 2, 3) verbundenen Treibertransistoren (10-15),
mit einem Stromversorgungs-Schaltsignal-Generator (44) aus einer Logikschaltung (42) und einem Leistungsverstärker (43) zum sequentiellen Zuführen eines Stromversorgungs-Schaltsignals für die Treiberwicklungen (1, 2, 3) an die Treibertransisto­ ren (10-15),
mit einem Phasendifferenzdetektor (20; 21-29) zum Feststellen der Phasendifferenz zwischen einer in den Treiberwicklungen (1, 2, 3) während stromloser Zeiten entstehenden Gegen-EMK oder Rotationsspan­ nung und dem Stromversorgungs-Schaltsignal,
mit einem Differenzverstärker (30; 31-35) zum Ver­ stärken des Ausgangssignals (PD) des Phasendifferenzdetektors (20; 21-29),
mit einem spannungsgesteuerten Oszillator (40), dem das Ausgangssignal (EAO) des Differenzverstärkers (30; 31-35) zugeführt ist und der den Stromversor­ gungs-Schaltsignal-Generator (44) mit einer Aus­ gangsfrequenz (f) ansteuert,
mit einer Startschaltung (53, 60), die eine Frequenz f_min als Ausgangsfrequenz (f) bewirkt, um ein Starten des Motors zu ermöglichen,
wobei der Phasendifferenzdetektor (20; 21-29) aus einem Phasendifferenz-Impulsgenerator (28) zum Er­ zeugen eines Impulssignals während der stromlosen Zeit, einem Pufferkreis (21-26) zur Erfassung der Klemmenspannung (U_o, V_o, W_o) sowie der Nullpunkt­ spannung (N_B) im Sternpunkt der Treiberwicklungen und einem Komparator (27) besteht, um zum Fest­ stellen der Phasendifferenz jeweils eine Klemmen­ spannung mit der Nullpunktspannung abhängig von dem Impulssignal zu vergleichen,
und wobei ein Frequenzteiler (41) zum Teilen der Ausgangsfrequenz (f) vorgesehen ist und das Aus­ gangssignal des Frequenzteilers (41) dem Stromver­ sorgungs-Schaltsignal-Generator (44) zugeführt wird,
dadurch gekennzeichnet, daß der Phasendifferenzdetektor (20; 21-29) mit einer Impuls-Auswahlschaltung (29) versehen ist, um den Zeitpunkt auszuwählen, an dem das Impulssignal mit vorbestimmter Phasenbeziehung zu dem Stromver­ sorgungs-Schaltsignal erzeugt wird.

2. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangssignal des Frequenzteilers (41) als Motordrehzahlsignal ver­ wendet wird.

3. Treiberschaltung nach Anspruch 2, gekennzeichnet durch eine Zeitgabeschaltung (260) durch die das Motordrehzahlsignal erst nach Ablauf einer bestimmten Zeit nach dem Ablauf des bürstenlosen Gleichstrommotors ausgegeben wird.