DE3885409T2

DE3885409T2 - System zur überwachung und analyse eines kontinuierlichen prozesses.

Info

Publication number: DE3885409T2
Application number: DE3885409T
Authority: DE
Inventors: Roger Button; Vincenzo Joseph Di; Louis Gabello; Thomas Lange; Leon Zoeller
Original assignee: Eastman Kodak Co
Current assignee: Eastman Kodak Co
Priority date: 1987-05-01
Filing date: 1988-04-29
Publication date: 1994-05-19
Anticipated expiration: 2008-04-30
Also published as: JPH01503420A; US4752897A; EP0312580A1; WO1988008588A1; DE3885409D1; EP0312580B1

Description

Die Erfindung betrifft Systeme zur Überwachung und Analyse kontinuierlicher Prozesse, die die Bearbeitung sehr umfangreicher Datenmengen beinhalten, und insbesondere ein Fehlererkennungs- und Analysesystem für Bänder mit kontinuierlich ablaufender Verarbeitung umfangreicher Datenbestände bei hochauflösendem Betrieb.
Bei herkömmlichen Verfahren werden große Datenmengen bearbeitet, indem die Daten in Felder eingeteilt werden, die offline und damit nicht in Echtzeit verarbeitet werden. Aufgrund der Einschränkungen des Rechenprozesses werden in konventionellen Systemen nicht alle für die hochauflösende Analyse erforderlichen Daten verwendet. Bei einem in Bewegung befindlichen Band erfordert die hochauflösende Analyse die Verwendung von Daten aus eng bemessenen Bandbereichen, die wesentlich kleiner als die Gesamtoberfläche des Bandes sind, welches sehr breit sein und mit sehr hoher Geschwindigkeit bewegt werden kann. Dabei liegt die zu bearbeitende Datenmenge im. Bereich von 10 bis 50 Millionen Byte pro Sekunde.
Die Bearbeitung dieser Daten in kontinuierlicher Form und in Echtzeit wurde bisher noch nie verwirklicht (siehe hierzu beispielsweise US-A-4,149,089). Das Patent beschreibt ein Computersystem, in dem Adressen und Klassifikationen für ein Feld auf feldweiser Grundlage im Computer verarbeitet werden. Mit einem derartigen System läßt sich keine Online-Echtzeitverarbeitung von Datenmengen erreichen, die ausreichend sind, um eine hochauflösende Fehleranalyse bereitzustellen. Andere Systeme verarbeiten nur eine begrenzte Menge der Daten, die vom Band erfaßt werden (siehe beispielsweise die US-A-4,460, 273, 4,248,511 und 4,166,541). weitere Systeme arbeiten auf analoger Grundlage, und es ist damit vollkommen unmöglich, die sehr umfangreichen Datenmengen zu bearbeiten, die für eine hochauflösende Analyse erforderlich sind. Siehe hierzu die US-A-3,598,127, 3,866,054, 3,970,857 und 4,570,074. Zusammenfassend läßt sich sagen, daß die vorgestellten Systeme, die für den Echtzeitbetrieb tauglich sind, ein sehr grobes Raster bereitstellen und sich nicht für die hochauflösende Überwachung und Analyse eines Prozesses eignen.
Weitere Systeme arbeiten offline und liefern selbst dabei nur ein grobes Raster beziehungsweise ein Teilraster.
EP-A-093 422 beschreibt ein Verfahren und eine Vorrichtung für die automatische Echtzeiterkennung und -klassifikation charakteristischer Oberflächenfehler, die auf den Oberflächen eines in Bewegung befindlichen Materials auftreten können.
Die Vorrichtung umfaßt eine Datenkamera, die in Querrichtung kontinuierliche Zeilen einer Oberfläche abtastet, um Lichtintensitäten der abgetasteten Pixel zu erkennen, und die ein entsprechendes Spannungssignal erzeugt. Dieses Signal wird digitalisiert, aufbereitet und mit einem Grenzwert für die Erkennung von Ereignissen versehen. Diese Ereignisse werden bei der späteren Klassifikation verwendet
GB-A-2,129,545 beschreibt eine Einrichtung, bei der die Informationsverarbeitung parallel erfolgt, um die Aufbereitung der Informationen im wesentlichen in Echtzeit zu ermöglichen.
Durch die Erfindung kann ein kontinuierlicher Prozeß unter Verwendung digitaler Signalverarbeitung überwacht werden, um die sehr umfangreichen Datenmengen zu bearbeiten, die bei hochauflösendem Betrieb erforderlich sind. Die Erfindung stellt eine Digitalverarbeitungsarchitektur bereit, die geeignet ist, Daten des kontinuierlichen Prozesses fortwährend und mit hohem Datendurchsatz zu verarbeiten. Die Architektur verfügt über mehrere Ebenen. Auf der ersten Ebene werden die Daten reduziert oder komprimiert, während sie über eine ausreichende Anzahl von Parallelverarbeitungskanälen gezielt weitergeleitet werden (Pipe-lining), um die Durchführung von Meß- und Analysefunktionen mit hoher Auflösung zu ermöglichen. Die Datenreduktion kann erfolgen, indem Daten gewählt werden, die für signifikante Ereignisse, wie beispielsweise Unregelmäßigkeiten oder Fehler des Bandes, repräsentativ sind, wobei die Ereignisse unter Ausschluß anderer Daten aufbereitet und codiert werden, so daß das Auffinden der Ereignisse im Prozeß in räumlicher und zeitlicher Hinsicht möglich wird. Auf einer zweiten Ebene erfolgt die Bearbeitung der komprimierten Daten über eine verteilte Architektur, bei der die seriell und/oder parallel zu anderen ähnlichen oder unterschiedlichen Vorgängen erfolgende Verteilung der Vorgänge an einem Datenflußweg möglich ist. Beispielsweise können eine oder mehrere Aneinanderreihungen mit einer Vielzahl von Computern verwendet werden, um sämtliche dort eingegebenen Daten kontinuierlich und gleichzeitig zu verarbeiten. Die Parameter der Ereignisse können generiert werden, beispielsweise die Messung und Erkennung von Ereignissen oder Kombinationen daraus, die kritische Bedingungen darstellen können. Auf der dritten Ebene können die Informationen weiter analysiert werden, um Daten auszugeben, die die Parameter und Bedingungen der Überwachung angeben oder die über einen Vergleich mit einer Datenbasis charakteristischer Merkmale bestimmte kritische Parameter erkennen. Eine statistische Abfrage kann erfolgen, beispielsweise um zu erfahren, wieviel Ereignisse oder Fehler in Bereichen einer bestimmten Größe verteilt sind. Fehlerabbildungen (Maps) können über einen Plotter ausgegeben werden. Auf der dritten Ebene können ferner Expertensysteme eingesetzt werden (Systeme unter Verwendung künstlicher Intelligenz, die gemäß menschlichen Analogien arbeiten), wobei die Ereignisse und ihre jeweilige Quelle im Prozeß gekennzeichnet werden, zum Beispiel Fehler, die auf den Betrieb von Walzen zurückzuführen sind oder auf Verunreinigungen in Ablagefächern usw.
Dementsprechend ist ein grundsätzlicher Gegenstand der Erfindung die Bereitstellung eines verbesserten Systems zur Überwachung und Analyse kontinuierlicher Prozesse, die die Bearbeitung sehr umfangreicher Datenmengen beinhalten, um einen hochauflösenden Betrieb mit extremer Sensibilität für Ereignisse und Parameter von prozeßrelevanten Ereignissen bereitzustellen.
Ein weiterer Gegenstand der Erfindung ist die Bereitstellung eines verbesserten Systems mit Digitalverarbeitungsarchitektur für Daten, die erforderlich sind, um mit sehr hohem Datendurchsatz zu bearbeitende kontinuierliche Prozesse überwachen und analysieren zu können.
Noch ein weiterer Gegenstand der Erfindung ist die Bereitstellung eines verbesserten Systems zur Überwachung und Analyse kontinuierlicher Prozesse unter Verwendung einer verbesserten Digitalverarbeitungsarchitektur, die die gezielte Weiterleitung (Pipe-lining) durch eine ausreichende Anzahl paralleler Kanäle ermöglicht, um die Verarbeitung am Datenflußweg zu verteilen, so daß unterschiedliche Prozesse oder auch in einem einzelnen Prozeß erforderliche umfangreiche Rechenvorgänge und sonstige Vorgänge parallel und gleichzeitig ausgeführt werden können.
Zusammenfassend läßt sich sagen, daß ein erfindungsgemäßes System zur Überwachung und Analyse eines kontinuierlichen Prozesses prozeßabhängige Sensormittel verwendet, um kontinuierlich Signale zu erzeugen. Diese Signale werden digitalisiert, um einen kontinuierlichen Fluß erster digitaler Signale zu erzeugen. Mittel werden bereitgestellt, die kontinuierlich und parallel auf die ersten digitalen Signale einwirken, um die ersten digitalen Signale zu einem kontinuierlichen Fluß zweiter digitaler Signale zu reduzieren, die hinsichtlich der Flußgeschwindigkeit der ersten digitalen Signale mit reduzierter Geschwindigkeit anfallen. Die zweiten digitalen Signale entsprechen vorbestimmten Ereignissen im Prozeß, wie beispielsweise kritischen Parametern und Fehlern bei einem Band, falls der Prozeß die Herstellung von Bändern hoher Qualität betrifft. Schließlich werden Mittel bereitgestellt, die in Abhängigkeit von den zweiten digitalen Signalen und im kontinuierlichen Betrieb Ausgaben bereitstellen, die die Analyse bestimmter Effekte im Prozeß wiedergeben, die sich über die Ereignisse darstellen, wie beispielsweise Ausgaben mit der Wiedergabe statistischer Qualitätssicherungsinformationen bezüglich der Kategorien, der Anordnung und auch der Quelle der Ereignisse (das heißt der Fehler oder Unregelmäßigkeiten auf dem Band).
Hauptgegenstand der Erfindung ist die Bereitstellung von verbesserten Mitteln zur Aufbereitung und Verarbeitung, um eine automatische Echtzeiterkennungseinrichtung zur Diskriminierung verschiedener Ereignisse zu erhalten. Der Gegenstand wird über ein System gemäß Anspruch 1 realisiert.
Die Zeichnung zeigt in
Fig. 1 ein Übersichtsblockdiagramm eines Systems zur Überwachung und Analyse eines Prozesses, das gemäß der Erfindung verwirklicht ist.
Fig. 2 ein ausführlicheres Blockdiagramm mit der Darstellung des in Fig. 1 wiedergegebenen Systems, das insbesondere für die Fehleranalyse bei einem Band eingerichtet ist und wobei in der Architektur eine Vielzahl verteilter Verarbeitungskanäle verwendet wird, die Signale, die sich aus der Bandabtastung ergeben, gleichzeitig bearbeiten können.
Fig. 3 eine ausführlicheres Blockdiagramm einer Digitalisiereinrichtung, die für die Verwendung bei dem in den Fig. 1 und 2 dargestellten System geeignet ist.
Fig. 4 ein ausführlicheres Blockdiagramm einer dem Prozessor vorgeschalteten Aufbereitungseinrichtung (Convolver), die bei dem in den Fig. 1 und 2 dargestellten System verwendet werden kann.
Fig. 5 ein Blockdiagramm eines Datenreduktionsprozessors der ersten Ebene mit dem Lauflängencodierer und dem FIFO-Speicher, die in Fig. 2 dargestellt sind.
Fig. 6 ein Blockdiagramm eines Fehlerparameter-Meßprozessors der zweiten Ebene, wobei auch ein Host-Computer als Fehleranalyseprozessor der dritten Ebene dargestellt ist und beide Prozessoren in den Figuren l und 2 wiedergegeben sind.
Fig. 7 ein Blockdiagramm mit der Darstellung einer weiteren Ausführungsform des Fehlerparameter-Meßprozessors der ersten Ebene
Fig. 8 zum Anhang ein Ablaufdiagramm mit der Darstellung der Programmierung der Fehleranalyseprozessoren der zweiten und dritten Ebene, wobei das Ablaufdiagramm in mehrere, als Fig. 8A-8M wiedergegebene Abschnitte unterteilt ist.
In Fig. 1 ist ein System zur Überwachung und Analyse eines Prozesses dargestellt, wobei ein Abtastsensor 10, wie beispielsweise eine Videokamera, kontinuierlich und mit ausreichender Geschwindigkeit Signale ausgibt, um Prozeßparameter aufzulösen. Bei einer bevorzugten Ausführungsform der Erfindung behandelt der Prozeß die Herstellung von Bändern, die beispielsweise mit Materialpartikeln beschichtet sein können. Der Parameter könnte dann die Dichte der Beschichtung sein, die Fehler aufweisen kann, so daß die Beschichtung von der geforderten Dichte abweicht oder fehlt oder in bestimmten Bereichen von mikroskopischer zu makroskopischer Größe wechselt. Die Ausgabe des Sensors kann ein analoges Signal sein. Eine Sendeeinrichtung 12, die eine Signalformungselektronik enthält, steuert den Amplitudenpegel der Signale, um deren Übertragung über ein Kabel 14 an den Teil des Systems zu erleichtern, in dem die Digitalisierung, Verarbeitung und Analyse der Signale erfolgt, so daß der Prozeß überwacht und analysiert wird
Eine Empfangseinrichtung 16 am Ausgangsende des Kabels 14 kann ebenfalls eine Signalformungselektronik enthalten, um die während der Übertragung auftretenden Verluste oder Verzerrungen aufzufangen. Eine Digitalisiereinrichtung 18 übersetzt das Signal in eine digitale Form. Die Digitalisiereinrichtung kann ein digitales Ausgangssignal bereitstellen (zum Beispiel ein 8 Datenbits enthaltendes Byte), das jeweils einem ,einzelnen Pixel aus aufeinanderfolgenden Pixeln entspricht, die abgetastet werden und die auf dem Band eng beabstandet sind. Die digitalisierten Signale können auch andere Prozeßparameter darstellen, die mit schnellem Durchsatz anfallen, zum Beispiel in der Größenordnung von zehn Millionen pro Sekunde. Der Begriff "Pixel" ist so zu interpretieren, daß er auch aufeinanderfolgende Messungen eines Pixeln entsprechenden Prozeßparameters von der Bandoberfläche oder einer anderen abgetasteten Fläche umfaßt.
Ein Dauerfluß-Datenbus (CFDB = continuous flow data bus), der mit einer mit den digitalisierten Daten kompatiblen Geschwindigkeit arbeitet, beispielsweise mit 12 Megahertz (MRz), wird verwendet, um die digitalen Signale zwischen verschiedenen Systemmodulen zu übertragen. Ein geeigneter Dauerfluß- Datenbus ist der VME-Bus (Virtual Memory Eurobus). Dieser Bus kann bidirektional sein. Ein Merkmal der Erfindung ist die Verwendung mehrere Busse zum Verbinden von Modulen, wodurch der Engpaß umgangen wird, der bei der Verwendung eines einzelnen Busses zum Übertragen und Empfangen von Daten für die einzelnen Module auftritt. Der Bus hat Schnittstellen an den Ausgängen und Eingängen der durch ihn verbundenen Module. In der dargestellten Ausführungsform sind die Module in Reihe verbunden, doch können auch zusätzliche Busse verwendet werden, um Module zu übergehen, wenn beispielsweise die Funktion eines vorangegangenen Moduls in einem nachfolgenden Modul abgearbeitet wird. Das die Daten übertragende Modul kann als Bus-Master arbeiten, so daß der Bus Daten von einem Modul zu mehreren weiteren Modulen oder Einheiten am gleichen Bus übertragen kann. Die Geschwindigkeit, in der die Eingangssignale in der Digitalisiereinrichtung 18 digitalisiert werden, ist synchron mit dem Pixelausgabedurchsatz des Abtastsensors. Die von der Digitalisiereinrichtung digitalisierten Signale können asynchron in nachfolgende Module eingegeben werden, wobei die Steuerung über das sendende Modul erfolgt (jedes Modul überträgt zum jeweils folgenden Modul) und wobei der Durchsatz der Datenbearbeitungskapazität des empfangenden Moduls entspricht. Der Datendurchsatz der nachfolgenden Module kann über kurze Zeiträume vom Pixeldurchsatz abweichen. Durchschnittlich wird die Datendurchsatz-Bearbeitungskapazität des Moduls gleich dem Pixeldurchsatz oder größer sein.
Zur Bandüberwachung und -analyse ist es wünschenswert, eine dem Prozessor vorgeschaltete Einrichtung 20 zu verwenden, die die Fehlermerkmale aufbereitet und Rauscheffekte oder unerwünschte Effekte im abgetasteten Bild reduziert. Die dem Prozessor vorgeschaltete Aufbereitungseinrichtung 20 stellt aufbereitete digitale Signale bereit, wobei für jedes Pixel ein Signal zu einem anderen CFDB abgegeben wird, der diese Daten zu einem Datenreduktionsprozessor 22 der ersten Ebene überträgt. Der Prozessor 22 codiert die Daten in Signale für dokumentierte Domänengrenzen, die die Fehler wiedergeben; das heißt, daß die Signale so codiert werden, daß ihre Position in den reduzierten Daten enthalten ist. Die reduzierten Daten sind kondensierte oder komprimierte Daten, die die relevanten Ereignisse darstellen. Bei einem Bandprozeß sind diese Ereignisse die Merkmale und Positionen von Fehlern und Unregelmäßigkeiten. Der Datenreduktionsprozessor 22 der ersten Ebene kann mehrere gleichzeitig und parallel arbeitende Prozessoren enthalten, um Daten mit einem Durchsatz zu bearbeiten, der mit dem Durchsatz der Eingangsdaten kompatibel ist.
Die komprimierten Daten werden über einen weiteren Dauerfluß-Datenbus zu einem Fehlerparameter-Meßprozessor 24 der zweiten Ebene übertragen, der Ereignisparameter berechnet. Dieser Prozessor kann eine oder mehrere Aneinanderreihungen von parallelen Computern enthalten, die aufeinanderfolgende Gruppen aufeinanderfolgender digitaler Signale bearbeiten kann, die vom Prozessor 22 der ersten-Ebene ausgegeben werden. Die Messungen hinsichtlich der Ereignisse bei einem Bandprozeß können Breiten, Bahnen, Flächen oder andere Messungen von Fehlern betreffen, beispielsweise die Lochmessung in Löchern. Diese Meßprozessoren können auch so programmiert werden, daß Faltungen, Fourier-Transformationen, Grenzwertfestlegungen, Lauflängencodierung ausgeführt werden, die ganz oder teilweise den Meßprozessoren zugeordnet werden, statt der dem Prozessor vorgeschalteten Aufbereitungseinrichtung 20 des Datenreduktionsprozessors 22 der ersten Ebene. Vorzugsweise bearbeitet der Prozessor 24 der zweiten Ebene die komplizierteren Fehlermeßfunktionen des Systems. Die Prozessoren 22 und 24 führen ihre jeweiligen Funktionen auf Pipeline- oder systolischer Grundlage aus, so daß sie die hierbei auftretenden Datendurchsatzraten bewältigen können.
Ein weiterer CFDB gibt digitale Signale vom Prozessor 24 der zweiten Ebene zum Fehleranalyseprozessor 26 der dritten Ebene aus. Dieser Prozessor kann ein Host-Computer sein, der den Betrieb anderer Systemmodule steuert, wie zum Beispiel die dem Prozessor vorgeschaltete Aufbereitungseinrichtung 20. Der Prozessor 26 kann aus einem oder mehreren Computern und Koprozessoren bestehen, wie beispielsweise aus MC68020 Mikrocomputern mit mathematischen Koprozessoren MC68881, die von der Firma Motorola Computer Products in Phoenix (US-Bundesstaat Arizona) erhältlich sind. Der Prozessor 26 ist mit Peripherieeinrichtungen verbunden, wie beispielsweise Programme enthaltenden Plattenspeichern, Grafik-Controllern und grafischen Terminals, Datensichtgeräten, Druckern und Plottern und auch Datenübertragungssteuerungen für die Einbindung des Prozessors 26 in lokale Netze (LAN = local area network). Der Prozessor 26 kann ein Multi-Tasking-Betriebssystem umfassen, um verschiedene Prozesse auszuführen, die eine Analyse der Effekte liefern, die durch die vom Prozessor 24 der zweiten Ebene erfaßten Ereignisse dargestellt werden. Diese Effekte können statistische Kenndaten der Ereignisse, Ereigniskategorien und diesbezügliche Berichte (Reports) sein, die über die Peripherieeinrichtungen 28 angezeigt, Übertragen oder gedruckt werden. Eine Abbildung (Map) der Fehler auf dem Band kann erzeugt werden, so daß die Bedienpersonen qualitativ unterdurchschnittliche Bandbereiche entfernen und sicherstellen können, daß qualitativ hochwertiges Bandmaterial erzeugt wird.
Der Fehleranalyseprozessor 26 (dritte Ebene) kann ein Mustererkennungsprogramm enthalten, daß die Fehler in Kategorien einteilt. Ein Experten- oder KI-System (künstliche Intelligenz) kann ebenfalls im Prozessor der dritten Ebene programmiert werden. Die Ereignisse aus dem Prozessor der zweiten Ebene, die die charakteristischen Merkmale der Unregelmäßigkeiten darstellen, können durch ein derartiges Expertensystem mit einer von einer Bedienperson angelegten Datenbasis verglichen werden. Fehlerkategorien können anhand der Differenzen zwischen den tatsächlichen Kenndaten und den Kenndaten der Datenbasis erkannt werden. Die Kategorien können auf die Fehlerquelle bezogen werden, wie beispielsweise auf Rollen oder Verunreinigungen in Ablagefächern. Insbesondere kann der Prozessor 26 der dritten Ebene programmiert werden, um eine logische Tabelle aufzustellen, beispielsweise mit Parameterlängen, die bestimmte Längen überschreiten, oder mit Fehlerflächen, die größer sind als bestimmte Flächen in mehreren Feldern der Tabelle. Auf die Tabelle wird dann zugegriffen, um die Differenzen größter Wahrscheinlichkeit zu berechnen, die die Fehler kennzeichnen. Anschließend wird eine unterschiedliche Tabelle angelegt und zur Kennzeichnung der Fehler in Echtzeit verwendet. Zusätzlich zur Anzeige und Protokollierung von Fehlerkenndaten und -kategorien kann der Prozessor 26 auch Daten bereitstellen, um den Bandherstellungsprozeß zu steuern, indem das Band automatisch angehalten wird, um die Qualität des gerade erzeugten Materials auf rechtzuerhalten.
In Fig. 2 ist ein Mehrkanal-Prozeßüberwachungs- und -analysesystem dargestellt, mit dem noch mehr Daten bearbeitet werden können als in einem Einkanal-System, beziehungsweise in dem unterschiedliche Prozesse gleichzeitig mit den gleichen Daten ausgeführt werden können. Die Eingabedaten können Videosignale sein, beispielsweise von einem Abtastsensor. Aus einer Vielzahl von Verarbeitungskanälen ist ein solcher Kanal 30 ausführlich dargestellt. Ein weiterer Kanal 32, der dem Kanal 30 ähnlich ist, ist ebenfalls dargestellt. Weitere parallele Kanäle, die den Kanälen 30 und 32 ähnlich sind, können vorhanden sein. Drei Kanäle können für unterschiedliche Primärfarben verwendet werden. Ein weiterer paralleler Kanal 34 ist bereitgestellt, um weitere Meßprozesse auszuführen, die in den Kanälen 30 und 32 und parallel und gleichzeitig mit der in den Kanälen 30 und 32 erfolgenden Verarbeitung ausgeführt werden.
Der Kanal 30 umfaßt eine der Digitalisiereinrichtung 10 (Fig. 1) ähnliche Digitalisiereinrichtung 36. Ein Convolver 38 stellt die Funktion der dem Prozessor vorgeschalteten Aufbereitungseinrichtung 20 bereit. Der Datenreduktionsprozessor 40 der ersten Ebene (1. LDRP-A) arbeitet mit den vom Convolver aufbereiteten Daten. Der Datenreduktionsprozessor der ersten Ebene verwendet einen Lauflängencodierer 42, der digitale Zahlen ausgibt, die das Auftreten und die Position von Ereignissen (beispielsweise Bandfehlern) für einen FIFO-Speicher 44 (FIFO = first in, first out) wiedergeben. Dieser Speicher kann mehrere tausend Byte speichern, die jeweils aus komprimierten Daten bestehen. Auf diese Daten wird durch eine oder mehrere Aneinanderreihungen von Fehlerparameter-Meßprozessoren nach dem Prinzip der zyklischen Abfrage von aufeinanderfolgenden Datengruppen in der Reihenfolge des Eintreffens der Daten im FIFO zugegriffen. Zwei dieser Aneinanderreihungen 46 und 48, die die erste (A) sowie die n.te Aneinanderreihung (N) darstellen, sind wiedergegeben. Jede Aneinanderreihung kann eine Vielzahl von Computern enthalten (vorzugsweise vier). Sehr umfangreiche Datenmengen werden gleichzeitig und parallel durch die n Aneinanderreihungen verarbeitet. Die Aneinanderreihungen stellen den Fehlerparameter-Meßprozessor 50 der zweiten Ebene bereit (2. LDPMP-A). Die vom 2. LDPMP-A 50 berechneten Prozeßparameter werden an einen Host-Prozessor 52 übertragen, der die Funktion des Fehleranalyseprozessors der dritten Ebene übernimmt. Der Host-Prozessor ist mit Peripherieeinrichtungen verbunden, wie beispielsweise den weiter oben in Zusammenhang mit Fig. 1 beschriebenen Peripherieeinrichtungen 26. Alle Module sind durch Dauerfluß-Datenbusse, wie beispielsweise VME-Busse, miteinander verbunden.
In ähnlicher Weise weist der parallele Kanal 32 einen zweiten Videoeingang auf, und er umfaßt eine Digitalisiereinrichtung 54, einen Convolver 56, einen Datenreduktionsprozessor 58 der ersten Ebene (1. LDRP-B) sowie einen 2. LDPMP-B 60 der zweiten Ebene. Dieser Prozessor 60 ist mit dem Host-Prozessor 52 verbunden. Der Prozessor 60 kann eine oder mehrere Aneinanderreihungen von Fehlermeßprozessoren umfassen. Jeder der Kanäle kann beispielsweise unter Verwendung getrennter Sensoren betrieben werden oder über einen Multiplexer, um aufeinanderfolgende und nebeneinanderliegende Bandstreifen zu bearbeiten. Alternativ dazu kann der 2. LDPMP-B programmiert werden, um eine Messung von charakteristischen Merkmalen bereitzustellen, die sich von denen des 2. LDPMP-A des ersten Kanals 30 unterscheiden. Der Host-Prozessor greift auf Daten aus den verschiedenen Prozessen in der Aneinanderreihung zu, um die Effekte zu berechnen (beispielsweise Kategorien von Fehlern mit unterschiedlichen Kenndaten), die durch die Daten aus den verschiedenen Prozessoren der Kanäle 30 und 32 dargestellt sind.
Der Kanal 34 stellt eine intelligente Filtereinheit dar. Die gleichen Daten, die durch die Digitalisiereinrichtung 36 für den Convolver 38 bereitgestellt sind, werden in einen Eingangsdatenspeicher 62 gegeben. Dieser Speicher kann ein FIFO-Speicher sein, der Daten aus einer Vielzahl von Abtastungen, beispielsweise aus acht aufeinanderfolgenden Abtastungen, speichert. Diese Daten können mit dem gleichen Datendurchsatz eingegeben werden, beispielsweise mit 10 bis 20 Megabyte pro Sekunde. Der Kanal 34 umfaßt zwei Signalprozessoren 64 und 66, die über einen Datenbus mit dem Speicher 62, einem Steuerprozessor 68, einem Programmspeicher 70 und einem Datenspeicber 72 verbunden sind. Die Signalprozessoren 64 und 66 sind als FFT-A und FFT-B gekennzeichnet. Hierbei kann es sich um handelsübliche Computerchips handeln, die mittels Programmdaten im Programmspeicher und gesteuert vom Steuerprozessor 68 programmiert werden, um schnelle Fourier-Transformationen unterschiedlicher Arten desselben Typs zeitgleich durchzuführen, so ,daß sowohl für die Frequenzen im abgetasteten Videosignal als auch für Strukturanalysemessungen digitale Signale berechnet und bereitgestellt werden. Der Steuerprozessor 68 kann ebenfalls ein handelsüblicher Signalverarbeitungschip sein, wie beispielsweise ein Texas Instruments TI 32020, der byteweise auf Daten aus dem Speicher 62 zugreift und sie zum Datenspeicher 72 überträgt, der ein RAM-Speicher (random access memory) sein kann.
Die Signalprozessoren 64 und 66 führen an einer oder mehreren Datenzeilen eine schnelle Fourier-Transformationsanalyse durch. Die Ergebnisse dieser Analyse sind für den Host-Prozessor 52 bereitgestellte digitale Signale. Der Host-Prozessor ist bezüglich einer seiner Tasks so programmiert, daß er diese Daten mit in seiner Datenbasis vorliegenden Daten vergleicht, die unterschiedliche Spektren darstellen. Die Ausgaben können verwendet werden, um Fehler anzuzeigen oder um Signale zur Prozeßsteuerung bereitzustellen. Um Informationen bezüglich der Anordnung der von den FFT-Daten dargestellten Fehler zu erhalten, können von der Digitalisiereinrichtung Synchronisationssignale für den Host-Prozessor bereitgestellt werden, und zwar entweder auf direktem Weg oder über die Erfassung der Byte-Übertragungen vom Eingangsdatenspeicher 62 zum RAM-Speicher 72. Alle Daten, die zum Kanal 34 oder zu den anderen Kanälen geleitet werden, werden über die vom Sensor 10 (Fig. l) erzeugten Abtastbeginn-Informationen koordiniert. Dies wird im weiteren Verlauf der Beschreibung ausführlicher erläutert.
Das System ist sehr flexibel, indem es die Auswahl unterschiedlicher Meßprozesse ermöglicht, die alle in Echtzeit in einer ausreichenden Anzahl von Kanälen ablaufen, um die Durchsatzraten der Eingangsdaten und die Milliarden Rechenvorgänge zu bewältigen, die zur Durchführung der Parametermessungen erforderlich sind.
Fig. 3 stellt den Sensor mit seiner Sendeeinrichtung und der Empfangseinrichtung 16 und der Digitalisiereinrichtung 18 entsprechend dem Einsatz in einem Bandherstellungsprozeß ausführlicher dar. Das Band wird über einen Bandantrieb mit Geschwindigkeitssteuerung oder Steuerschaltung 74 und mit einer Nenngeschwindigkeit von beispielsweise 300 in pro Sekunde bewegt. Das Band kann von wenigen Zentimetern bis zum Meterbereich breit sein. Das Band wird über eine lineare CCD-Videokamera 76 mit ladungsgekoppelten Bauelementen (CCD = charge couple device) abgetastet. Diese Kamera kann mit einem Signalsender ausgestattet sein, der innerhalb der Kamera 76 oder in deren unmittelbarer Nähe angeordnet ist. Die Sendeelektronik ändert den Signalpegel und wandelt ihn in ein Signal mit besserer Rausch-Unempfindlichkeit für die Übertragung um, die beispielsweise über ein Koaxialkabel zu den anderen Schaltkreisen des Systems erfolgt. Die Kamera kann eine Pixelauflösung von 2.048 Pixel pro Abtastzeile aufweisen. Anders ausgedrückt, können 2.048 CCD-Elemente vorliegen, von denen jedes einzelne anschließend ein analoges Signal bereitstellt, das zusammen mit einem Pixeldurchsatztakt (CPR) als Videosignal aus der Kamera ausgetaktet wird. Dieser Takt sperrt eine phasensynchronisierte Schleife (PLL) 78, die Synchronisationssignale mit Zeilendurchsatzgeschwindigkeit erzeugt. Diese zeilendurchsatz-Synchronisationssignale werden zur Schnittstelle des Bandcodierers übertragen und können zur Steuerung der Bandgeschwindigkeit verwendet werden, so daß die Abtastzeilen gleichmäßig beabstandet sind.
Die Empfangseinrichtung 16 am Kabelausgang kann einen Differentialverstärker 80 umfassen, der so eingerichtet ist, daß er zwei symmetrische Leitungen im Kabel aufnimmt und gegen Erde isoliert ist. Der Ausgang des Differentialverstärkers wird über einen Regelverstärker 82 mit einem Analog-Digital-(A/D)- Umsetzer 84 verbunden. Dieser Umsetzer kann ein A/D-Blitzumsetzer sein, der durch den CPR-Takt mit Pixeldurchsatzgeschwindigkeit betrieben wird. Die Verstärkung der Signale wird wie beim Verstärker 82 so geregelt, daß für jedes vom A/D-Umsetzer ausgegebene 8-Bit-Byte der dunkelste und der hellste Pegel durch digitale Signale mit dem niedrigsten beziehungsweise höchsten Wert (0 bis 2&sup7;) dargestellt wird. Als Nennwert für die Helligkeit hat der Ausgangscode den Wert 2&sup4;.
Die Ausgabe-Bytes werden in einem FIFO-Speicher 88 (einem Schieberegister) zwischengespeichert, der mit CPR-Geschwindigkeit getaktet wird und der ein Fassungsvermögen von einer Byte-Gruppe aufweist, wobei eine Kapazität von vierundsechzig Bytes ein angemessener Wert ist. Über eine Busschnittstelle 90 mit Bus-Arbitrierlogik werden die Daten zum als CFDB (VME 1) gekennzeichneten Dauerfluß-Datenbus übertragen. Die Datenübertragung wird über einen DMAC-Prozessor 92 mit Kanal für direkten Speicherzugriff (DMAC = direct memory access channel) gesteuert.
Beim Betrieb ermittelt der DMAC-Prozessor 92 während-des Auffüllens des FIFO-Speichers 88, wann 32 Bytes im FIFO-Speicher 88 gespeichert sind. Die Busschnittstelle wird mit der auszulesenden Byte-Adresse im FIFO-Speicher beaufschlagt. Die Bus-Arbitrierlogik prüft den Bus, um zu ermitteln, ob er für die Datenaufnahme verfügbar ist und ob er diese Daten zum Convolver (38 in Fig. 2) übertragen kann. Der DMAC-Prozessor ist der Bus-Master. Die Abläufe bei der Bus-Übertragung und in der Schnittstelle 90 sind ausführlich in der diesbezüglichen vom Institute of Electrical and Electronic Engineers (IEEE) herausgegebenen Bus-Spezifikation beschrieben und werden im folgenden zusammengefaßt: Falls der Convolver für die Datenaufnahme verfügbar ist, stellt der Bus auf der entsprechenden Ebene eine Leitung frei. In der Busschnittstelle 90 wird dann ein asynchroner Taktimpuls (ASCLK) erzeugt, mit dem der DMAC-Prozessor 92 beaufschlagt wird. Der FIFO-Speicher wird anschließend mit einem Ausleseimpuls (ROUT) beaufschlagt, und Daten werden zum Bus übertragen. Nach der Übertragung der Daten wird ein Quittungssignal mit der Angabe der Datenadresse von der Convolver-Busschnittabelle 94 (Fig. 4) zurückübertragen, und dadurch wird die Erzeugung des nächsten ASCLK- Impulses freigegeben. Der Bus ist anschließend für das nächste Byte verfügbar. Die ASCLK-Taktgeschwindigkeit ist davon abhängig, wie schnell der DMAC- Prozessor 92 Daten ausgeben kann und wie schnell der Bus die Daten aufnehmen kann. Es wird jeweils ein Byte übertragen. Der Bus 16 kann eine Breite von 16 Bit aufweisen, und er kann alle Bytes auf der Seite des unteren oder des oberen Bytes ausgeben. Die Datenübertragungsgeschwindigkeit kann verdoppelt werden, indem sowohl die Seite des unteren als auch die des oberen Byte (jeweils acht Bit breit) verwendet wird. Die Geschwindigkeit richtet sich danach, wie schnell der Convolver die Daten bearbeiten kann. Der VME-Bus kann Daten mit einer Durchsatzgeschwindigkeit von 20 bis 40 Megabyte übertragen. Der hier und anschließend bei Fig. 4 beschriebene Convolver kann Daten mit einem Pipeline-Durchsatz bearbeiten, der höher als der Digitalisierungsdurchsatz ist. Daraus ergibt sich, daß die Digitalisiereinrichtung mit dem A/D-Umsetzer 84, dem FIFO-Speicher 88 und dem DMAC-Prozessor 92 Daten digitalisieren und sie mit einer Geschwindigkeit, die mit jeder bei hoher Auflösung praktisch erzielbaren Digitalisierungsdurchsatzrate kompatibel ist, zum Rest des Systems übertragen kann. 2048 Pixel pro Abtastzeile stellen ein System mit hoher Auflösung dar. Das System kann auch mit noch höheren Auflösungen betrieben werden, beispielsweise mit 4096 oder 8192 Pixeln pro Abtastung. Bei Bedarf können auch niedrigere Auflösungen eingesetzt werden, beispielsweise 512 oder 1024 Pixel pro Abtastung.
Die Digitalisiereinrichtung und die Systemmodule können auf Steckkarten angeordnet sein, die mit einer Hauptleiterplatte mit den VME-Bussen verbunden sind. Jede Steckkarte ist mit zwei oder mehr Bussen verbunden, so daß Daten über einen Bus zur Karte hin und über einen anderen Bus davon weg fließen können. Die Buslänge kann sehr kurz sein, um die Module in engem Abstand zu verbinden, so daß die Bearbeitung der digitalen Signale mit Durchsatzgeschwindigkeiten möglich wird, die ein Mehrfaches von zehn (beispielsweise 20-40) Megabyte pro Sekunde betragen.
In Fig. 4 ist ein Convolver dargestellt, der mit gezielter Datenweiterleitung (Pipe-lining) arbeitet, um die Bearbeitung der digitalisierten Daten bei den im System verwendeten hohen Datendurchsatzgeschwindigkeiten zu ermöglichen. Der Convolver verwendet die Busschnittstelle 94. Beim Empfang jedes einzelnen Bytes gibt der Convolver einen asynchronen Pixeldurchsatztakt (ASCPR) aus. Jeder ASCPR-Impuls entspricht einem einzelnen Byte. Die Anzahl der Pixel pro Abtastzeile ist vorbestimmt (2048 bei dem hier beschriebenen beispielhaften System). Da jedes Byte einem nachfolgenden Pixel entspricht, entspricht die Anzahl der ASCPR-Takte der Position des Pixels. Der - Convolver besteht aus einer Vielzahl von FIR-Einheiten mit begrenztem Impulsansprechverhalten (FIR = finite impulse response), die gleichzeitig und parallel zueinander arbeiten. Bei dem hier beschriebenen beispielhaften System sind acht FIR-Einheiten 96 vorhanden, die als FIR-Einheit 0, FIR-Einheit 1, FIR-Einheit 2, . . . FIR-Einheit 7 gekennzeichnet sind. Jede FIR-Einheit stellt ein separates 13 Bit breites Mehrfach-Bit-Ausgangssignal bereit. Diese Signale sind als FU 0, FU 1, FU 2, . . . FU 7 gekennzeichnet.
Die FIR-Einneiten umfassen jeweils eine Vielzahl von Multiplikator-, Akkumulator- und Latch-Elementen (im Beispiel acht), die in Reihe geschaltet sind Bei der FIR-Einheit 0 sind diese Elemente als MAL 0, MAL 1, MAL 2, . . . MAL 7 gekennzeichnet. Die Multiplikatorelemente multiplizieren die dort eingegebenen Bytes, die beim ersten Multiplikatorelement von der Busschnittstelle 94 kommen, und die bei den nachfolgenden Multiplikatorelementen von den Latch- Elementen der jeweils vorgeschalteten MAL-Einheiten mit den Koeffizienten C0, C1, C2, . . . C7 kommen. Diese Koeffizienten werden im Host-Computer erzeugt, der den Fehleranalyseprozessor der dritten Ebene (3. LDAP) bildet, wie in Fig. 6 dargestellt ist.
Jede FIR-Einheit entspricht einer nachfolgenden Abtastzeile. Über die Verwendung von Schieberegistern (SR) 98 für die Einheiten-(Zeilen-)Verzögerung, die in einer Pipeline mit der Busschnittstelle 94 verbunden sind, werden die verschiedenen FIR-Einheiten 96 mit Pixelbytes von den nachfolgenden Zeilen beaufschlagt. Bei Einsatz von acht SR- und acht FIR-Einheiten kann ein Kernel aus acht mal acht Pixeln verwendet werden. Die Kernel-Länge kann erhöht werden, indem die Länge der Einheitenverzögerung erhöht wird. Durch die Verdoppelung der Einheitenverzögerung auf 4096 werden beispielsweise Pixel aus abwechselnden aufeinanderfolgenden Zeilen in die verschiedenen FIR-Einheiten 96 eingegeben. Die Kernel-Größe kann daher geändert werden. Durch den Einsatz von weniger oder mehr als acht MAL-Einheiten kann die Kernel-Breite reduziert oder vergrößert werden.
Die FIR-Einheiten sind prinzipiell Schieberegister, deren Elemente Multiplikatoren, Akkumulatoren und Latches sind. Derartige FIR-Einheiten mit einer Bearbeitungskapazität von Vier-Bit-Bytes sind im Handel erhältlich. Zwei derartige Vier-Bit-FIR-Einheiten können jeweils parallel angeordnet werden, um die in Fig. 4 dargestellten FIR-Einheiten mit Acht-Bit-Bytes bereitzustellen.
Beim Betrieb der FIR-Einheiten werden aus den Produkten jedes einzelnen Pixelbytes mit den Koeffizienten zusammengesetzte laufende Summen bereitgestellt. Diese laufenden Summen werden durch die digitalen 13-Bit-Signale FU 0 bis FU 7 an den Ausgangs-Latchelementen der letzten MAL-Elemente (MAL 7) der FIR-Einheiten 96 dargestellt. Diese Daten werden zu einem Addierbaum 100 geleitet, der die laufenden Summen addiert, um eine Ausgabe bereitzustellen, die dem Aufbau jedes einzelnen Kernels entspricht. Der Additionsprozeß kann Zahlenwerte mit siebzehn bis vierundzwanzig Bits ergaben. Ein Walzenschieber 101 gibt die Ausgabe der sechzehn Bits frei (CDADR-Signale), die am wirksamsten den Fehler bezeichnen.
Diese digitalen 16-Bit-Signale (CDADR) werden über den nächsten VME-Bus in den in Fig. 5 ausführlich dargestellten Lauflängencodierer eingegeben. Dort setzt ein Speicher mit einer Suchtabelle oder Schwellwertschaltung 102 die CDADR-Daten vom Convolver mit uneingeschränkter Datendurchsatzgeschwindigkeit in der Größenordnung von mehreren Megabyte um. Die Suchtabelle im Speicher stellt eine Schwellwertfunktion bereit und kann zur Angabe eines Fehlerereignisses ein einzelnes Bit ausgeben. Für einen Bereich oberhalb des Schwellwerts ist dieses Bit eine "1". Dieser Bereich kann als weiße Fläche angenommen werden. Für einen Bereich unterhalb des Schwellwerts (schwarz) wird ein Null-Bit ausgegeben. Übergänge von Weiß nach Schwarz oder von Schwarz nach Weiß geben Fehler an. Diese Tabelle kann einer linearen Funktion folgen, wobei alle CDADR-Werte unterhalb einer bestimmten Grenze als "schwarz" angesehen werden und wobei die Werte oberhalb dieser Grenze als "weiß" angenommen werden, oder sie kann einer nichtlinearen Funktion folgen (beispielsweise einer logarithmischen oder Exponentialfunktion). Die Funktion kann einen stetigen oder unstetigen Verlauf haben. Die Tabelle kann eine Schwellwertfestsetzung auf mehreren Ebenen ermöglichen, die durch ein Mehrfach-Bit-Ausgangssignal dargestellt sein können. Anders ausgedrückt, kann der Suchtabellenspeicher 102 eine Mehrfach-Bit-Ausgabe bereitstellen. Der Speicher 102 kann so geladen werden, daß er für jeden Wert der 16-Bit- CDADR-Eingabe eine unterschiedliche Ausgabe bereitstellt. Dies bedeutet eine große Flexibilität bei der Fehlererkennung. Im einfachsten und zugleich hier bevorzugten Fall wird durch den Speicher 102 nur eine Ein-Bit-Ausgabe ausgegeben, die ein schwarzes oder ein weißes Pixel aus den vom Convolver bereitgestellten aufbereiteten Pixeldaten darstellt.
Bei Verwendung einer Mehrfach-Bit-Ausgabe können die Bits, wie durch die gestrichelte Linie 106 dargestellt ist, direkt zu einer Codiereinrichtung 104 geleitet werden. Ein Verzögerungs-Latch 108 stellt eine Ein-Bit-Verzögerung entsprechend der Vorgabe durch ASCLK bereit, wobei das Latch-Element aufeinanderfolgende Ausgaben vom Speicher 102 zur digitalen Vergleicherstufe 110 bereitstellt. Diese Vergleicherstufe gibt an, ob bei nachfolgenden Ausgaben des Speichers 102 eine Änderung eingetreten ist. Beispielsweise stellt die Vergleicherstufe in Abhängigkeit davon, ob die Eingaben " 1" "0" oder "0" "1" sind, zwei Ausgaben bereit. Eine dieser Ausgaben gibt daher einen Übergang von Schwarz zu Weiß an (B/W), während die andere Ausgabe einen Übergang von Weiß zu Schwarz (W/B) darstellt. Die Ausgaben des Speichers 102 beziehungsweise diese B/W- und W/B-Bits werden zur Codiereinrichtung 104 geleitet, die ebenfalls eine Ausgabe von einem Zähler 112 empfängt, der die ASCLK-Impulse zählt. Der Zähler wird abgerufen, wenn die ASCLK-Impulse mit den Pixeldaten eintreffen und Positionsangaben enthalten. Wenn der Zähler überläuft beziehungsweise 16K erreicht (der Zähler ist ein 14-Bit-Zähler (21A)), wird auch eine Ausgabe zur Codiereinrichtung bereitgestellt. Die Codiereinrichtung übersetzt die Ausgaben des Speichers 102 (das heißt die dorthin geleiteten 3 Bits) in ein 2-Bit-Signal für die werthöchsten Bits eines 16-Bit-Signals zum 16-Bit-Latch 114 (wobei 14 Bits aus dem Zähler 112 kommen). Falls der Schwellwertspeicher 102 eine Mehrfach-Bit-Ausgabe bereitstellt, kann das Latch-Element entsprechend der Darstellung durch die gestrichelte Linie 116 auch mit zusätzlichen Bits beaufschlagt werden, die die Art des Fehlermerkmals angeben.
Gibt die Vergleicherstufe eine Änderung der Ausgabe des Speichers 102 an (beispielsweise einen B/W- oder W/B-Übergang), wird dieses Ereignis über ein ODER-Gatter 118 und eine weitere ODER-Funktion 120 gekennzeichnet, um den Zähler 112 zurückzusetzen und ein Freigabesignal für das Latch-Element (LE = latch enable) zum Latch-Element 114 zu leiten. Die ODER-Funktion empfängt auch bei Zählerüberlauf eine Eingabe, wobei dieser Fall eintritt, wenn 16K oder acht Pixelzeilen mit 2048 Pixeln pro Zeile ohne Ermittlung eines Fehlerübergangs vorgekommen sind. Dementsprechend enthält das Latch-Element dann Daten, die die Anzahl der Pixel zwischen den Übergängen und das Vorliegen von acht Zeilen seit dem letzten Übergang angeben.
Über eine weitere Busschnittstelle 122 zu einem FIFO-Speicher mit einem Fassungsvermögen von 16K codierter Daten wird auf diese Daten zugegriffen. Die Daten sind lauflängencodierte Daten (RLED = run length encoded data). Auf die Daten wird durch die Prozessoraneinanderreihung im Fehlermeßprozessor der zweiten Ebene zugegriffen. Der FIFO-Speicher 124 dient als temporärer Pufferspeicher, und er wirkt als temporärer Überlaufspeicher, falls ein Fehlerbündel auftritt. Der zweite Port des FIFO-Speichers 124 ist über einen weiteren Dauerfluß(-VME)-Datenbus mit der in Fig. 6 dargestellten Fehlermeßprozessor-Aneinanderreihung verbunden. Diese Aneinanderreihung 126 kann als Vierergruppe bezeichnet werden, da sie vier Mikroprozessoreinheiten MPU 1, MPU 2, MPU 3 und MPU 4 enthält. Für jede dieser Einheiten ist ein 16-Bit- Mikroprozessor zweckmäßig, wie beispielsweise ein Motorola MC68010. Um mit der Datendurchsatzgeschwindigkeit kompatibel zu sein, kann jeder dieser Computer mit einer Taktgeschwindigkeit von 12 MHz ohne Wartestatus (null Wait States) betrieben werden. Jede der MPUs verfügt über einen lokalen Speicher, der sinnvollerweise eine Kapazität von 128 kB (128 Kilobyte) aufweist. Ein Datenbus verbindet die Eingangs-Ports der MPUs mit einem lokalen Bus. Dieser Bus ist an einen Globalspeicher angeschlossen, der Flags und Konstanten enthält. Die Flags können verwendet werden, um die Position des Endes der Domäne, für die die betreffende MPU bei der Ausführung von Berechnungen zuständig ist, bezüglich des Bandes anzugeben (das heißt, Position im Verlauf jeder einzelnen Abtastung und Angabe der betreffenden Abtastung vom Beginn des Abtastvorgangs oder beginnend mit der Systeminitialisierung). Durch den ihnen eigenen lokalen Speicher, der Programmdaten enthalten kann, arbeiten alle MPUs unabhängig voneinander, so daß die RLED-Daten parallel und gleichzeitig verarbeitet werden. Jeder der lokalen Speicher kann durch den Host- Computer 130 über einen Bus 128 programmiert werden. Der Host-Computer stellt auch die Fehleranalyseprozesse der dritten Ebene bereit. Er ist mit den Peripherieeinrichtungen verbunden und stellt auch die Koeffizienten C0 bis C7 für den Convolver bereit.
Die RLED-Daten werden von den einzelnen MPUs ausgewählt, die über eine Bus- Arbitrier- und Schnittstelleneinheit 132 als Bus-Master wirken. Jede MPU nimmt RLED-Daten nacheinander nach dem Prinzip der zyklischen Abfrage an (das heißt, MPU 1, MPU 2, MPU 3, MPU 4, MPU 1, MPU 2 . . . ). Beispielsweise nimmt jede MPU vierundsechzig Byte RLED-Daten auf und führt die Messung oder den sonstigen Prozeß durch, dessen Ausführung programmiert ist. Die MPUs arbeiten gleichzeitig mit aufeinanderfolgenden Vierundsechzig-Byte-Gruppen aus Daten, die dem FIFO-Speicher 124 (Fig. 5) über den Bus und die Bus-Arbitrierschaltung und -Schnittstelle 132 entnommen werden.
Die RLED-Daten enthalten, wie weiter oben beschrieben wurde, Informationen bezüglich der Position jedes einzelnen Fehlerübergangs. Beispielsweise kann der erste RLED-Code ein Zählwert gleich den 800 seit Beginn der ersten Abtastung (Systeminitialisierung) eingegangenen Pixeln sein. Zehn Zählschritte weiter kann ein weiterer Übergang vorliegen, der das Ende eines Fehlerbereichs angibt. Im weiteren Verlauf kann ferner ein Überlauf auftreten (Vorliegen von 16K Code), der angibt, daß im Verlauf von acht Abtastungen kein Fehler aufgetreten ist. Die MPUs können damit leicht und ohne Belastung des Rechenprozesses die Position jedes einzelnen Fehlerereignisses verfolgen. Die Flags im Globalspeicher geben bezüglich des Bandes an, wo jede einzelne MPU ihre Berechnungen abgeschlossen hat und an welcher Stelle die nächstfolgende MPU mit ihren Berechnungen begonnen hat.
Programme können vom Host-Computer 130 nicht nur in die lokalen Speicher der MPUs geladen werden, wobei der Ladevorgang über die Verwendung fester Zeitfenster beim Host-Lokalspeicher-Bus 128 gemappt werden kann; die MPUs können auch einen Interrupt im Host-Computer 130 bewirken, um den Status beliebiger Berechnungsergebnisse zu übertragen.
Die Bus-Arbitrier- und Schnittstelleneinrichtung 129 des Host-Computers ist in der Darstellung parallel zum Bus 128, der zu einer wahlfrei nachgeschalteten Fehlermeßaneinanderreihung 134 führt. Diese Aneinanderreihung ist mit gestrichelten Linien wiedergegeben um anzugeben, daß ihr Einsatz wahlfrei erfolgt. Die Aneinanderreihung 134 kann ähnlich der Aneinanderreihung 126 sein. Sie kann so programmiert sein, daß sie die Ergebnisse der Berechnungen aus der ersten Aneinanderreihung 126 bearbeitet, sofern weitergehende zusätzliche Berechnungen erforderlich sind, um Meßergebnisse in Echtzeit bereitzustellen. Wie in Zusammenhang mit Fig. 2 erläutert wurde, können noch weitere Aneinanderreihungen parallel zur Aneinanderreihung 126 geschaltet sein. Das System ist flexibel und ermöglicht den Einsatz der Anzahl von Gruppen oder parallelen Fehlermeßaneinanderreihungen, die zur Durchführung der gewünschten Berechnungen erforderlich ist. Die Verwendung der Dauerfluß- Datenbusse, die jede beliebige Aneinanderreihung oder MPU in einer Aneinanderreihung als Bus-Master aktivieren, ermöglicht eine flexible Auswahl der Aufeinanderfolge und des Umfangs der Daten, mit denen jede MPU in einer beliebigen Aneinanderreihung die erforderlichen Berechnungen ausführen kann.
Falls Fehler mit einer Geschwindigkeit auftreten, die schneller ist als die mögliche Ausführung von Berechnungen mit RLED-Daten, tritt eine Überlastung des FIFO-Speichers 124 (Fig. 5) ein, und eine Warnmeldung wird ausgegeben. In den meisten Systemen ist diese Warnmeldung ausreichend, da die Bandqualität dann zwangsläufig unterhalb eines vorbestimmten Standards ist. In bestimmten Fällen kann das Band eine extrem hohe Anzahl von Übergängen ergeben (RLED-Daten-Bytes). Diese Fälle werden beispielsweise als Belegtbereiche bezeichnet. Um Berechnungen zu ermöglichen, ohne einen Pufferspeicher wie den FIFO-Speicher zu überlasten, können die RLED-Daten direkt von der Busschnittstelle 122 (Fig. 5) zu Fenstervergleicherstufen 140, 142, 144 und 146 geleitet werden, die jeweils unterschiedlichen Elementen der Vierer-MPUs und ihrer dazugehörigen lokalen Speicher (RAM) zugeordnet sind. Siehe hierzu Fig. 7. Die MPUs und die RAM-Speicher können den in Fig. 6 dargestellten MPUs 1, 2, 3 und 4 und ihren lokalen Speichern ähnlich sein.
Um jede einzelne Vergleicherstufe für den Betrieb mit aufeinanderfolgenden Gruppen aus RLED-Daten zu aktivieren, werden die Pixelzählinformationen von einem Zähler und Decoder 148 in Adressen codiert. Diese als L1, L2, L3 und L4 gekennzeichneten Adressen können jeweils ungefähr acht aufeinanderfolgende Abtastungen entlang der Bewegungsrichtung des Bandes aufnehmen. Vorzugsweise können die Adressen aber Variablen sein, wobei die Decodierung in Abhängigkeit von der Anzahl der ermittelten Fehler vom Host-Computer festge-' legt wird. Beim Betrieb empfängt dann jede MPU die RLED-Codes, die in aufeinanderfolgenden Gruppen von Abtastungen erzeugt werden. Die MPUs führen dann Prozesse an aufeinanderfolgenden Gruppen von RLED-Bytes aus. Der Bereich des Zählwerts für jede einzelne Abtastung kann in Abhängigkeit davon geregelt werden, wie aktiv der betreffende Bereich ist. Diese Regelung kann über den Host-Computer erfolgen. Der Host-Computer kann die Informationen mit dem Rechenergebnis auch über die Bus-Arbitrier- und Schnittstelleneinrichtung 129 und einen separaten FIFO-Pufferspeicher 149 empfangen.
In den Fig. 8A bis 8M zum Anhang ist ein typisches Programm zur Durchführung von Messungen mit RLED-Daten dargestellt. Diese Figuren werden im Anhang erläutert.
Die Erfindung eignet sich insbesondere für Qualitätssicherungszwecke bei der Überwachung und Analyse von Bandherstellungsanlagen. Das System ist flexibel bei der Bereitstellung der gleichzeitigen und parallelen Meß- und Klassifikationsanalyse von unterschiedlichen Fehlertypen, auch wenn bei der Erfassung und Analyse der Daten eine extrem große Datenmenge anfällt, die Milliarden von Rechenvorgängen pro Sekunde erfordern kann. Die Erfindung kann auch bei der Überwachung und Analyse von anderen Prozessen als der Bandherstellung eingesetzt werden, die die Bearbeitung extrem großer Datenmengen beinhalten.

Anhang

In den Fig. 8A-8M ist die Programmierung der Aneinanderreihung 126 dargestellt, die die vier MPUs (Quad-MPUs) oder Koprozessoren enthält. Dies wird als Quad-Board-Koprozessor-Meßprogramm bezeichnet. Das Programm beinhaltet die Programmierung des Host-Computers 130 (HOST) und betrifft die Verarbeitungsvorgänge der zweiten und der dritten Ebene.
Wie in Fig. 8A dargestellt ist, erfolgt der Einstieg in das Ablaufdiagramm über eine "Wolke" und wird als Einstieg aus der Koroutinenschicht angegeben. Zur Veranschaulichung der Quad-Board-Koprozessor-Messung kann inan sich die Koroutinenschicht so vorstellen, daß sie in ihrer-Beziehung zu dem Teil der Anweisungen, der das QBCMP-Programm (Quad Board Coprocessor Measurement Program) enthält, die Rolle einer ausführbaren Programmdatei oder eines Betriebssystems einnimmt. Dies gilt insofern, als bestimmte Informationen durch die Funktion der Koroutinenschicht vorliegen und das QBCNP-Programm gelegentlich seine Funktion ausübt, indem die Steuerung (programmtechnisch) auf die Koroutinenschicht übergeht, wobei die Übertragung der Informationen, deren Berechnung der eigentliche Zweck war, auf eine andere (nicht spezifizierte) Recheneinheit ermöglicht wird.
Im Ablaufdiagramm kennzeichnet die Ellipse mit der Bezeichnung "QUAD" einen Endpunkt des QBCMP-Programms.
Der erste ausgeführte Vorgang ist die Koroutine mit dem Bericht zum HOST. Hierdurch kann der HOST Informationen im Speicher des QBCMP-Programms ablegen, wodurch bestimmte Programmparameter bestimmt werden. Die vom HOST im Speicher abgelegten Parameter umfassen die Maskenparameter, die Kamerateilung, die Anzahl der Zeilen pro Berichtszeitraum, Meßkalibrierungsfaktoren sowie alle weiteren vom Programm verwendeten Konstanten.
Im weiteren Ablauf des QBCMP-Programms wird der Busfehlervektor belegt, indem der Busfehlervektor als eigene Routine eingerichtet wird. In diesem Programm wird ein Busfehler als "normale" Ausnahme betrachtet, die auftritt, wenn ein späterer Leseversuch von der FIFO-PLATINE (mit dem FIFO-Speicher 124, Fig. 5) erfolgt, obwohl die FIFO-PLATINE leer ist (das heißt, keine Daten enthält). Tritt eine derartige Ausnahme auf, reagiert das Programm, indem die zum Zeitpunkt der Ausnahme in Ausführung befindliche Anweisung wiederholt wird. Dadurch können Daten ohne "Leerlauf" aus einem Daten enthaltenden FIFO-Speicher übertragen werden.
Das QBCMP-Programm geht zum Schritt SPEICHER FÜR DYNAMISCHE SPEICHERZUORD- NUNG INITIALISIEREN über. Hiermit ist der Vorgang bezeichnet, bei dem Speicher, der nicht für andere Zwecke genutzt wird, mit einem Wert belegt wird und wobei ein Teil über den Aufruf einer entsprechenden Prozedur einer Recheneinheit innerhalb des QBCMP-Programms zugeordnet wird.
Das QBCMP-Programm führt den Schritt KOROUTINE ZUM EMPFANG DER KONFIGURATION FÜR MESSUNG (UND) PROZESS aus. Diese Sammlung von Informationen, die im Speicher des QBCMP-Programms empfangen werden, beschreibt ein Verfahren, bei dem Programme und Daten verknüpft werden, wobei die Informationen insgesamt eine Aussage über die Zielsetzung des QBCMP-Programms darstellen.
Der nächste Schritt ist M+P-INFORMATIONEN IN STRUKTUREN MIT "THREADED CODE" KOMPILIEREN. Dieser Schritt behandelt die Datenaufnahme mit gleichzeitiger Anweisung bezüglich der Zielsetzung des QBCMP-Programms und Umsetzung dieser Anweisung in eine neue Form der Datenabstraktion, die als "threaded code" bezeichnet wird, mit der Eigenschaft, daß der Code in einer Form vorliegt, bei der das eigentliche Ziel erreicht werden kann im Zusammenwirken mit Anwendungsdaten, die durch den QBCMP-Programmteil der invarianten Verknüpfungsanalyse (siehe Prozeß in Fig. 8H) als Parameter assembliert werden, und mit dem kompilierten Threaded-Code-Teil, der von den verschiedenen Executern verwendet wird. Die Executer werden im folgenden beschrieben.
Wie in Fig. 8B dargestellt ist, ist der nächste Schritt GRÖSSE FÜR UNFERTIGE BEREICHE, ZEILEN, BERICHTSZEITRAUM, KAMERATEILUNG USW. BERECHNEN UND SPEI- CHERN. Einige der vom Programm verwendeten Konstanten können erst nach den gerade abgeschlossenen Kompilierungsschritten berechnet werden. Diese Konstanten werden in diesem Schritt berechnet und gespeichert.
Im nächsten Schritt, ZÄHLER FÜR ZEILEN UND BERICHTSZEITRAUM AUF NULL SETZEN BERICHTSZEITRAUM KONSOLIDIEREN, werden diese Variablen zurückgesetzt, bevor der Ablauf des restlichen Programms beginnt. Der Zeilenzähler wird bei jeder Wiederholung auf null gesetzt. Der Teilbereich eines Berichtszeitraums legt ein Verfahren fest, bei dem über eine Messung oder über eine Gruppe von Messungen eine Aussage getroffen werden kann bezüglich einer stabilen Qualität bei Bildabmessungen.
Der nächste Schritt, (LEERE) LISTE UNFERTIGER BEREICHE ANLEGEN, legt fest, daß die Historie des abgetasteten Bildes vor' dem Empfang von eingehenden Daten ausschließlich aus Hintergrunddaten besteht, das heißt leer ist.
Das letzte Feld in Fig. 8B betrifft die Übergabe der Steuerung an Anweisungen mit der Sammelbezeichnung RLEYCD. Dies ist ein Akronym für "run length encoded to y-group coded data". Lauflängencodierte Daten (= run length encoded data) beziehen sich auf eine Codierung der Pixel eines Bildes durch die Codierung der Länge eines Lauf s in den Bits 0 bis 13 sowie über die Codierung der Identität der Pixelart in diesem Laufin den Bits 14 und 15. Diese Art der Bildcodierung wird in Y-Gruppen-Codes umgesetzt, in denen der Abstand vom linken Rand jeder vorderen Kante ähnlicher Pixelarten wie jedes Datenwort codiert wird. Im Anschluß an die Führungskante des letzten Durchlauf s von Pixeln in jeder Zeile wird in der Datenfolge ein Code für "Neue Zeile" eingegeben. Dieser Code für "Neue Zeile" kann zusätzlich zum Beginn einer neuen Zeile bis zu 32766 leere Zeilen darstellen, die auf den letzten Pixeldurchlauf folgen können. Zusätzlich zur Codierung von Pixeln, neuen Zeilen und leeren Zeilen werden auch Fehlerbedingungen codiert. Hierdurch wird ein einfaches Verfahren bereitgestellt, mit dem Daten bis zu der Stelle, an der die Fehlerbedingung eintritt, gleichzeitig von allen Koprozessoren verarbeitet werden können. RLEYCD wird in Fig. 8C wiederholt.
In Fig. 8C bezieht sich SYNCHRONISATION MIT GEMEINSAMEM RAM FÜR KOPROZESSO- REN auf einen Synchronisationsvorgang, der es den vier auf der Platine angeordneten Mikroprozessoren (Mikros) ermöglicht, den Fluß der Eingangsdaten aufzuteilen. Das Lesen und die Verarbeitung der Eingangsdaten erfolgen nach dem Prinzip der zyklischen Abfrage, wobei in drei der Mikroprozessoren der Verarbeitungsvorgang den Lese- und Verarbeitungsvorgang im vierten Mikroprozessor (zeitlich) überlagert.
Der nächste Schritt, PUFFERGRÖSSE ERMITTELN (VON HOST) ODER VORGABE, führt dazu, daß der RLEYCD-Teil des QBCMP-Programms festlegt, wieviel Daten im Y-Gruppen-Codes enthaltenden Puffer abgelegt werden.
Als nächstes wird in PUFFERRAUM FÜR DATENFLUSSAUSNAHMECODES SICHERN die Puffergröße vorgegeben um sicherzustellen, daß am Ende des Puffers ausreichender Raum übrigbleibt, so daß bei einem Ausnahmefall in der Nähe des Pufferendes ausreichender Speicherraum verbleibt, um die Ausnahmen zu codieren.
Wegen des Prinzips der zyklischen Abfrage unter Beteiligung von vier Mikroprozessoren führt als nächstes in MIT GEMEINSAMEN RAM-VARIABLEN INITIALISIE- REN ein Y-Gruppen-Code-Puffer im allgemeinen zum Vorliegen von lauflängencodierten Daten, die den Überlauf der letzten im Y-Gruppen-Code befindlichen Zeile bewirken. Dieser "geteilte Code" und der Zeilenzählwert, an dem er auftritt, werden im gemeinsamen RAM abgelegt, so daß der nächste Mikroprozessor darauf zugreifen kann, um seine interne Darstellung der Position im Bild näherungsweise zu regeln.
Als nächstes wird in SCHLEIFE LESEN (Fig. 8D) der Code aus dem gemeinsamen RAM oder aus den vom FIFO-Speicher erhaltenen Eingangsdaten auf Hintergrund- oder Zifferndaten getestet. In Abhängigkeit davon, ob der Pixeldurchlauf Hintergrund- oder Zifferndaten enthält, sowie in Abhängigkeit von der aktuellen Pixelart im Y-Gruppen-Code-Durchlauf werden die dazugehörigen Y-Gruppen-Codes berechnet. Der kontinuierliche Schleifenverlauf durch die Leseschleife beginnt, wenn ein RLE-Code in den Y-Gruppen-Code geleert wird, und er setzt sich fort, bis der Y-Gruppen-Code-Puffer voll ist.
An dieser Stelle muß angemerkt werden, daß der Synchronisationsvorgang über den gemeinsam genutzten RAM und die Verarbeitung der Y-Gruppen-Codes und der Eingangs-RLE-Codes (Fig. 8E-G) dazu führen, daß der Y-Gruppen-Code-Puffer mit viel schnellerer Geschwindigkeit gefüllt wird als die restlichen Y-Gruppen-Codes bei der Verarbeitung. Voraussetzung ist natürlich, daß im FIFO- Speicher stets Daten vorliegen. Dies bedeutet, daß der FIFO-Speicher bei Vorliegen einer "Spitzenbeanspruchung" rasch entleert wird und daß die Verarbeitung gleichzeitig mit allen vier Mikroprozessoren erfolgen kann.
Im Anschluß an das Auffüllen des Y-Gruppen-Code-Puffers geht die Kontrolle auf den nächsten Mikroprozessor im Abfragezyklus über, und das Programm beginnt mit der Verarbeitung der Y-Gruppen-Codes (YGC). Siehe hierzu den Prozeß in Fig. 8H.
In den Ablaufdiagrammen der Fig. 8H-M sind insgesamt gesehen drei Abläufe dargestellt. Diese drei Gruppen stehen in enger Beziehung miteinander, doch fällt das Verständnis bei individueller Betrachtung leichter als im chronologischen Ablauf. Die drei Elemente sind Verknüpfungsanalyse, Meßgrundlagen und Meßprozeß.
Bei der Verknüpfungsanalyse werden die Y-Gruppen-Codes als Eingabe übernommen, und die Liste der unfertigen Bereiche wird als Ergebnis in einem geeigneten "Zustand" geführt.
Die Meßgrundlagen umfassen die Durchführung einer Berechnung, die aufgrund des neuen horizontalen Pixellauf s, der auf einen unfertigen Bereich angewendet wird, zu einer inkrementalen geometrischen Anweisung führt. Diese heraufgesetzte geometrische Anweisung wird mit dem betreffenden unfertigen Bereich verknüpft, indem die Daten in der Nähe der Verknüpfungsanalysedaten des unfertigen Bereichs gehalten werden. Ein unfertiger Bereich wird im Programm an der Stelle 'LPT' zu einem fertigen Bereiche wenn er keine Gabelbeziehung aufweist. Ist dies der Fall, ist die inkrementale Grundlagenmessung abgearbeitet, so daß die Daten die gleiche Form aufweisen wie Meßprozeßdaten. Der Meßprozeß ist ein Vorgang, bei dem Konzepte unter Einbeziehung von Messungen oder anderen Vorgängen mit Verwendung von diesbezüglichen Einrichtungen bereitgestellt werden, einschließlich zusammenfassender statistischer Wertungen.
Diese Zusammenhänge werden in der folgenden Beschreibung besser verständlich.
Beim Betrieb eines Systems entsprechend der oben wiedergegebenen Spezifikation kommt es zu einer frühzeitigen Bearbeitung eines Bildes mit den Schritten Offset- und Verstärkungskorrektur, FIR-Verarbeitung, Schwellwertbegrenzung und Codierung. Nach der Ausführung dieser Schritte ist das codierte Bild im QBCMP-Programm 'eingebettet'. Dieses Programm beinhaltet eine Verknüpfungsanalyse. Bei der Ausführung der Verknüpfungsanalyse ergeben sich Möglichkeiten einer Inkrementalmessung. Diese Möglichkeiten unterteilen sich in fünf Arten:
1. Beim ersten Code einer Aufwärtsprojektion
2. Nach dem letzten Code einer Abwärtsprojektion
3. Bei einem Code, an dem zwei Aufwärtsprojektionen vermischt werden
4. Bei einem Code, an dem sich zwei Abwärtsprojektionen verzweigen
5. Bei einem Code, bei dem eine rechte und linke Kante vorliegt.
In Zusammenhang mit verbundenen Bereichen können weitere Verarbeitungsvorgänge erfolgen. Ein besonderer Vorgang ist der Verarbeitungsvorgang, der nach der Verarbeitung des letzten Codes eines verbundenen Bereichs erfolgt. An dieser Stelle wird der unfertige Bereich zu einem fertigen Bereich. Weitere Verarbeitungsvorgänge können anschließend erforderlich sein. Diese Möglichkeit einer Verarbeitung wird als Bereichsendeverarbeitung bezeichnet.
Falls ein Verarbeitungsvorgang, beispielsweise die Merkmalsendeverarbeitung, Prozeß-RAM als Puff er verwendet, kann dieser Puffer gefällt sein, bevor ein anderer Verarbeitungsvorgang zum Entladen des Pufferinhalts angeordnet wird. Dies macht sich bemerkbar, wenn ein späterer Verarbeitungsschritt erforderlich ist.
Nach einer gewissen Anzahl von Bildzeilen oder einer Bildperiode benötigen die Host-Prozessoren die Information, was mit den verarbeiteten Daten erzeugt worden ist. Dieser Zeitpunkt wird als Berichtszeitraum-Verarbeitung bezeichnet (Fig. 8H).
Zusammengefaßt gibt es die folgenden Meß- und Prozeßereignisse (Zeitpunkte):
1. FMEAS (Messung (5 Ereignisse))
2. EOFEA (Merkmalsendeverarbeitung; "End of Feature processing")
3. FPRAM (Komplettverarbeitung RAM-Verarbeitung, "Full Processing RAM Processing")
4. EORPP (Berichtszeitraumende-Verarbeitung, "End of Report Period Processing")
Bei der Verarbeitung wird eine Liste von Messungen zum Host-Prozessor übertragen. Der Host-Prozessor könnte beispielsweise die Grenzen einer Ferets- Box für einen Partikel und dessen Fläche benötigen. Zur Vorgabe des entsprechenden Verarbeitungsschritts wird der folgende 'String' verwendet:
LIST( FP(0),FP(180),FP(90),FP(-90),AIH)
wobei FP für Ferets-Punkt steht und das Argument ein Winkel ist. AIH bedeutet Fläche mit Löchern (area including holes). Diese Art der Verarbeitung wird hier als Merkmalsvektorverarbeitung bezeichnet (FVP = feature vector processing).
Eine weitere Verarbeitungsart ist der Empfang und die Histogrammdarstellung verschiedener Partikelgrößen und die Ausführung einiger statistischer Berechnungen anhand dieser Größen. Am Ende eines Berichtszeitraums werden die Ergebnisse dann zum Host-Prozessor übertragen. Diese Verarbeitungsart wird hier als Berichtszeitraumverarbeitung bezeichnet (RPP = report period processing).
Eine weitere Verarbeitungsart beinhaltet die Vornahme von einer oder mehreren Messungen oder die Übernahme von Zahlen und die diesbezügliche Anwendung eines arithmetischen Ausdrucks. Diese Verarbeitungsart wird hier als abgeleitete Meßverarbeitung bezeichnet (DMP = derived measurement processing).
Schließlich beinhaltet eine weitere Verarbeitungsart die Vornahme einer Messung oder einer abgeleiteten Messung mit der Festlegung, ob die Prozeßkette fortgesetzt oder abgebrochen werden soll. Diese Verarbeitungsart wird hier als Meßauswahlverarbeitung bezeichnet (MSP = measurement selection processing).

Zusammenfassung der Verarbeitungsarten

1. FVP (Merkmalsendeverarbeitung)
2. RPP (Berichtszeitraumverarbeitung)
3. DMP (Abgeleitete Meßverarbeitung)
4. MSP (Meßauswahlverarbeitung)
Die Verarbeitung erfolgt zu den Zeitpunkten EOPEA, EORPP, FPRAM und FMAAS. Die MAAS-, FVP-, RPP-, DMP- und MSP-Verarbeitung erfolgt bei der MAAS-Verarbeitung zum Zeitpunkt LPT, wenn ein Merkmal als fertig erkannt wird; und die Datenadresse wird erzeugt und im MRPPB-Block (mature region processing procedure block) jeder Messung bei der relativen Adresse MRDATAR abgelegt. Der Vorgang erfolgt durch die EOFEA-Verarbeitung der MAAS-Klasse, deren Ausführung durch den EOFEA-Executer bewirkt wird. Jede Messung umfaßt einen MRPPB- Block der MAAS-Klasse. Die relevanten Daten im fertigen Bereich werden über die MRDATAR des jeweiligen MRPPB-Rlocks adressiert. Jeder MRPPB-Block der MAAS-Klasse muß vor den ÜBERGEORDNETEN MRPPB-Blöcken ausgeführt werden.
Verschiedene Vorgänge werden an den Codes ausgeführt, wodurch die Akkumulation von Meßdaten im unfertigen Bereich bewirkt wird. Jede Messung umfaßt einen IMRMPB-Block (immature region measurement processing block). Diese Struktur enthält Adressen von ausführbarem Code für UPT-, UNT-, LNT-, LPT- und Kantenereignisse. Dazu kommt die Verschiebung zu einem unfertigen Bereich bei mit der betreffenden Messung in Zusammenhang stehenden Daten. Auf diese Weise führt der 'String' mit der Vorgabe der auszuführenden Messungen dazu, daß der Meß- und Prozeß-Compiler (MPC) für jede Messung die Verschiebung zum unfertigen Bereich berechnet.
Ein MRPPB-Block (mature region processing procedure block) ist eine Sammlung von Daten, die Adressen für ausführbaren Code zu EOFEA-, EORPP- und FPRAM- Verarbeitungszeiten enthält. Ferner enthält der Block eine relative (verschobene) Adresse MRSCALR zum Support von Verwertern seiner Daten. Ein Verarbeitungsblock, der Daten aus einem anderen (untergeordneten) Verarbeitungsblock verwendet, greift auf diese Daten zu, indem er den Code ausführt, der an der untergeordneten Adresse steht, die in der MRSCALR-Verschiebung enthalten ist. Zusätzlich zu diesen Adressen für untergeordneten Code enthält der MRPPB-Block eine Liste untergeordneter MRPPB-Adressen sowie eine Adresse, an der die Daten des Blocks gespeichert sind. Diese Adresse befindet sich an der Verschiebung MRDATAR im MRPPB-Block. Der MRPPB-Block hat folgendes Aussehen:
OFFSET 0
MRID DS.L 1 4 ID-ZEICHEN
MRSF DS.W 1 GRÖSSE DIESES BLOCKS
MRLLK DS.L 1 VERWEIS → NÄCHSTER BLOCK
MREOFEA DS.L 1 ADRESSE EOFEA-CODE
MREORPP DS.L 1 ADRESSE EORPP-CODE
MRFPRAM DS.L 1 ADRESSE FPRAM-CODE
MRSCALR DS.L 1 ADRESSE SKALARCODE
MRDATAR DS.L 1 ADRESSE ANWENDERDATEN
MRSUBOR DS.L 1 ADRESSE UNTERGEORD. LISTE
MRPDB steht für "Mature Region Processing Definition Block". Dieser Block enthält Informationen, die der MPC bei der Bildung eines NRPPB-Blocks verwendet. MRPPB-Blöcke werden vom MPC unter Verwendung des 'String' und der MRPDB-Blöcke berechnet. Ein Beispiel ist der folgende 'String':
LIST(AIH DIV SQR(PR))
Dies bedeutet, daß der einelementige Merkmalsvektor als Ergebnis der Division der Fläche mit Löchern, geteilt durch das Quadrat des Umfangs, zum HOST übertragen wird.
Die Situation wird jetzt bezüglich "DIV" (Prozeß der DMP-Klasse) ausgehend vom MRPPB-Block betrachtet. Die Adressen für den Code stammen aus dem MRPDB- Block, doch der Rest des MRPPB-Blocks ist für den vorliegenden Einzelfall von "DIV" spezifisch. Untergeordnet sind die Blöcke MRPPB der MAAS-Klasse ("AIH") und MRPPB der DMP-Klasse ("SQR"). "DIV" übergeordnet ist der MRPPB- Block der FVP-Klasse "MST".
Beim Aufruf von ausführbaren MESCALR-Routinen müssen die Daten an der untergeordneten MRDATAR-Adresse gültig sein. Dies bedeutet, daß die EOFEA-Verarbeitung des untergeordneten Prozesses vor der EOFEA-Verarbeitung des übergeordneten Prozesses aufgerufen werden muß.
Im MPC stehen im weiter oben erwähnten einfachen 'String' die übergeordneten Prozesse in außen geklammerten Gruppen. Für diese Situation gelten die gleichen Überlegungen wie bei der Bewertung arithmetischer oder logischer Ausdrücke.
Auch Konstanten werden bearbeitet. Beispielsweise kann 4*pi*AIH bewertet werden. Eine Konstante ist ein Prozeß. Sie weist einen Prozeßdefinitionsblock mit skalarem Code auf, um die vorliegende und aus dem String eingelesene Konstante zurückzuleiten. Für jedes Auftreten einer Konstanten gibt es nur einen MRPDB- und einen MRPPB-Block.
Im folgenden sind Beispiele für Messungen und Prozesse wiedergegeben:
ABGELEITETE
MESSUNGEN MESSUNGEN BERICHTE
FLÄCHE MIT LÖCHERN ADD TOTAL
FLÄCHE OHNE LÖCHER SUB STATISTIK
UMFANG MIT LÖCHERN MUL HISTOGRAMM
GERICHTETE FERETS DIV LISTE
X SCHEERPUNKT SQR
Y SCHWERPUNKT PWR
PROJEKTIONSLÄNGE SQRT
LÄNGSTE ABMESSUNG FEA COUNT
BAHNBREITE
ANZAHL DER LÖCHER
EULERSCHE ZAHL VERFÜGBARE OPERATOREN
KONVEXER UMFANG
LÄNGENAUSRICHTUNG GT IF GE
BREITENAUSRICHTUNG LT NOT LE
GERICHT. TANGENTIALPUNKT EQ AND OR
Im folgenden ist ein Beispiel für verwendbare Codes anhand eines EOFEA-Executers wiedergegeben. A2 des Aufrufs sichern Code-Adresse Code aufrufen Abbruch - abgebrochene Kette Test auf Ende A2 wiederherstellen
Im folgenden ist ein Beispiel eines abgeleiteten Meßprozesses wiedergegeben, wobei das Beispiel den EOFEA DIV-Prozeßcode behandelt. Liste der untergeordneten MRPPB-Blöcke adressieren Erste Unterordnung Argument zurückgeleitet Zweite Unterordnung Anwenderdaten Kette nicht abbrechen
Ein IMRMPB (immature region measurement processing block) ist eine Sammlung von Daten, die Adressen für ausführbaren Code zu den Meßzeitpunkten sowie Verschiebungen (Relativadressen) zu den innerhalb des unfertigen Bereichs angeordneten Daten enthält. Der IMRMPB-Code kann wie folgt strukturiert sein: ID-Zeichen Größe dieses Blocks Adresse nächster IMRMPB Adresse UPT-Code Adresse LPT-Code Daten-Index für Bereich
Im folgenden sind Beispiele für Code zur Messungsverarbeitung wiedergegeben: Code zur Verwendung bei der Ausführung sämtlicher Meßvorgänge zum Zeitpunkt UPT. Register: Eingabe: Verwendet: Anmerkung: Alle Register werden gesichert und wiederhergestellt. Adresse der MEAS-Kette Assoziierter Code Index Datenbereich Adresse Rechendaten Nächste Messung Code, der Daten zur Fläche mit Löchern bei UPT erzeugt. D0, D1 ist das Intercept, A2 ist der Datenbereich. Intercept-Länge Meßparameterbereich Raster vert. multiplizieren, Fläche berechnen/speichern

Zeichnungsbeschriftung:

Fig. 1

10 ABTASTSENSOR
12 SENDEEINRICHTUNG
16 EMPFÄNGER
18 DIGITALISIERElNRICHTUNG
a DAUERFLUSS-DATENBUS (CFDB)
20 DEM PROZESSOR VORGESCHALTETE AUFBEREITUNGSEINRICHTUNG
22 DATENREDUKTIONSPROZESSOR DER 1. EBENE
24 FEHLERPARAMETER-MESSPROZESSOR DER 2. EBENE
26 FEHLERANALYSEPROZESSOR DER 3. EBENE
28 PERIPHERIE (GRAFIK, TERMINALS, LAN USW.)

Fig. 2

54 DIGITALISIEREINRICHTUNG
58 1. LDRP-B
1. LDRP-A
60 2. LDPMP-B
2. LDPMP-A
36 DIGITALISIEREINRICHTUNG
42 LAUFLÄNGENCODIERER
46 FEHLERRESSPROZESSOR-ANEINANDERREIHUNG A
48 FEHLERMESSPROZESSOR-ANEINANDERREIHUNG B
52 HOST-PROZESSOR a ZUR PERIPHERIE
62 EINGANGSDATENSPEICHER
68 STEUERPROZESSOR
64 SIGNALPROZESSOR (FFT)-A
66 SIGNALPROZESSOR (FFT)-B
70 PROGRAMMSPEICHER
72 DATENSPEICHER

Fig. 3

a BANDZUFUHR
76 LINEARE CCD-KAAAA + SIGNALSENDER CLK PIXELRATE (CPR)
80 DIFFERENTIALVERSTÄRKER
74 BANDANTRIEB MIT GESCHWINDIGKEITSSTEUERUNG
92 DMAC-PROZESSOR
90 BUS-SCHNITTSTELLE MIT BUS-ARBITRIERSCHALTUNG
b ZUM CONVOLVER

Fig. 4

a VON DER DIGITALISIEREINRICHTUNG
94 BUS-SCHNITTSTELLE
96 FIR-EINHEIT 0
98 SR EINHEITEN-(ZEILEN-)VERZÖGERUNG
100 ADDIERRAUM
101 WALZENSCHIEBER
16 CDADR ZU RLE

Fig. 5

102 SPEICHER SUCHTABELLE (SCHWELLWERTSCHALTUNG)
108 VERZÖGERUNGS-LATCH
110 DIGITALE VERGLEICHERSTUFE
118 ODER
104 CODIEREINRICHTUNG
112 ZÄHLER 14 BIT
120 ODER
114 16-BIT-LATCH
122 BUS-SCHNITTSTELLE
a ZUR PROZESSOR-ANEINANDERREIHUNG

Fig. 6

132 BUS-ARBITRIERSCHALTUNG UND SCHNITTSTELLE
a LOKALER SPEICHER (128 K)
b GLOBALER SPEICHER (FLAGS, K)
126 FEHLERMESSPROZESSOR-ANEINANDERREIHUNG
129 BUS-ARBITRIERSCHALTUNG UND SCHNITTSTELLE
134 FEHLERMESSPROZESSOR-ANEINANDERREIHUNG
130 HOST-COMPUTER 3. LDAP

Fig. 7

140 FENSTERVERGLEICHERSTUFE
148 ZÄHLER + DECODER
129 BUS-ARBITRIERSCHALTUNG UND SCHNITTSTELLE
a PROGRAMMLADEFENSTER
b ZUM HOST
(WAHLFREI ÜBER WEITERE FEHLERMESSPROZESSOR-ANEINANDERREIHUNGEN)

Fig. 8A

a STANDARDEINGABE AUS DER KOROUTINENSCHICHT
b KOROUTINE MIT BERICHT ZUM HOST
c BUSFEHLERVEKTOR BELEGEN
d SPEICHER FÜR DYNAMISCHE SPEICHERZUORDNUNG INITIALISIEREN
e KOROUTINE ZUM EMPFANG DER KONFIGURATION FÜR MESSPROZESS
f M+P-INFORMATIONEN IN STRUKTUREN MIT "THREADED CODE" KOMPILIEREN

Fig. 8B

g GRÖSSE FÜR UNFERTIGE BEREICHE, ZEILEN, BERICHTSZEITRAUM, KAMERATEILUNG USW. BERECHNEN UND SPEICHERN
h ZÄHLER FÜR ZEILEN UND BERICHTSZEITRAUM AUF NULL SETZEN BERICHTSZEITRAUM KONSOLIDIEREN
i (LEERE) LISTE UNFERTIGER BEREICHE ANLEGEN

Fig. 8C

a SYNCHRONISATION MIT GEMEINSAMEN RAN FÜR KOPROZESSOREN
b PUFFERGRÖSSE ERMITTELN (VON HOST) ODER VORGABE
c PUFFERRAUM FÜR DATENFLUSS-AUSNAHMECODES SICHERN
d MIT GEMEINSAMEN RAM-VARIABLEN INITIALISIEREN

Fig. 8D

e SCHLEIFE LESEN
f RLE-CODE AUS BILD-PIPE LESEN
g PRÜFUNG: PIPE OK?
h JA
i DATENFLUSSFEHLER
k ZIFFERN ODER HINTERGRUND?
1 ZIFFERNCODE
in HINTERGRUNDCODE

Fig. 8E

n ZIFFERNCODE
o HINTERGRUNDCODE
p Y-GRUPPEN-CODE AUS ZIFFERN BERECHNEN UND SPEICHERN
g Y-GRUPPEN-CODE AUS HINTERGRUND BERECHNEN UND SPEICHERN
r PUFFERTEST

Fig. 8F

a DATENFLUSSFEHLER
b DATENFLUSSFEHEER-CODE IN YGC-PUFFER EINFÜGEN
c (NOTATION) KEINEN WEITEREN KOPROZESSOR ÜBER GEMEINSAMEN RAM SIGNALISIEREN

Fig. 8G

d PUFFERTEST
e YGC-PUFFER PRÜFEN
f NICHT VOLL
g VOLL
h BERECHNUNG DURCHFÜHREN (AUF DER GRUNDLAGE DES RESTLICHEN 'RUNS'
i GEMEINSAMEN RAM AKTUALISIEREN MIT GETEILTEM CODEWERT VON Y USW.
k SCHLEIFE LESEN
1 ZIFFERNCODE
m HINTERGRUNDCODE

Fig. 8L

n MISCHVORGANG DURCHFÜHREN
o UNT THREADED-CODE-EXECUTER
p BEREICH ANLEGEN
q RUCKSPRUNG

Fig. 8M

r KANTE
s THREADED-CODE-EXECUTER FÜR KANTE
t VERKNÜPFUNGSINFORMATIONEN IM BEREICH ABLEGEN

Fig. 8H

a YGC-DATEN HOLEN, DATEN BEI EOLN WAHR/FALSCH SETZEN
b CODEBUCHDATEN PRÜFEN
c CODEBUCHAUSNAHME ODER KEINE ZEILE
d BILDDATEN
e CODEBUCHDATEN INTERPRETIEREN UND VERZWEIGUNG BERECHNEN
f BEREICHSTEIL 'ENDE' PRÜFEN
g DATENFLUSSFEELER: DATEN MELDEN, DANN AUSNAHME
h ZEILENZÄHLER AKTUALISIEREN
i BEREICHSTEIL 'ANFANG' PRÜFEN
k BERICHTSZEITRAUM THRREDED-CODE-EXECUTER
1 PRÜFEN AUF ENDE BERICHTSZEITRAUM KONSOLIDIEREN
in BEREICHSTEIL 'GABEL' PRÜFEN
n NORMALER BERICHTSZEITRAUM
o BEREICHSTEIL 'MISCHEN' PRÜFEN
p KANTE

Fig. 8I

a LIEGT GABELBEZIEHUNG VOR?
b MERKMALSENDE THREADED-CODE-EXECUTER
c BEREICHAUSLISTE ENTFERNEN
a BEREICH AUS GABELLISTE ENTFERNEN
e UNTERE POSITIVE TANGENTE TNEADED-CODE-EXECUTER
f BEREICH AUFLÖSEN

Fig. 8K

a NEUEN BEREICH IN UNFERTIGE LISTE UND GABELLISTE EINFÜGEN
b UNTERE NEGATIVE TANGENTE THRZADED-CODE-EXECUTER
c KANTE THREADED-CODE-EXECUTER
d KANTENVERKNÜPFUNGSPROZESS

Fig. 8J

e NEUEN BEREICH IN LISTE EINFÜGEN
f KANTENVERKNÜPFUNGSPROZESS
g UPT THREADED-CODE-EXECUTER

Claims

1. System zur Analyse eines Produktionsprozesses für ein Endlosbandmedium, mit

a) einer Einrichtung (10) zum Abtasten des Mediums, um auf diesem Medium vorhandene kontinuierliche, eng nebeneinanderliegende Zeilen zu erfassen, von denen jede eine Vielzahl von Pixeln enthält, und zum kontinuierlichen Erzeugen von Signalen, die charakteristischen Merkmalen des Endlosbandmediums entsprechen,

b) Mitteln (18; 36; 54) zum Digitalisieren der Signale und zum Erzeugen eines kontinuierlichen Flusses erster digitaler Signale, der den charakteristischen Merkmalen des Mediums in aufeinanderfolgenden Pixeln entspricht, und

c) Mitteln (30, 32, 34), die kontinuierlich und parallel auf die ersten digitalen Signale einwirken, um diese Signale zu einem kontinuierlichen Fluß zweiter digitaler Signale zu reduzieren, die vorbestimmten Ereignissen innerhalb des Produktionsprozesses entsprechen und die

1) Mittel (70, 38) umfassen, die auf Gruppen der ersten digitalen Signale einwirken, um diese Signale so zu verarbeiten, daß digitale Signale erzeugt werden, die jedem Pixel entsprechen, das zum Charakterisieren der Ereignisse aufbereitet wurde,

2) eine Einrichtung (42) aufweisen, die nach Maßgabe der Ereignisse die aufbereiteten digitalen Signale in die zweiten digitalen Signale codiert, die dem Auftreten und dem Ort dieser Ereignisse entsprechen, welche Fehler im Band darstellen, und

3) mit einer Einrichtung (44) versehen sind, die aufeinanderfolgende Gruppen solcher Signale unterschiedlichen Prozessoren für digitale Signale zuordnet, damit eine überlappende Verarbeitung möglich ist, dadurch gekennzeichnet, daß die Aufbereitungsmittel (70, 38) i) mindestens eine Aneinanderreihung von Einheiten mit einer weiteren Vielzahl von Prozessoren (96) für digitale Signale umfassen zum kontinuierlichen Verarbeiten aufeinanderfolgender Gruppen der ersten digitalen Signale, welche Pixeln entsprechen, die auf unterschiedlichen Zeilen der Vielzahl von Zeilen nacheinander angeordnet sind, um die aufeinanderfolgenden ersten digitalen Signalgruppen so zu verbinden, daß die aufbereiteten digitalen Signale erzeugt werden, wobei diese Aneinanderreihung eine Vielzahl von Einheiten finiter Impulsantworten umfaßt, die digitale Mehrfach-bit Signale erzeugen, wobei diese Einheiten jeweils unterschiedlichen Zeilen entsprechen, ii) Mittel aufweisen zum Anlegen digitaler Signale von den unterschiedlichen Zeilen an die entsprechenden Einheiten finiter Impulsantworten und iii) Mittel umfassen zum Addieren der digitalen Mehrfachbit Signale, damit die aufbereiteten digitalen Signale entstehen, und daß jede Einheit finiter Impulsantworten eine Vielzahl von Multiplikator-Akkumulator-Stufen umfaßt, die in Reihe miteinander verbunden sind, damit die zusammengesetzte laufende Summe aus jedem ersten digitalen Signal und einer Vielzahl unterschiedlicher Koeffizienten abgeleitet werden kann, wobei die laufenden Summen jeweils unterschiedliche digitale Mehrfach-bit Signale erzeugen.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Codiereinrichtung (42) Mittel umfaßt, die das Vorkommen von Fehlern feststellen, und daß diese Feststellmittel eine Einrichtung aufweisen, die die aufbereiteten digitalen Signale in digitale Signale umwandelt, die so codiert sind, daß sie diese Fehler und deren Vorkommen charakterisieren.

3. System nach Anspruch 2, dadurch gekennzeichnet, daß die von den Feststellmitteln aktivierte Einrichtung eine Lauflängencodiervorrichtung aufweist, die digitale Ausgangssignale entsprechend den Zählwerten der Pixel erzeugt, welche den ersten digitalen Signalen entsprechen, die sich zwischen den digitalen Signalen summiert haben, welche die codierten Fehler charakterisieren.

4. System nach Anspruch 3, dadurch gekennzeichnet, daß Speichermittel vorgesehen sind, die eine Vielzahl von nacheinander erfolgenden, die codierten Fehler charakterisierenden Signale speichern, und daß die Zuordnungseinrichtung (44) aufaufeinanderfolgende Gruppen der nacheinander erfolgenden, die Fehler charakterisierenden und im Speicher gespeicherten codierten Signale einwirkt, um diese Signale unterschiedlichen Prozessoren für die digitalen Signale zuzuordnen.

5. System nach Anspruch 4, dadurch gekennzeichnet, daß die Prozessoren für die digitalen Signale Mittel aufweisen, die auf die Anzahl an Pixeln und die in den Ausgangssignalen enthaltenen Informationen über die Fehlercharakterisierung ansprechen, um für die Analyse Daten zu liefern, die bezüglich des Bandes Bestimmung des Fehlers und des zugehörigen Ortes darstellen.